JP2598384Y2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2598384Y2 JP2598384Y2 JP1992048435U JP4843592U JP2598384Y2 JP 2598384 Y2 JP2598384 Y2 JP 2598384Y2 JP 1992048435 U JP1992048435 U JP 1992048435U JP 4843592 U JP4843592 U JP 4843592U JP 2598384 Y2 JP2598384 Y2 JP 2598384Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- match
- written
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この考案は不揮発性メモリを備え
た装置に関し、特に不揮発性メモリのデータの信頼性を
向上させたデータ処理装置に関する。
た装置に関し、特に不揮発性メモリのデータの信頼性を
向上させたデータ処理装置に関する。
【０００２】
【従来の技術】従来より、電源供給のなされない状態で
も記憶内容を保持させておき、且つ装置に組み込んだ状
態で、必要に応じてデータの書換えを行う場合必要のあ
るデータ処理装置には、例えばＥＥＰＲＯＭ等の不揮発
性メモリが用いられている。このような不揮発性メモリ
を用いた従来のデータ処理装置では、不揮発性メモリに
書き込むべきデータを、例えば外部から読み取り、一旦
ＲＡＭにセットし、そのＲＡＭにセットしたデータを不
揮発性メモリに書き込むようにしている。ＣＰＵは不揮
発性メモリに対するデータの書き込み処理が終了した時
点で、不揮発性メモリに所定の情報が書き込まれたもの
として、不揮発性メモリに対する一連のデータ書き込み
処理を終了する。そして、この不揮発性メモリに書き込
まれたデータは、他のタスクを行う際のデータとして用
いられる。
も記憶内容を保持させておき、且つ装置に組み込んだ状
態で、必要に応じてデータの書換えを行う場合必要のあ
るデータ処理装置には、例えばＥＥＰＲＯＭ等の不揮発
性メモリが用いられている。このような不揮発性メモリ
を用いた従来のデータ処理装置では、不揮発性メモリに
書き込むべきデータを、例えば外部から読み取り、一旦
ＲＡＭにセットし、そのＲＡＭにセットしたデータを不
揮発性メモリに書き込むようにしている。ＣＰＵは不揮
発性メモリに対するデータの書き込み処理が終了した時
点で、不揮発性メモリに所定の情報が書き込まれたもの
として、不揮発性メモリに対する一連のデータ書き込み
処理を終了する。そして、この不揮発性メモリに書き込
まれたデータは、他のタスクを行う際のデータとして用
いられる。
【０００３】
【考案が解決しようとする課題】ところが、このような
ＥＥＰＲＯＭなどの不揮発性メモリを用いた従来のデー
タ処理装置においては、不揮発性メモリに所定データが
正しく書き込まれたか否かを判定する機能がない。その
ため、例えばＥＥＰＲＯＭに書き込むべきデータを一旦
ＲＡＭにセットする際、ＲＡＭが所定のデータを正しく
記憶しなかった場合に、結果的にＥＥＰＲＯＭに対する
書き込みデータも誤ったものとなる。また、ＥＥＰＲＯ
Ｍが、書き込みデータを正しく書き込まなかった場合に
も、ＥＥＰＲＯＭは誤ったデータを記憶することにな
る。その結果、誤ったＥＥＰＲＯＭ内のデータを用い
て、装置が誤動作する危険性があった。
ＥＥＰＲＯＭなどの不揮発性メモリを用いた従来のデー
タ処理装置においては、不揮発性メモリに所定データが
正しく書き込まれたか否かを判定する機能がない。その
ため、例えばＥＥＰＲＯＭに書き込むべきデータを一旦
ＲＡＭにセットする際、ＲＡＭが所定のデータを正しく
記憶しなかった場合に、結果的にＥＥＰＲＯＭに対する
書き込みデータも誤ったものとなる。また、ＥＥＰＲＯ
Ｍが、書き込みデータを正しく書き込まなかった場合に
も、ＥＥＰＲＯＭは誤ったデータを記憶することにな
る。その結果、誤ったＥＥＰＲＯＭ内のデータを用い
て、装置が誤動作する危険性があった。
【０００４】この考案の目的は、不揮発性メモリに対し
所定のデータが正しく書き込まれたことを確認できるよ
うにし、不揮発性メモリに書き込まれたデータの信頼性
を向上させ、装置の誤動作を回避できるようにしたデー
タ処理装置を提供することにある。
所定のデータが正しく書き込まれたことを確認できるよ
うにし、不揮発性メモリに書き込まれたデータの信頼性
を向上させ、装置の誤動作を回避できるようにしたデー
タ処理装置を提供することにある。
【０００５】
【０００６】
【課題を解決するための手段】この考案のデータ処理装
置は、電気的書込消去可能な不揮発性メモリと、前記不
揮発性メモリに書き込むべきデータを第１データとして
ＲＡＭに一時記憶する手段と、前記ＲＡＭから第１デー
タを読み出し、前記不揮発性メモリに書き込む手段と、
一定時間毎に前記不揮発性メモリおよび前記ＲＡＭから
それぞれ第１データを読み出すとともに、両者の一致判
別を行う第１のデータ一致判別手段と、第１のデータ一
致判別手段がデータの一致状態を判別したとき、第１デ
ータを第２データとして前記ＲＡＭに書き込む第２デー
タ書込手段と、第１のデータ一致判別手段がデータの不
一致状態を判別したとき、前記ＲＡＭ内の第１と第２の
データの一致判別を行う第２のデータ一致判別手段と第
２のデータ一致判別手段がデータの一致状態を判別した
とき、前記不揮発性メモリに対し一定回数だけ第１デー
タを再書込する再書込制御手段と、前記再書込後も第１
のデータ一致判別手段がデータの不一致状態を判別した
とき、または第２のデータ一致判別手段がデータの不一
致状態を判別したときデータ処理装置をリセットし、再
スタートさせる強制リセット手段、とを設けてなる。
置は、電気的書込消去可能な不揮発性メモリと、前記不
揮発性メモリに書き込むべきデータを第１データとして
ＲＡＭに一時記憶する手段と、前記ＲＡＭから第１デー
タを読み出し、前記不揮発性メモリに書き込む手段と、
一定時間毎に前記不揮発性メモリおよび前記ＲＡＭから
それぞれ第１データを読み出すとともに、両者の一致判
別を行う第１のデータ一致判別手段と、第１のデータ一
致判別手段がデータの一致状態を判別したとき、第１デ
ータを第２データとして前記ＲＡＭに書き込む第２デー
タ書込手段と、第１のデータ一致判別手段がデータの不
一致状態を判別したとき、前記ＲＡＭ内の第１と第２の
データの一致判別を行う第２のデータ一致判別手段と第
２のデータ一致判別手段がデータの一致状態を判別した
とき、前記不揮発性メモリに対し一定回数だけ第１デー
タを再書込する再書込制御手段と、前記再書込後も第１
のデータ一致判別手段がデータの不一致状態を判別した
とき、または第２のデータ一致判別手段がデータの不一
致状態を判別したときデータ処理装置をリセットし、再
スタートさせる強制リセット手段、とを設けてなる。
【０００７】
【０００８】
【作用】この考案に係るデータ処理装置では、不揮発性
メモリに書き込むべきデータが第１データとしてＲＡＭ
に一時記憶され、この第１データがＲＡＭから読み出さ
れて不揮発性メモリに書き込まれる。第１のデータ一致
判別手段は、一定時間毎に不揮発性メモリおよびＲＡＭ
からそれぞれ第１データを読み出して両者の一致判別を
行う。この第１のデータ一致判別手段がデータの一致状
態を判別した時、第２データ書込手段は、第１データを
第２データとしてＲＡＭに書き込む。第２のデータ一致
判別手段は、第１のデータ一致判別手段がデータの不一
致を判別した時、ＲＡＭ内の第１と第２のデータの一致
判別を行う。この第２の一致判別手段がデータの一致状
態を判別した時、再書込制御手段は不揮発性メモリに対
し一定回数だけ第１データの再書込を試みる。そして、
この再書込後も第１のデータ一致判別手段がデータの不
一致状態を判別した時、または第２のデータ一致判別手
段がデータの不一致状態を判別した時、強制リセット手
段はデータ処理装置をリセットして再スタートさせる。
メモリに書き込むべきデータが第１データとしてＲＡＭ
に一時記憶され、この第１データがＲＡＭから読み出さ
れて不揮発性メモリに書き込まれる。第１のデータ一致
判別手段は、一定時間毎に不揮発性メモリおよびＲＡＭ
からそれぞれ第１データを読み出して両者の一致判別を
行う。この第１のデータ一致判別手段がデータの一致状
態を判別した時、第２データ書込手段は、第１データを
第２データとしてＲＡＭに書き込む。第２のデータ一致
判別手段は、第１のデータ一致判別手段がデータの不一
致を判別した時、ＲＡＭ内の第１と第２のデータの一致
判別を行う。この第２の一致判別手段がデータの一致状
態を判別した時、再書込制御手段は不揮発性メモリに対
し一定回数だけ第１データの再書込を試みる。そして、
この再書込後も第１のデータ一致判別手段がデータの不
一致状態を判別した時、または第２のデータ一致判別手
段がデータの不一致状態を判別した時、強制リセット手
段はデータ処理装置をリセットして再スタートさせる。
【０００９】このように、不揮発性メモリに第１データ
が正しく書き込まれなくて、不揮発性メモリに一旦書き
込んだ第１データがＲＡＭ内の第１データと異なる場合
でも、不揮発性メモリの構成および書込方法によって
は、何度かの書込により正しくデータが書き込まれる場
合があり、前記再書込制御によって、不揮発性メモリに
正しく第１データが書き込まれたなら、データ処理装置
は強制リセットされることはない。従って一定回数だけ
データの再書込を行っても不揮発性メモリに正しく第１
データが書き込まれないような場合に強制リセットがか
かる。また、不揮発性メモリに一旦第１データが正しく
書き込まれたなら、ＲＡＭ内の第２データは第１データ
と同一内容となるが、その後、たとえば瞬時停電などに
よって、ＲＡＭ内の第１データが変化した場合、前記第
１のデータ一致判別手段と第２のデータ一致判別手段は
いずれも不一致状態を判別して、データ処理装置は強制
リセットされることになる。これにより、第１データと
第２データに限らずＲＡＭ内の異常なデータによる装置
の誤動作が防止される。
が正しく書き込まれなくて、不揮発性メモリに一旦書き
込んだ第１データがＲＡＭ内の第１データと異なる場合
でも、不揮発性メモリの構成および書込方法によって
は、何度かの書込により正しくデータが書き込まれる場
合があり、前記再書込制御によって、不揮発性メモリに
正しく第１データが書き込まれたなら、データ処理装置
は強制リセットされることはない。従って一定回数だけ
データの再書込を行っても不揮発性メモリに正しく第１
データが書き込まれないような場合に強制リセットがか
かる。また、不揮発性メモリに一旦第１データが正しく
書き込まれたなら、ＲＡＭ内の第２データは第１データ
と同一内容となるが、その後、たとえば瞬時停電などに
よって、ＲＡＭ内の第１データが変化した場合、前記第
１のデータ一致判別手段と第２のデータ一致判別手段は
いずれも不一致状態を判別して、データ処理装置は強制
リセットされることになる。これにより、第１データと
第２データに限らずＲＡＭ内の異常なデータによる装置
の誤動作が防止される。
【００１０】
【実施例】この考案の実施例であるデジタル保護継電装
置の構成をブロック図として図１に示す。図１において
ＣＰＵはＲＯＭ２にあらかじめ書き込んだプログラムを
実行してこの装置全体を保護継電装置として機能させ
る。ＲＡＭ３は各種データ処理時のワーキングエリアと
して用いる。ＥＥＰＲＯＭ４は保護継電装置の整定値な
どを記憶する。操作パネル６はキーボードと表示部から
成り、ＣＰＵ１はインタフェース５を介してキー操作内
容を読み取り、必要なデータの表示を行う。タイマ７は
設定した時間の計時を行う。また、図１において８ａ，
８ｂは絶縁変換回路であり、フィルタ９ａ，９ｂは絶縁
変換回路８ａ，８ｂの二次側出力信号をフィルタリング
し、サンプルホールド回路１０ａ，１０ｂは一定周期で
サンプリングおよびホールドする。マルチプレクサ１１
はサンプルホールド回路１０ａ，１０ｂのうちいずれか
一方を選択し、Ａ／Ｄコンバータ１２はマルチプレクサ
１１により選択されたアナログ信号をデジタルデータに
変換する。ＣＰＵ１はマルチプレクサ１１に選択信号を
与えるとともにＡ／Ｄコンバータ１２により求められた
デジタルデータを読み取る。Ｄ／Ｉ１３には接点情報な
どが入力され、ＣＰＵ１はこれを介して接点情報を読み
取る。Ｄ／Ｏ１４にはリレーなどを接続していて、ＣＰ
Ｕ１はこれを介してリレーの開閉制御を行う。
置の構成をブロック図として図１に示す。図１において
ＣＰＵはＲＯＭ２にあらかじめ書き込んだプログラムを
実行してこの装置全体を保護継電装置として機能させ
る。ＲＡＭ３は各種データ処理時のワーキングエリアと
して用いる。ＥＥＰＲＯＭ４は保護継電装置の整定値な
どを記憶する。操作パネル６はキーボードと表示部から
成り、ＣＰＵ１はインタフェース５を介してキー操作内
容を読み取り、必要なデータの表示を行う。タイマ７は
設定した時間の計時を行う。また、図１において８ａ，
８ｂは絶縁変換回路であり、フィルタ９ａ，９ｂは絶縁
変換回路８ａ，８ｂの二次側出力信号をフィルタリング
し、サンプルホールド回路１０ａ，１０ｂは一定周期で
サンプリングおよびホールドする。マルチプレクサ１１
はサンプルホールド回路１０ａ，１０ｂのうちいずれか
一方を選択し、Ａ／Ｄコンバータ１２はマルチプレクサ
１１により選択されたアナログ信号をデジタルデータに
変換する。ＣＰＵ１はマルチプレクサ１１に選択信号を
与えるとともにＡ／Ｄコンバータ１２により求められた
デジタルデータを読み取る。Ｄ／Ｉ１３には接点情報な
どが入力され、ＣＰＵ１はこれを介して接点情報を読み
取る。Ｄ／Ｏ１４にはリレーなどを接続していて、ＣＰ
Ｕ１はこれを介してリレーの開閉制御を行う。
【００１１】次に、図１に示したＲＡＭ３およびＥＥＰ
ＲＯＭ４の構成例を図２に示す。図２において（Ａ）は
ＲＡＭの一部構成を示す図であり、ＷＯＲＫ１には第１
データが記憶され、ＷＯＲＫ２には第２データが記憶さ
れる。図２（Ｂ）はＥＥＰＲＯＭの一部構成を示す図で
あり、正常時において所定領域にＲＡＭ内の第１データ
と同じ第１データが書き込まれる。
ＲＯＭ４の構成例を図２に示す。図２において（Ａ）は
ＲＡＭの一部構成を示す図であり、ＷＯＲＫ１には第１
データが記憶され、ＷＯＲＫ２には第２データが記憶さ
れる。図２（Ｂ）はＥＥＰＲＯＭの一部構成を示す図で
あり、正常時において所定領域にＲＡＭ内の第１データ
と同じ第１データが書き込まれる。
【００１２】次に、図１に示した構成においてＥＥＰＲ
ＯＭ４に対するデータの書込処理手順をフローチャート
として図３に示す。まず操作パネルのキーボードから入
力された内容ＳＥＴを読み取る（ｎ１）。続いてその内
容を第１データとしてＲＡＭ内のＷＯＲＫ１に記憶し、
またＥＥＰＲＯＭの所定領域に書き込む（ｎ２→ｎ
３）。
ＯＭ４に対するデータの書込処理手順をフローチャート
として図３に示す。まず操作パネルのキーボードから入
力された内容ＳＥＴを読み取る（ｎ１）。続いてその内
容を第１データとしてＲＡＭ内のＷＯＲＫ１に記憶し、
またＥＥＰＲＯＭの所定領域に書き込む（ｎ２→ｎ
３）。
【００１３】次に、ＥＥＰＲＯＭの監視処理手順をフロ
ーチャートとして図４に示す。この処理は図３に示した
ＥＥＰＲＯＭに対するデータの書込直後から、必要に応
じて一定時間毎に、または他のタスクと平行処理的に行
う。図４に示すように、まずＥＥＰＲＯＭに対するデー
タの再書込の回数をカウントするカウンタＣに初期値０
を設定し、タイマをセットする（ｎ１０→ｎ１１）。続
いてＥＥＰＲＯＭ内の第１データとＲＡＭ内の第１デー
タとの一致判別を行う（ｎ１２）。両者が一致すれば第
１データをＲＡＭ内のＷＯＲＫ２に第２データとして書
き込み、タイマを再セットする（ｎ１３→ｎ１４）。通
常はＥＥＰＲＯＭに正しく第１データが書き込まれ、ス
テップｎ１２→ｎ１３→ｎ１４→ｎ１２・・・の処理を
繰り返す。尚、ＥＥＰＲＯＭ内の第１データがＲＡＭ内
の第１データと一致しなくとも、タイマがタイムアップ
するまでの間は、ＥＥＰＲＯＭに対する書込処理中とみ
なして、ステップｎ１２の判別を行う（ｎ１２→ｎ１５
→ｎ１２・・・）。何らかの原因でＥＥＰＲＯＭ内の第
１データとＲＡＭ内の第１データとが不一致状態となれ
ば、まずＲＡＭ内の第１データと第２データの一致判別
を行う（ｎ１６）。
ーチャートとして図４に示す。この処理は図３に示した
ＥＥＰＲＯＭに対するデータの書込直後から、必要に応
じて一定時間毎に、または他のタスクと平行処理的に行
う。図４に示すように、まずＥＥＰＲＯＭに対するデー
タの再書込の回数をカウントするカウンタＣに初期値０
を設定し、タイマをセットする（ｎ１０→ｎ１１）。続
いてＥＥＰＲＯＭ内の第１データとＲＡＭ内の第１デー
タとの一致判別を行う（ｎ１２）。両者が一致すれば第
１データをＲＡＭ内のＷＯＲＫ２に第２データとして書
き込み、タイマを再セットする（ｎ１３→ｎ１４）。通
常はＥＥＰＲＯＭに正しく第１データが書き込まれ、ス
テップｎ１２→ｎ１３→ｎ１４→ｎ１２・・・の処理を
繰り返す。尚、ＥＥＰＲＯＭ内の第１データがＲＡＭ内
の第１データと一致しなくとも、タイマがタイムアップ
するまでの間は、ＥＥＰＲＯＭに対する書込処理中とみ
なして、ステップｎ１２の判別を行う（ｎ１２→ｎ１５
→ｎ１２・・・）。何らかの原因でＥＥＰＲＯＭ内の第
１データとＲＡＭ内の第１データとが不一致状態となれ
ば、まずＲＡＭ内の第１データと第２データの一致判別
を行う（ｎ１６）。
【００１４】このステップｎ１６はこの考案に係る第２
のデータ一致判別手段に相当する。ＲＡＭ内の第１デー
タと第２データが一致すれば、ＲＡＭ内の第１データを
ＥＥＰＲＯＭに再び書き込み、カウンタＣを＋１インク
リメントするとともにＥＥＰＲＯＭ内のデータがＲＡＭ
内の第１データと一致するか否かの判別を行う（ｎ１７
→ｎ１８→ｎ１９→ｎ１４→ｎ１２）。タイマがタイム
アップしてもＥＥＰＲＯＭ内の第１データがＲＡＭ内の
第１データと一致しなければ、再びステップｎ１６以降
の処理を行う。もし再書込の回数がｍ以上となれば強制
リセットをかけ、その後再スタートさせる（ｎ１８→ｎ
２０）。また、ＥＥＰＲＯＭ内の第１データがＲＡＭ内
の第１データと一致せず、且つＲＡＭ内の第１データと
第２データが一致しない状態となれば、装置を強制リセ
ットし、その後再スタートさせる（ｎ１６→ｎ２０）。
例えば瞬時停電により電源電圧が瞬時低下した場合な
ど、ＲＡＭ内のデータが異常となれば、このステップｎ
１６の処理でその状態が判別され、装置が強制リセット
される。そのため、ＲＡＭ内の誤ったデータによる誤動
作が防止される。
のデータ一致判別手段に相当する。ＲＡＭ内の第１デー
タと第２データが一致すれば、ＲＡＭ内の第１データを
ＥＥＰＲＯＭに再び書き込み、カウンタＣを＋１インク
リメントするとともにＥＥＰＲＯＭ内のデータがＲＡＭ
内の第１データと一致するか否かの判別を行う（ｎ１７
→ｎ１８→ｎ１９→ｎ１４→ｎ１２）。タイマがタイム
アップしてもＥＥＰＲＯＭ内の第１データがＲＡＭ内の
第１データと一致しなければ、再びステップｎ１６以降
の処理を行う。もし再書込の回数がｍ以上となれば強制
リセットをかけ、その後再スタートさせる（ｎ１８→ｎ
２０）。また、ＥＥＰＲＯＭ内の第１データがＲＡＭ内
の第１データと一致せず、且つＲＡＭ内の第１データと
第２データが一致しない状態となれば、装置を強制リセ
ットし、その後再スタートさせる（ｎ１６→ｎ２０）。
例えば瞬時停電により電源電圧が瞬時低下した場合な
ど、ＲＡＭ内のデータが異常となれば、このステップｎ
１６の処理でその状態が判別され、装置が強制リセット
される。そのため、ＲＡＭ内の誤ったデータによる誤動
作が防止される。
【００１５】以上のようにしてＥＥＰＲＯＭの監視を行
い、正常状態であればＲＡＭ内のＷＯＲＫ２に記憶して
いる第２データを使用してデータ処理を行う。この第２
データはＥＥＰＲＯＭ内のデータとＲＡＭ内の第１デー
タとの一致判別後のデータであるため信頼性が高い。ま
た、一般にメモリアクセス時間はＥＥＰＲＯＭよりＲＡ
Ｍの方が短いため、データアクセス時間が短縮化される
という効果がある。
い、正常状態であればＲＡＭ内のＷＯＲＫ２に記憶して
いる第２データを使用してデータ処理を行う。この第２
データはＥＥＰＲＯＭ内のデータとＲＡＭ内の第１デー
タとの一致判別後のデータであるため信頼性が高い。ま
た、一般にメモリアクセス時間はＥＥＰＲＯＭよりＲＡ
Ｍの方が短いため、データアクセス時間が短縮化される
という効果がある。
【００１６】
【００１７】
【考案の効果】この考案に係るデータ処理装置によれ
ば、不揮発性メモリに所定のデータが正しく書き込まれ
なかった場合に、そのことが判別され、またＲＡＭ内の
データが異常状態となったことも判別され、装置がリセ
ットされて再スタートがかけられるため、不揮発性メモ
リの誤ったデータまたはＲＡＭ内の誤ったデータに基づ
く誤動作が防止される。
ば、不揮発性メモリに所定のデータが正しく書き込まれ
なかった場合に、そのことが判別され、またＲＡＭ内の
データが異常状態となったことも判別され、装置がリセ
ットされて再スタートがかけられるため、不揮発性メモ
リの誤ったデータまたはＲＡＭ内の誤ったデータに基づ
く誤動作が防止される。
【図１】この考案の実施例であるデジタル保護継電装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】（Ａ）はＲＡＭ内の一部構成図、（Ｂ）はＥＥ
ＰＲＯＭ内の一部構成図である。
ＰＲＯＭ内の一部構成図である。
【図３】ＥＥＰＲＯＭに対するデータの書込処理手順を
示すフローチャートである。
示すフローチャートである。
【図４】ＥＥＰＲＯＭの監視処理手順を示すフローチャ
ートである。
ートである。
Claims (1)
- 【請求項１】電気的書込消去可能な不揮発性メモリと、 前記不揮発性メモリに書き込むべきデータを第１データ
としてＲＡＭに一時記憶する手段と、 前記ＲＡＭから第１データを読み出し、前記不揮発性メ
モリに書き込む手段と、 一定時間毎に前記不揮発性メモリおよび前記ＲＡＭから
それぞれ第１データを読み出すとともに、両者の一致判
別を行う第１のデータ一致判別手段と、 第１のデータ一致判別手段がデータの一致状態を判別し
たとき、第１データを第２データとして前記ＲＡＭに書
き込む第２データ書込手段と、 第１のデータ一致判別手段がデータの不一致状態を判別
したとき、前記ＲＡＭ内の第１と第２のデータの一致判
別を行う第２のデータの一致判別手段と 第２のデータ一
致判別手段がデータの一致状態を判別したとき、前記不
揮発性メモリに対し一定回数だけ第１データを再書込す
る再書込制御手段と、 前記再書込後も第１のデータ一致判別手段がデータの不
一致状態を判別したとき、または第２のデータ一致判別
手段がデータの不一致状態を判別したときデータ処理装
置をリセットし、再スタートさせる強制リセット手段
と、 を設けてなるデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992048435U JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992048435U JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0611038U JPH0611038U (ja) | 1994-02-10 |
| JP2598384Y2 true JP2598384Y2 (ja) | 1999-08-09 |
Family
ID=12803279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992048435U Expired - Fee Related JP2598384Y2 (ja) | 1992-07-10 | 1992-07-10 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598384Y2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251245A (en) * | 1975-10-20 | 1977-04-25 | Takaharu Nakamura | Foldable cap |
| JPS52141421U (ja) * | 1976-04-20 | 1977-10-26 | ||
| JPS5347912U (ja) * | 1976-09-21 | 1978-04-22 | ||
| JPS54145320U (ja) * | 1978-03-31 | 1979-10-09 | ||
| JPS55176331U (ja) * | 1979-06-04 | 1980-12-17 | ||
| JP2002310739A (ja) * | 2001-04-19 | 2002-10-23 | Yazaki Corp | 流量演算装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391853A (ja) * | 1989-09-05 | 1991-04-17 | Nec Corp | 不揮発性メモリ回路 |
| JPH03136153A (ja) * | 1989-10-23 | 1991-06-10 | Mitsubishi Electric Corp | マイクロコントローラ |
-
1992
- 1992-07-10 JP JP1992048435U patent/JP2598384Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611038U (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0287338B1 (en) | Security fuse circuit for programmable logic array | |
| US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
| KR100343377B1 (ko) | 비-휘발성메모리에의데이타기입 | |
| US4638457A (en) | Method and apparatus for the non-volatile storage of the count of an electronic counting circuit | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| JP2598384Y2 (ja) | データ処理装置 | |
| US4447887A (en) | Method of rewriting data in non-volatile memory, and system therefor | |
| US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
| JPS6146864B2 (ja) | ||
| US6298412B1 (en) | Microcomputer and method of determining completion of writing in the microcomputer | |
| JP3143978B2 (ja) | ディジタル形保護リレー | |
| JPH0677319A (ja) | プログラマブルロジックデバイス | |
| US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
| JPS5938679B2 (ja) | Ｉｃ試験装置 | |
| JPH0820933B2 (ja) | データ書き込み方法およびその装置 | |
| JP3096371B2 (ja) | 情報処理装置の制御方法 | |
| JPH06236695A (ja) | 交換表示機能付不揮発性メモリ装置 | |
| JPH06259974A (ja) | Ｅｅｐｒｏｍ書き込み制御方式 | |
| JPH1011317A (ja) | デジタル制御装置 | |
| JPH07319816A (ja) | Ｃｐｕシステムにおけるロギング情報の収集方法 | |
| SU826416A1 (ru) | УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОР/^1АЦИИ В ПОЛУПРОВОДНИКОВЫЕ БЛОКИ ПОСТОЯННОЙ ПАМЯТИ1Изобретение относитс к вычислительной технике и может использоватьс при записи (программировании) информации в полу-. проводниковые блоки посто нной пам ти (микросхемы ППЗУ) и контроле этих блоков.Известно устройство дл записи информации в полупроводниковые блоки пам ти, содержащее блок управлени , выполненный на микропроцессоре, блок оперативной и посто нной пам ти, блок формирователей импульсов программировани , блок индикации и блок ввода информации. Это устройство обеспечивает запись информации с клавиатуры или с какого-либо внешнего устройства в^Еода и представл ет -собой по существу малую универсальную вычислительную машину с программнЪш управлением [1] и [2].Недостатком его вл етс больща сложность и необходимость разработки под каждый новый тип блока пам ти кроме программного обеспечени еще и блоков электрического сопр жени интерфейсов.Другое устройство содержит блоки ввода и вывода информации, подключенные через входной буфер к информационным выводам узла фиксации блоков пам ти, адресные выводы которых через адресный буфер подключены к блоку адресации,, а выводы программировани и выборки подключены 5 соответственно к выходу узла программирующих импульсов узла распределител импульсов, входы которых подключены к блоку синхронизации [3].Недостаток этого устройства состоит в малрй функциональной возможности, так10 как оно не может кроме последовательной записи и последовательного контрол записанной информации выполн ть другие функции, что в целом снижает надежность' устройства.Наиболее близким техническим решением к предлагаемому вл етс устройство дл записи информации в полупроводниковые блоки посто нной пам ти, содержащее первый мультиплексор, первый информационный вход которого подключен к выходу бло-20 ка управлени внешним носителем информации, второй информационный вход которого соединен с информационным выходом пульта управлени , управл ющие выходы15 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JPH06103176A (ja) | 不揮発性メモリの処理方法 | |
| JP2554117B2 (ja) | 車種データ処理装置 | |
| JPS6046459B2 (ja) | メモリ状態判定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |