JPH1011317A - デジタル制御装置 - Google Patents
デジタル制御装置Info
- Publication number
- JPH1011317A JPH1011317A JP16740896A JP16740896A JPH1011317A JP H1011317 A JPH1011317 A JP H1011317A JP 16740896 A JP16740896 A JP 16740896A JP 16740896 A JP16740896 A JP 16740896A JP H1011317 A JPH1011317 A JP H1011317A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- input
- memory
- self
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 一過性の異常であっても、異常の発生原因を
追求し得るデジタル制御装置を提供する。 【解決手段】 外部よりの入力信号を受け、あるいは外
部に信号を出力する入出力部１と、制御演算を行うＣＰ
Ｕ２と、不揮発性メモリ３ａを含むメモリ３と、自己診
断検出部４とを備え、自己診断検出部４で異常を検出す
ると、その異常の詳細な情報をメモリ３の不揮発性メモ
リ３ａに格納する。
追求し得るデジタル制御装置を提供する。 【解決手段】 外部よりの入力信号を受け、あるいは外
部に信号を出力する入出力部１と、制御演算を行うＣＰ
Ｕ２と、不揮発性メモリ３ａを含むメモリ３と、自己診
断検出部４とを備え、自己診断検出部４で異常を検出す
ると、その異常の詳細な情報をメモリ３の不揮発性メモ
リ３ａに格納する。
Description
【０００１】
【発明の属する技術分野】この発明は、プラント等を制
御するデジタル制御装置に関する。
御するデジタル制御装置に関する。
【０００２】
【従来の技術】デジタル制御装置は、通常、プラント等
から入力信号を受け、所定の演算を実行し、その演算結
果をプラントに出力し、プラントが正常に運転されるよ
うに制御している。この種のデジタル装置には、自己診
断機能を有し、その診断結果をＬＥＤ（発光素子）に表
示したり、端子出力により外部に知らせるようにしてい
る。
から入力信号を受け、所定の演算を実行し、その演算結
果をプラントに出力し、プラントが正常に運転されるよ
うに制御している。この種のデジタル装置には、自己診
断機能を有し、その診断結果をＬＥＤ（発光素子）に表
示したり、端子出力により外部に知らせるようにしてい
る。
【０００３】
【発明が解決しようとする課題】上記した従来のデジタ
ル制御装置で、診断結果を外部に知らせるのは、検出し
た異常の種類のみであり、それ以上の内容はわからな
い。そのため、異常が再現する場合は、後日持って帰っ
て詳細な調査を行い、分析し、原因をつきとめることが
できるが、異常が一過性の場合、再立上げを行うと正常
に動作してしまい、異常の発生原因を追求することが非
常にむずかしくなる、という問題がある。
ル制御装置で、診断結果を外部に知らせるのは、検出し
た異常の種類のみであり、それ以上の内容はわからな
い。そのため、異常が再現する場合は、後日持って帰っ
て詳細な調査を行い、分析し、原因をつきとめることが
できるが、異常が一過性の場合、再立上げを行うと正常
に動作してしまい、異常の発生原因を追求することが非
常にむずかしくなる、という問題がある。
【０００４】この発明は上記問題点に着目してなされた
ものであって、一過性の異常であっても異常の発生原因
を追求できるデジタル制御装置を提供することを目的と
している。また、従来のデジタル制御装置において、オ
ペレータの操作ミス、外部信号の突変、または装置の故
障により、プラントへ異常な信号が出力された場合、外
部に接続している記録計のデータ等で原因を特定しなけ
ればならない。しかし、すべての信号を記録計で記録し
ているわけではないため、記録に残っていない部分の異
常の場合、原因を特定することが非常に難しいという問
題があった。
ものであって、一過性の異常であっても異常の発生原因
を追求できるデジタル制御装置を提供することを目的と
している。また、従来のデジタル制御装置において、オ
ペレータの操作ミス、外部信号の突変、または装置の故
障により、プラントへ異常な信号が出力された場合、外
部に接続している記録計のデータ等で原因を特定しなけ
ればならない。しかし、すべての信号を記録計で記録し
ているわけではないため、記録に残っていない部分の異
常の場合、原因を特定することが非常に難しいという問
題があった。
【０００５】この発明は上記問題点に着目してなされた
ものであって、異常が検出された後の原因の特定が容易
なデジタル制御装置を提供することを目的としている。
ものであって、異常が検出された後の原因の特定が容易
なデジタル制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】この出願の特許請求の範
囲の請求項１に係るデジタル制御装置は、外部よりの入
力信号を受け、あるいは外部に信号を出力する入出力イ
ンタフェース部と、制御演算処理を行うＣＰＵと、不揮
発性メモリを含む記憶装置と、自己診断検出部とを備
え、自己診断検出部で検出した異常の詳細な情報を前記
不揮発性メモリに格納するようにしている。
囲の請求項１に係るデジタル制御装置は、外部よりの入
力信号を受け、あるいは外部に信号を出力する入出力イ
ンタフェース部と、制御演算処理を行うＣＰＵと、不揮
発性メモリを含む記憶装置と、自己診断検出部とを備
え、自己診断検出部で検出した異常の詳細な情報を前記
不揮発性メモリに格納するようにしている。
【０００７】このデジタル制御装置では、自己診断検出
部で異常を検出した場合、その異常の詳細な情報が不揮
発性メモリに格納される。そのため、その後、装置が正
常に復帰したとしても記憶したその内容を調べることに
より、異常の発生原因を追求するのが容易となる。ま
た、請求項２に係るデジタル制御装置は、外部よりの入
力信号を受け、あるいは外部に信号を出力する入出力イ
ンタフェース部と、制御演算処理を行うＣＰＵと、不揮
発性メモリを含む記憶装置、前記ＣＰＵの演算の動作の
履歴をセーブする手段と、外部指令に応答して前記セー
ブ動作を停止させる手段とを備えている。
部で異常を検出した場合、その異常の詳細な情報が不揮
発性メモリに格納される。そのため、その後、装置が正
常に復帰したとしても記憶したその内容を調べることに
より、異常の発生原因を追求するのが容易となる。ま
た、請求項２に係るデジタル制御装置は、外部よりの入
力信号を受け、あるいは外部に信号を出力する入出力イ
ンタフェース部と、制御演算処理を行うＣＰＵと、不揮
発性メモリを含む記憶装置、前記ＣＰＵの演算の動作の
履歴をセーブする手段と、外部指令に応答して前記セー
ブ動作を停止させる手段とを備えている。
【０００８】このデジタル制御装置では、演算動作中、
その動作の履歴、例えば演算の入出力データの履歴をセ
ーブするようにしている。デジタル制御装置の出力は、
演算結果を出力したものである。したがって、プラント
に異常信号を出力した場合、演算の入出力データの履歴
を調査することにより、その原因を特定することができ
る。
その動作の履歴、例えば演算の入出力データの履歴をセ
ーブするようにしている。デジタル制御装置の出力は、
演算結果を出力したものである。したがって、プラント
に異常信号を出力した場合、演算の入出力データの履歴
を調査することにより、その原因を特定することができ
る。
【０００９】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態デジタル制御装置の構成を示すブロック図である。
この実施形態デジタル制御装置は、外部からの入力信号
を受け、あるいは外部に出力信号を出す入出力部１と、
入力信号を受け、これら入力信号に所定の演算を行い、
演算結果を算出するＣＰＵ２と、不揮発性メモリ３ａを
含むメモリ３と、自装置の異常の有無を診断する自己診
断検出部４と、から構成されている。
明をさらに詳細に説明する。図１は、この発明の一実施
形態デジタル制御装置の構成を示すブロック図である。
この実施形態デジタル制御装置は、外部からの入力信号
を受け、あるいは外部に出力信号を出す入出力部１と、
入力信号を受け、これら入力信号に所定の演算を行い、
演算結果を算出するＣＰＵ２と、不揮発性メモリ３ａを
含むメモリ３と、自装置の異常の有無を診断する自己診
断検出部４と、から構成されている。
【００１０】このデジタル制御装置は、自己診断検出部
４で、例えば次の自己診断を行う。 ウォッチドックタイマ…演算が設定された時間内に終
了しない。 メモリ異常…搭載されているメモリの機能に異常が発
生。 入出力異常…外部信号の入出力処理において異常が発
生。 電源異常…供給電圧が低下した。
４で、例えば次の自己診断を行う。 ウォッチドックタイマ…演算が設定された時間内に終
了しない。 メモリ異常…搭載されているメモリの機能に異常が発
生。 入出力異常…外部信号の入出力処理において異常が発
生。 電源異常…供給電圧が低下した。
【００１１】また、デジタル制御装置は、アプリケーシ
ョンプログラムをプログラミングすることができ、その
内容も不揮発性メモリに格納されている。この実施形態
デジタル制御装置において、自己診断検出部４で異常を
検出すると、その検出内容の詳細情報がメモリ１８に格
納される。異常内容による格納すべき詳細な情報の一例
を示すと、次の通りである。
ョンプログラムをプログラミングすることができ、その
内容も不揮発性メモリに格納されている。この実施形態
デジタル制御装置において、自己診断検出部４で異常を
検出すると、その検出内容の詳細情報がメモリ１８に格
納される。異常内容による格納すべき詳細な情報の一例
を示すと、次の通りである。
【００１２】ウォッチドックタイマ…検出アドレス
（どこまで実行したか） メモリ異常…異常メモリ、異常と判断したデータ 入出力異常…異常入出力番号、異常と判断したデータ 電源異常…異常電源 その他、共通項目として、異常の種類、検出時間（装置
に時計がある場合）等がある。
（どこまで実行したか） メモリ異常…異常メモリ、異常と判断したデータ 入出力異常…異常入出力番号、異常と判断したデータ 電源異常…異常電源 その他、共通項目として、異常の種類、検出時間（装置
に時計がある場合）等がある。
【００１３】図２は、この発明の他の実施形態デジタル
制御装置の構成を示すブロック図である。この実施形態
デジタル制御装置１１は、入出力部１と、ＣＰＵ２と不
揮発性メモリ３ａを含むメモリ３と、自己診断検出部４
を備えている。また、保守ツール５が接続可能に構成さ
れている。このデジタル制御装置１１では、演算内容は
不揮発性メモリ３ａに格納され、サンプリング周期毎に
演算処理を行い、演算結果を出力している。演算はセル
と呼ばれるブロックに定義され、図３に示すように入力
信号やセルの演算結果と統合し、処理が行われる。例え
ば、オペレータの操作はこの演算の入力に反映される
（設定値の増減操作は演算セルのデジタル入力に表れ
る）。図３の（ａ）において、演算セルＣ1 、Ｃ2 、
…、Ｃm は、それぞれいずれかの入力あるいは他の演算
セルからの入力を受け、いかなる出力、あるいは他の演
算セルに出力されるか、予めプログラムされている。図
３の（ｂ）のある演算セルＣi は入力３個、出力３個の
例であるが、入力数、出力数は個々の演算セルにより相
違する。
制御装置の構成を示すブロック図である。この実施形態
デジタル制御装置１１は、入出力部１と、ＣＰＵ２と不
揮発性メモリ３ａを含むメモリ３と、自己診断検出部４
を備えている。また、保守ツール５が接続可能に構成さ
れている。このデジタル制御装置１１では、演算内容は
不揮発性メモリ３ａに格納され、サンプリング周期毎に
演算処理を行い、演算結果を出力している。演算はセル
と呼ばれるブロックに定義され、図３に示すように入力
信号やセルの演算結果と統合し、処理が行われる。例え
ば、オペレータの操作はこの演算の入力に反映される
（設定値の増減操作は演算セルのデジタル入力に表れ
る）。図３の（ａ）において、演算セルＣ1 、Ｃ2 、
…、Ｃm は、それぞれいずれかの入力あるいは他の演算
セルからの入力を受け、いかなる出力、あるいは他の演
算セルに出力されるか、予めプログラムされている。図
３の（ｂ）のある演算セルＣi は入力３個、出力３個の
例であるが、入力数、出力数は個々の演算セルにより相
違する。
【００１４】演算処理において、各演算セルの入出力デ
ータをメモリ上に格納し、過去一定期間前までの入出力
データをメモリ上に保存するようにする。図４にｔ1 か
らｔ n までの期間の入出力データをメモリ３のバッファ
メモリエリアＢＦ1 、…、ＢＦm に記憶する例を示して
いる。この場合のデータ格納処理動作を図５のフロー図
により説明する。
ータをメモリ上に格納し、過去一定期間前までの入出力
データをメモリ上に保存するようにする。図４にｔ1 か
らｔ n までの期間の入出力データをメモリ３のバッファ
メモリエリアＢＦ1 、…、ＢＦm に記憶する例を示して
いる。この場合のデータ格納処理動作を図５のフロー図
により説明する。
【００１５】先ず、演算処理を実行し（ステップＳＴ
１）、演算セルの入出力データをポインタの示すバッフ
ァに格納する（ステップＳＴ２）。ポインタは最初１か
らスタートする。そのため、格納が終了すると、ポイン
タを１インクリメントし（ステップＳＴ３）、続いてそ
のポインタがｎを越えたか否か判定し（ステップＳＴ
４）、判定ＮＯの間は格納処理を終了して、次の演算処
理を待機する。ステップＳＴ４で判定ＹＥＳとなると、
ポインタを１に戻す（ステップＳＴ５）。そして、次の
サンプリングタイムでは、また同様の格納処理を行う。
このようにして、常に最新からｎ回前までの入出力デー
タが更新されながら記憶セーブされる。したがって、セ
ーブ動作中は、常にｎ回前から最新までの入出力データ
がセーブされる。
１）、演算セルの入出力データをポインタの示すバッフ
ァに格納する（ステップＳＴ２）。ポインタは最初１か
らスタートする。そのため、格納が終了すると、ポイン
タを１インクリメントし（ステップＳＴ３）、続いてそ
のポインタがｎを越えたか否か判定し（ステップＳＴ
４）、判定ＮＯの間は格納処理を終了して、次の演算処
理を待機する。ステップＳＴ４で判定ＹＥＳとなると、
ポインタを１に戻す（ステップＳＴ５）。そして、次の
サンプリングタイムでは、また同様の格納処理を行う。
このようにして、常に最新からｎ回前までの入出力デー
タが更新されながら記憶セーブされる。したがって、セ
ーブ動作中は、常にｎ回前から最新までの入出力データ
がセーブされる。
【００１６】また、上記図２の実施形態デジタル制御装
置において、保存機能を停止する指令が入力されると、
図５に示した各サンプリングタイム毎のポインタのイン
クリメントを停止し、保存処理を止める。このように停
止処理を行うのは、異常出力が検出された場合、保存処
理を止め、そのときのデータを壊さないようにしてい
る。そして、保守ツール５で、そのときの入出力データ
をモニタし、異常の出力の原因を探ることができる。
置において、保存機能を停止する指令が入力されると、
図５に示した各サンプリングタイム毎のポインタのイン
クリメントを停止し、保存処理を止める。このように停
止処理を行うのは、異常出力が検出された場合、保存処
理を止め、そのときのデータを壊さないようにしてい
る。そして、保守ツール５で、そのときの入出力データ
をモニタし、異常の出力の原因を探ることができる。
【００１７】なお、保存機能停止指令により、それまで
待機していた入出力データを不揮発性メモリに格納する
ようにしてもよい。このようにすれば、持ち帰って異常
の原因を調査することが可能となる。
待機していた入出力データを不揮発性メモリに格納する
ようにしてもよい。このようにすれば、持ち帰って異常
の原因を調査することが可能となる。
【００１８】
【発明の効果】この出願の特許請求の範囲の請求項１に
係る発明によれば、自己診断で異常を検出した際、異常
の詳細な情報を不揮発性メモリに格納するので、一過性
の異常であっても再現する必要なく、後日、格納した情
報を読み出し、分析することで異常の発生原因を容易に
探すことができる。
係る発明によれば、自己診断で異常を検出した際、異常
の詳細な情報を不揮発性メモリに格納するので、一過性
の異常であっても再現する必要なく、後日、格納した情
報を読み出し、分析することで異常の発生原因を容易に
探すことができる。
【００１９】また、請求項２に係る発明によれば、演算
動作の履歴をセーブするとともに、外部指令でセーブ動
作を停止させるようにしているので、必要なときにいつ
でも過去のデータを見ることができ、また異常があれば
直ちにセーブ動作を停止することにより、異常時のデー
タを消失することなく、後で異常データを分析すること
によって容易に異常原因を追求できる。
動作の履歴をセーブするとともに、外部指令でセーブ動
作を停止させるようにしているので、必要なときにいつ
でも過去のデータを見ることができ、また異常があれば
直ちにセーブ動作を停止することにより、異常時のデー
タを消失することなく、後で異常データを分析すること
によって容易に異常原因を追求できる。
【図１】この発明の一実施形態デジタル制御装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】この発明の他の実施形態デジタル制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】同実施形態デジタル制御装置におけるセルと入
力、出力との関係を説明する図である。
力、出力との関係を説明する図である。
【図４】同実施形態デジタル制御装置における入出力デ
ータのバッファメモリへの格納を説明する図である。
ータのバッファメモリへの格納を説明する図である。
【図５】同実施形態デジタル制御装置における演算セル
の入出力データの格納処理を説明するためのフロー図で
ある。
の入出力データの格納処理を説明するためのフロー図で
ある。
１ 入出力部 ２ ＣＰＵ ３ メモリ ３ａ 不揮発性メモリ ４ 自己診断検出部
Claims (2)
- 【請求項１】外部よりの入力信号を受け、あるいは外部
に信号を出力する入出力インタフェース部と、制御演算
処理を行うＣＰＵと、不揮発性メモリを含む記憶装置
と、自己診断検出部とを備え、自己診断検出部で検出し
た異常の詳細な情報を前記不揮発性メモリに格納するよ
うにしたことを特徴とするデジタル制御装置。 - 【請求項２】外部よりの入力信号を受け、あるいは外部
に信号を出力する入出力インタフェース部と、制御演算
処理を行うＣＰＵと、不揮発性メモリを含む記憶装置、
前記ＣＰＵの演算の動作の履歴をセーブする手段と、外
部指令に応答して前記セーブ動作を停止させる手段とを
備えたことを特徴とするデジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16740896A JPH1011317A (ja) | 1996-06-27 | 1996-06-27 | デジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16740896A JPH1011317A (ja) | 1996-06-27 | 1996-06-27 | デジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011317A true JPH1011317A (ja) | 1998-01-16 |
Family
ID=15849148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16740896A Pending JPH1011317A (ja) | 1996-06-27 | 1996-06-27 | デジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053907A (ja) * | 1999-08-10 | 2001-02-23 | Sharp Corp | 情報サービスシステム |
| CN106873469A (zh) * | 2017-03-31 | 2017-06-20 | 苏州时代华理电气有限公司 | 一种具有自诊断能力的数字量采集装置 |
-
1996
- 1996-06-27 JP JP16740896A patent/JPH1011317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053907A (ja) * | 1999-08-10 | 2001-02-23 | Sharp Corp | 情報サービスシステム |
| CN106873469A (zh) * | 2017-03-31 | 2017-06-20 | 苏州时代华理电气有限公司 | 一种具有自诊断能力的数字量采集装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141628A (en) | Programmable logic controller software with embedded class logic and alarm/shutdown functionality | |
| US5070476A (en) | Sequence controller | |
| US20050060690A1 (en) | Microprocessor system with software emulation processed by auxiliary hardware | |
| JPH1011317A (ja) | デジタル制御装置 | |
| CN109634796A (zh) | 一种计算机的故障诊断方法、装置及系统 | |
| JP2598384Y2 (ja) | データ処理装置 | |
| KR20000016777A (ko) | 데이터 로딩 프로세스 | |
| JPH06348535A (ja) | 異常発生履歴記憶装置 | |
| JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
| JP2000146765A (ja) | 車両用電子制御装置 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPH07248810A (ja) | 数値制御装置 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPS63150744A (ja) | 論理装置の履歴解析装置 | |
| JPH06266584A (ja) | 集積回路 | |
| KR0161126B1 (ko) | 컴퓨터시스템에 있어서 시스템버스상의 신호선 상태 검색장치 및 방법 | |
| JPH05100913A (ja) | エラー要因探索システム | |
| JPH09325900A (ja) | プログラム実行トレース装置 | |
| JPH11306041A (ja) | 異常診断装置 | |
| JPS63204444A (ja) | デ−タ処理システム | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JP2002132541A (ja) | 演算処理装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 |