JPH0916434A - Ｃｐｕ暴走時の障害情報検出方法 - Google Patents
Ｃｐｕ暴走時の障害情報検出方法Info
- Publication number
- JPH0916434A JPH0916434A JP7160461A JP16046195A JPH0916434A JP H0916434 A JPH0916434 A JP H0916434A JP 7160461 A JP7160461 A JP 7160461A JP 16046195 A JP16046195 A JP 16046195A JP H0916434 A JPH0916434 A JP H0916434A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- runaway
- time
- program
- timer counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵがアクセスしたメモリアドレスを随時不
揮発性ＲＡＭに記憶しておき、ＣＰＵ暴走を検出した時
は、この不揮発性ＲＡＭのデータを調べてプログラム上
の障害発生箇所を連続的にかつ正確に知る。 【構成】制御装置１のＣＰＵ１１は被制御装置２をプロ
グラムに従い制御し、被制御装置はそのプログラムの単
位処理完了毎にタイマカウンタ１３をインクルメントす
る。一方ＣＰＵ１１も周期的にリセット信号を出力して
タイマカウンタをリセットする。またＣＰＵ１１はアク
セスしたメモリアドレスを随時不揮発性ＲＡＭ１４に書
き込んでおり、ＣＰＵ暴走によりタイマカウンタがタイ
ムアウトを発生すると、ＣＰＵはリセットされ再起動
し、ポート１２を介しこの状態を確認、ＰＣ３に不揮発
性ＲＡＭ１４のデータを送出する。
揮発性ＲＡＭに記憶しておき、ＣＰＵ暴走を検出した時
は、この不揮発性ＲＡＭのデータを調べてプログラム上
の障害発生箇所を連続的にかつ正確に知る。 【構成】制御装置１のＣＰＵ１１は被制御装置２をプロ
グラムに従い制御し、被制御装置はそのプログラムの単
位処理完了毎にタイマカウンタ１３をインクルメントす
る。一方ＣＰＵ１１も周期的にリセット信号を出力して
タイマカウンタをリセットする。またＣＰＵ１１はアク
セスしたメモリアドレスを随時不揮発性ＲＡＭ１４に書
き込んでおり、ＣＰＵ暴走によりタイマカウンタがタイ
ムアウトを発生すると、ＣＰＵはリセットされ再起動
し、ポート１２を介しこの状態を確認、ＰＣ３に不揮発
性ＲＡＭ１４のデータを送出する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＵＰ暴走時の障害情
報検出方法に関し、特にコンピュータを使用した制御装
置などでＣＰＵが暴走した時にその暴走原因を究明する
ためにプログラム上の発生箇所を知る障害情報検出方法
に関する。
報検出方法に関し、特にコンピュータを使用した制御装
置などでＣＰＵが暴走した時にその暴走原因を究明する
ためにプログラム上の発生箇所を知る障害情報検出方法
に関する。
【０００２】
【従来の技術】一般にコンピュータを使用した制御装置
において、アプリケーションプログラムに従い中央演算
処理部であるＣＰＵが制御動作を遂行中に電源ラインノ
イズ、静電ノイズなどの影響でＣＰＵが暴走する場合が
ある。
において、アプリケーションプログラムに従い中央演算
処理部であるＣＰＵが制御動作を遂行中に電源ラインノ
イズ、静電ノイズなどの影響でＣＰＵが暴走する場合が
ある。
【０００３】このＣＰＵの暴走とは例えばＣＰＵが前記
ノイズなどでメモリの誤った場所をアクセスしてしまい
以降同じ箇所をくり返しアクセスし、その状態から抜け
出せない異常な状態に陥ってしまうことである。
ノイズなどでメモリの誤った場所をアクセスしてしまい
以降同じ箇所をくり返しアクセスし、その状態から抜け
出せない異常な状態に陥ってしまうことである。
【０００４】このＣＰＵの暴走は例えばウオッチドック
タイマなどにより検出され、この検出信号でＣＰＵをリ
セットすることによりこの状態から抜け出し、正常な動
作状態に戻すようになっている。このウオッチドックタ
イマとはＣＰＵにより制御を受けるハードウェア、即ち
被制御装置側でＣＰＵを監視するためにＣＰＵからの制
御信号を一定時間受信できない場合はタイムアウトを発
生するタイマカウンタを設けている。
タイマなどにより検出され、この検出信号でＣＰＵをリ
セットすることによりこの状態から抜け出し、正常な動
作状態に戻すようになっている。このウオッチドックタ
イマとはＣＰＵにより制御を受けるハードウェア、即ち
被制御装置側でＣＰＵを監視するためにＣＰＵからの制
御信号を一定時間受信できない場合はタイムアウトを発
生するタイマカウンタを設けている。
【０００５】一方ＣＰＵ側でも一正常処理毎に周期的な
信号を発生する機能とを設け、この信号で前記のタイマ
カウンタをリセットすることにより正常処理時はタイム
アウトを発生せず、ＣＰＵの暴走時の異常状態ではこの
リセット信号の周期が長くなることからリセットできず
にタイムアウトが発生して暴走を検出している。
信号を発生する機能とを設け、この信号で前記のタイマ
カウンタをリセットすることにより正常処理時はタイム
アウトを発生せず、ＣＰＵの暴走時の異常状態ではこの
リセット信号の周期が長くなることからリセットできず
にタイムアウトが発生して暴走を検出している。
【０００６】このように暴走を検出した場合、この暴走
の原因を究明して以後の再発防止に役立てることが重要
となる。このために先ず暴走がプログラム上のどの箇所
で発生したか、知ることが原因究明の手がかりとなる。
の原因を究明して以後の再発防止に役立てることが重要
となる。このために先ず暴走がプログラム上のどの箇所
で発生したか、知ることが原因究明の手がかりとなる。
【０００７】従来、この種のＣＰＵ暴走時の障害箇所検
出方法は、例えば特開昭６０−２０９８４９公報の方法
がある。この公報による方法は、動作中のプログラムを
そのプログラムを構成する複数の動作モードの単位で逐
次不揮発性メモリに記録して行き、ＣＰＵ暴走を検出し
た際は、この不揮発性メモリのデータを読み出してどの
動作モードの時にＣＰＵが発生したかを知る方法であ
る。
出方法は、例えば特開昭６０−２０９８４９公報の方法
がある。この公報による方法は、動作中のプログラムを
そのプログラムを構成する複数の動作モードの単位で逐
次不揮発性メモリに記録して行き、ＣＰＵ暴走を検出し
た際は、この不揮発性メモリのデータを読み出してどの
動作モードの時にＣＰＵが発生したかを知る方法であ
る。
【０００８】
【発明が解決しようとする課題】このように従来の障害
情報検出方法では、ＣＰＵが暴走した場合そのプログラ
ムを構成する各動作モード単位でしかプログラム上の暴
走時点を知ることができないため、この動作モード以外
の部分を実行中に暴走した場合、あるいは発生箇所の正
確な検出ができないという問題点がある。
情報検出方法では、ＣＰＵが暴走した場合そのプログラ
ムを構成する各動作モード単位でしかプログラム上の暴
走時点を知ることができないため、この動作モード以外
の部分を実行中に暴走した場合、あるいは発生箇所の正
確な検出ができないという問題点がある。
【０００９】また、あからじめ定められた動作モードで
処理を行っているため他の装置に流用する際は、動作モ
ードの修正・削除等を行わなければならないという問題
点もある。
処理を行っているため他の装置に流用する際は、動作モ
ードの修正・削除等を行わなければならないという問題
点もある。
【００１０】
【課題を解決するための手段】本発明のＣＰＵ暴走時の
障害情報検出方法は、ＣＰＵがプログラムを記憶したメ
モリにアクセスする時にそのアドレスを逐次不揮発性メ
モリに記録しておき、前記ＣＰＵの暴走を検出した時は
前記不揮発性メモリの記録を読み出し、暴走発生時点の
前記プログラムのアクセス箇所からプログラム上の障害
箇所を特定している。
障害情報検出方法は、ＣＰＵがプログラムを記憶したメ
モリにアクセスする時にそのアドレスを逐次不揮発性メ
モリに記録しておき、前記ＣＰＵの暴走を検出した時は
前記不揮発性メモリの記録を読み出し、暴走発生時点の
前記プログラムのアクセス箇所からプログラム上の障害
箇所を特定している。
【００１１】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。図１は本実施例の構成を示すブロック図、
図２はその動作を説明するフローチャートである。図１
において、制御装置１はパーソナルコンピュータ３より
操作信号を受け、被制御装置２を制御すると同時に、被
制御装置２からの監視応答信号を受け、パーソナルコン
ピュータ３へ表示応答信号を送出する。
て説明する。図１は本実施例の構成を示すブロック図、
図２はその動作を説明するフローチャートである。図１
において、制御装置１はパーソナルコンピュータ３より
操作信号を受け、被制御装置２を制御すると同時に、被
制御装置２からの監視応答信号を受け、パーソナルコン
ピュータ３へ表示応答信号を送出する。
【００１２】制御装置１は中央処理部であるＣＰＵ１１
と、被制御装置２を介しＣＰＵ１１からの制御信号によ
り定期的にインクルメントされ、またＣＰＵ１１からの
リセット信号によりリセットされるタイマカウンタ１３
と、このタイマカウンタの出力を保持するポート１２
と、ＣＰＵ１１がアプリケーションプログラムを記憶し
たメモリ（図示せず）をアクセスする毎にアクセス箇所
のアドレスを記録する不揮発性メモリのＲＡＭ１４とで
構成されている。
と、被制御装置２を介しＣＰＵ１１からの制御信号によ
り定期的にインクルメントされ、またＣＰＵ１１からの
リセット信号によりリセットされるタイマカウンタ１３
と、このタイマカウンタの出力を保持するポート１２
と、ＣＰＵ１１がアプリケーションプログラムを記憶し
たメモリ（図示せず）をアクセスする毎にアクセス箇所
のアドレスを記録する不揮発性メモリのＲＡＭ１４とで
構成されている。
【００１３】タイマカウンタ１３はウオッチドックタイ
マを構成し、ウオッチドックタイマとは被制御装置２が
タイマ用のタイマカウンタ１３を定期的にインクリメン
トし、タイマカウンタ１３をＣＰＵ１１が定期的にリセ
ットしているが、ＣＰＵ１１が暴走するなどでリセット
周期が長くなるとタイマカウンタ１３をリセットできず
にタイムアウトとなる。これによりＣＰＵ１１の暴走を
検出するものである。
マを構成し、ウオッチドックタイマとは被制御装置２が
タイマ用のタイマカウンタ１３を定期的にインクリメン
トし、タイマカウンタ１３をＣＰＵ１１が定期的にリセ
ットしているが、ＣＰＵ１１が暴走するなどでリセット
周期が長くなるとタイマカウンタ１３をリセットできず
にタイムアウトとなる。これによりＣＰＵ１１の暴走を
検出するものである。
【００１４】正常動作時において、ＣＰＵ１１はアクセ
スしたメモリのメモリアドレスを随時不揮発性ＲＡＭ１
４に書き込んでいる。
スしたメモリのメモリアドレスを随時不揮発性ＲＡＭ１
４に書き込んでいる。
【００１５】ＣＰＵ１１が暴走してタイマカウンタ１３
がタイムアウトした場合、タイムアウト状態をポート１
２に知らせ、ポートはこれを保持する。また、同時にＣ
ＰＵ１１は自動的にリセットされる。このリセットされ
ることでＣＰＵ１１は、再起動して暴走状態を抜け出し
正常動作となる。またＣＰＵ１１はポート１２に状態確
認を行い、タイムアウト状態と認識して後、不揮発性Ｒ
ＡＭ１４の全データを障害情報として、パーソナルコン
ピュータ３に対し送信出力する。パーソナルコンピュー
タ２はこれを読み、プログラムのどの過程でＣＰＵ暴走
が発生したか解析し、暴走原因究明に役立てる。
がタイムアウトした場合、タイムアウト状態をポート１
２に知らせ、ポートはこれを保持する。また、同時にＣ
ＰＵ１１は自動的にリセットされる。このリセットされ
ることでＣＰＵ１１は、再起動して暴走状態を抜け出し
正常動作となる。またＣＰＵ１１はポート１２に状態確
認を行い、タイムアウト状態と認識して後、不揮発性Ｒ
ＡＭ１４の全データを障害情報として、パーソナルコン
ピュータ３に対し送信出力する。パーソナルコンピュー
タ２はこれを読み、プログラムのどの過程でＣＰＵ暴走
が発生したか解析し、暴走原因究明に役立てる。
【００１６】次に図２を用いてこの動作を補足説明す
る。制御装置１の起動により先ずＣＰＵ１１はポート１
２の状態を読みに行きポートがタイムアウトの状態か否
かを知る（Ｓ１）。タイムアウトの状態でなければプロ
グラムの通常処理に入り、その時アクセスしたメモリア
ドレスを不揮発性ＲＡＭ１４に書き込む。そして一単作
処理を完了した時点でリセット信号をタイマカウンタ１
３に出力する（Ｓ２）。この時正常処理であればタイマ
カウンタ１３はリセットされタイムアウトは発生せず
（Ｓ３）、に戻り次の単位処理を繰り返す（Ｓ２）。
る。制御装置１の起動により先ずＣＰＵ１１はポート１
２の状態を読みに行きポートがタイムアウトの状態か否
かを知る（Ｓ１）。タイムアウトの状態でなければプロ
グラムの通常処理に入り、その時アクセスしたメモリア
ドレスを不揮発性ＲＡＭ１４に書き込む。そして一単作
処理を完了した時点でリセット信号をタイマカウンタ１
３に出力する（Ｓ２）。この時正常処理であればタイマ
カウンタ１３はリセットされタイムアウトは発生せず
（Ｓ３）、に戻り次の単位処理を繰り返す（Ｓ２）。
【００１７】一方、ＣＰＵ暴走で正常処理されないとリ
セット信号は周期が長くなったり、あるいは出力される
ず、タイマカウンタ１３はリセットされずにタイムアウ
トを発生（Ｓ３）、ポート１２のタイムアウトの状態に
する。同時にＣＰＵ１１はリセットされて再起動に戻
る。ＣＰＵ１１はポート１２のタイムアウト状態を確認
し、これがタイムアウト状態であるので（Ｓ１）、不揮
発性ＲＡＭ１４に記録されたデータをＰＣ３に送信する
（Ｓ６）。そしてＰＣ３はこのデータを表示（Ｓ５）、
タイムアウトの発生がプログラムのどの単作処理で発生
したかを知り、障害の原因究明に役立てる。
セット信号は周期が長くなったり、あるいは出力される
ず、タイマカウンタ１３はリセットされずにタイムアウ
トを発生（Ｓ３）、ポート１２のタイムアウトの状態に
する。同時にＣＰＵ１１はリセットされて再起動に戻
る。ＣＰＵ１１はポート１２のタイムアウト状態を確認
し、これがタイムアウト状態であるので（Ｓ１）、不揮
発性ＲＡＭ１４に記録されたデータをＰＣ３に送信する
（Ｓ６）。そしてＰＣ３はこのデータを表示（Ｓ５）、
タイムアウトの発生がプログラムのどの単作処理で発生
したかを知り、障害の原因究明に役立てる。
【００１８】
【発明の効果】以上説明したように、本発明によるＣＰ
Ｕ暴走時の障害情報検出方法は、プログラムの実行に当
りその処理単作でＣＰＵの暴走検出を行い、一方アクセ
スしたメモリアドレスを随時不揮発性ＲＡＭに記憶させ
ているので、ＣＰＵ暴走時の不揮発性ＲＡＭのデータを
調べることにより、障害発生箇所を連続的にかつ正確に
把握することができるという効果がある。
Ｕ暴走時の障害情報検出方法は、プログラムの実行に当
りその処理単作でＣＰＵの暴走検出を行い、一方アクセ
スしたメモリアドレスを随時不揮発性ＲＡＭに記憶させ
ているので、ＣＰＵ暴走時の不揮発性ＲＡＭのデータを
調べることにより、障害発生箇所を連続的にかつ正確に
把握することができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の動作を説明するフローチャートである。
１ 制御装置 １１ ＣＰＵ １２ ポート １３ タイマカウンタ １４ 不揮発性ＲＡＭ ２ 被制御装置 ３ ＰＣ（パーソナルコンピュータ）
Claims (1)
- 【請求項１】 ＣＰＵがプログラムを記憶したメモリに
アクセスする時にそのアドレスを逐次不揮発性メモリに
記録しておき、前記ＣＰＵの暴走を検出した時は前記不
揮発性メモリの記録を読み出し、暴走発生時点の前記プ
ログラムのアクセス箇所からプログラム上の障害箇所を
特定することを特徴とするＣＰＵ暴走時の障害情報検出
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160461A JPH0916434A (ja) | 1995-06-27 | 1995-06-27 | Ｃｐｕ暴走時の障害情報検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7160461A JPH0916434A (ja) | 1995-06-27 | 1995-06-27 | Ｃｐｕ暴走時の障害情報検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0916434A true JPH0916434A (ja) | 1997-01-17 |
Family
ID=15715449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7160461A Pending JPH0916434A (ja) | 1995-06-27 | 1995-06-27 | Ｃｐｕ暴走時の障害情報検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0916434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764905B1 (ko) * | 2005-11-28 | 2007-10-09 | 주식회사 콤텍시스템 | 관리형 네트워크 장비의 원격관리 오류복구 방법 |
| JP2015043197A (ja) * | 2013-07-22 | 2015-03-05 | 株式会社東芝 | 情報処理システム、プログラム情報生成方法、プログラム情報生成プログラム、および、プログラム情報表示システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394340A (ja) * | 1989-09-07 | 1991-04-19 | Nec Corp | Ｃｐｕ暴走時における制御移行トレース方式 |
| JPH04153851A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Electric Corp | メモリ保護回路 |
-
1995
- 1995-06-27 JP JP7160461A patent/JPH0916434A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394340A (ja) * | 1989-09-07 | 1991-04-19 | Nec Corp | Ｃｐｕ暴走時における制御移行トレース方式 |
| JPH04153851A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Electric Corp | メモリ保護回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764905B1 (ko) * | 2005-11-28 | 2007-10-09 | 주식회사 콤텍시스템 | 관리형 네트워크 장비의 원격관리 오류복구 방법 |
| JP2015043197A (ja) * | 2013-07-22 | 2015-03-05 | 株式会社東芝 | 情報処理システム、プログラム情報生成方法、プログラム情報生成プログラム、および、プログラム情報表示システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138709B2 (ja) | 車両用電子制御装置の自己故障診断方法及び装置 | |
| US7478273B2 (en) | Computer system including active system and redundant system and state acquisition method | |
| JP2007044910A (ja) | 異常状態判断方法および装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JP2002064507A (ja) | ネットワークシステムおよびネットワーク監視方法 | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| JPH0962534A (ja) | 電子計算機の自己診断方法 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| JP2844361B2 (ja) | 異常回復処理方式 | |
| JPH0854922A (ja) | プロセス制御装置 | |
| JP3262094B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPS5991508A (ja) | 複写機の異常検出方法 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JP2818437B2 (ja) | 障害検出回路 | |
| CN114442918A (zh) | 存储器模块及其操作方法 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH07244613A (ja) | 二重化メモリ制御方法 | |
| JPH06161796A (ja) | 情報処理装置 | |
| JPS63150744A (ja) | 論理装置の履歴解析装置 | |
| JPS63193249A (ja) | マイクロプログラム制御装置 | |
| JPH09128268A (ja) | プログラム障害検出方法 | |
| JP2000155699A (ja) | Ｄｍａ診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980707 |