JPH0394340A - Ｃｐｕ暴走時における制御移行トレース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機システムにおいて、ＣＰＵ暴走時
における制御移行トレース方式関するものである。

〔従来の技術〕

従来の電子計算機システムは、ウォッチドッグタイマに
よって、ＣＰＵの暴走を検出している。

暴走原因の解析に必要な情報は、主記憶をダンプする事
によって、行っている。そして暴走原因の解析には、時
系列的な制御移行がわからないと難しい。解析を容易化
するためには、ＣＰＵが暴走した場合、どのように制御
移行されたかを知る必要がある。従来技術では、再現試
験を行って、制御移行をトレースしている。

〔発明が解決しようとする課題〕

従来技術では、ＣＰＵ暴走の原因解析に必要な制御移行
を知るためには、再現試験を行わな−ければならないと
いう欠点がある。また、再現試験を行っても、同じ事象
が再現されるとは限らないため、原因解析が難しいとい
う問題をかかえている。

〔課題を解決するための手段〕

本発明のＣＰＵ暴走時における制御移行トレース方式は
、ＣＰＵの暴走を検出するシステムダウンする電子計算
機システムにおいて、ＣＰＵの暴走を検出時にＣＰＵを
停止させずに走行させてトレース環境を設定するトレー
ス環境設定手段と、トレース状態であるときにＣＰＵの
制御移行をトレースし制御移行情報を取得するトレース
情報取得手段とを備えて構戒される。

〔実施例〕

以下図面を参照しつつ、実施例に従って説明する。

第１図は本発明の一実施例構戒を示すブロック図である
。図において、本実施例による電子計算機システムは、
トエース環境設定部１と、トレース情報取得部２により
構或されている。

トレース環境設定部１は、ハードウェアのウォッチドッ
グタイマ割り込みにより制御移行される。ウォッチドッ
グタイマは一定時間毎に割り込み、割り込みが起きると
ウォッチドッグタイマの値はｌずつカウントアップされ
る。ウォッチドッグタイマの値が４までカウントされる
とＣＰＵは停止状態になるようなノ・−ドウェア仕様を
用いる。

第２図にしたがって、トレース環境設定部１の説明する
。

まず、判定ステップ２１ではトレース状態の判定を行う
。トレース開始フラグがオンでないとき、トレース開始
状態ではないので、判定ステップ２２を行う。判定ステ
ップ２２ではウォッチドッグタイマの値が３以上である
場合、トレース開始状態とするため、トレース開始フラ
グをＯＮにし（ステップ２３）、ステップ２４によって
システム制御レジスタを操作して分岐命令実行時にハー
ドウェアのデバグモード割り込みが発生するようにする
。そして、ＣＰＵを停止状態にしないようにするため、
ステップ２９でウォッチドッグタイマをＯクリアする。

判定ステップ２１で、トレース開始状態であるとき、判
定ステップ２５を行う。判定ステップ２５で、トレース
終了フラグがオンでないときは、トレース終了状態でな
いので、ウォッチドッグタイマをＯクリアする（ステッ
プ２６）。以上の処理が終わると、ステップ２７によっ
てウォッチドッグタイマ割り込みの起こった場所へ制御
を戻す。

判定ステップ２５でトレース終了フラグがオンの場合、
トレースを終了させるために、ステップ２８によって、
従来技術である主記憶保存機能に制御移行する。主記憶
保存機能は磁気テープなどに主記憶の情報を出力する機
能である。

次にトレース情報取得部２について第３図を用いて説明
する。

トレース情報取得部２は、ハードウェアのデバグモード
割り込みにより制御移行される。判定ステップ３１でト
レース開始フラグがオンであるとき、トレース情報格納
域の共通部から、カレント格納域アドレスを得る（ステ
ップ３２）。判定ステップ３３で、カレント格納域アド
レスが終了アドレスでないときは、トレース情報をトレ
ース情報格納域の個別部に格納できる状態である。次に
ステップ３４ではカレント格納域アドレスの示すトレー
ス情報格納域の個別部に、デバグモード割り込み発生時
のアドレスやプログラムステータスワード（以下ＰＳＷ
という）や、ペースレジスタ（以下ＢＲという）、ゼネ
ラルレジスタ（以下ＧＲという）の情報などをハードウ
ェア情報より取得し格納する。その後ステップ３５によ
りカレント格納アドレスをトレース情報格納域の個別部
長分だけ進める。

判定ステップ３３で、カレント格納アドレスが終了アド
レスである場合は、トレース終了であるので、ステップ
３８によって十レース終了フラグをオンにする。

以上の処理が終わると、ステップ３６によってデバグモ
ード割り込み元に制御を移す。

ステップ３１でトレース開始フラグがオンでないとき、
トレース開始状態ではないため、ステップ３７で従来技
術のデバグモード割り込み処理に制御移行する。

トレース情報格納域は、本実施例では主記憶を使用する
。構或は第４図に示すように共通部と個別部に分かれて
いる。共通部には、カレント格納域アドレスと終了アド
レスとがある。カレント格納域アドレスは、書き込み可
能である個別部のアドレスを示し、初期値は先頭の個別
部を示している。終了アドレスは最後尾の個別部の終端
アドレスを示す。個別部には、分岐命令発行アドレス（
デバグモード割り込みアドレス）とＢＲ，ＧＲ格納域と
なっている。

次にトレース情報編集出力ジョブについて第５図を用い
て説明する。従来技術である主記憶保存機能によって出
力された磁気テープを入力とする。

主記憶上にあるトレース情報格納域は、主記憶保存機能
によって磁気テープに出力される。また、トレース情報
格納域の分岐命令発行アドレスからセクション名を求め
るため、従来技術のアドレス情報ファイルと、アドレス
からセクション名に変換する従来技術のアドレス情報フ
ァイル参照機能を使用する。

ステップ５３によって主記憶保存機能に従って出力され
た磁気テープからトレース情報格納域を求める。次にス
テップ５４によってアドレス情報ファイル参照機能を利
用して、トレース情報格納域の各個別部の分岐命令発行
アドレスからセクション名を求める（ステップ５４）。

セクション名と分岐命令発行アドレス、ＢＲ，ＧＲの情
報をシステム出力機能を利用してラインプリンタまたは
コンソールなどに第６図に示すようなフォーマットで出
力する（ステップ５５）。

例えば、第７図のような無限ループが発生した場合、ト
レース環境設定部１によって、トレース開始状態にする
。トレース情報取得部２では、ブランチ命令■、■、■
の情報をトレース情報格納域に設定する。ブランチ命令
■、■、■での制御移行に関する情報はトレース情報編
集出力ジョブによってラインプリンタ出力される。

本実施例ではトレース情報編集出力ジョブを作或する例
であったが、他に、主記憶上にあるトレース情報格納域
を、従来技術によってコンソールに出力したり、ダンプ
機能によりＬＰに出力したりすることによって制御移行
情報を参照することができる。

また、トレース情報取得部２は、本実施例では主記憶を
利用したが、コンソールやラインプリンタなどに出力す
る方法もある。

以上述べてきたように、本発明は、ＣＰＵ暴走時に制御
移行をトレースしておき、トレース情報を主記憶などに
出力することができるようにしたものである。

〔発明の効果〕

以上説明したように、本発明は電子計算機システムのＣ
ＰＵが暴走したときに、制御移行のトレース情報が出力
されるので、ＣＰＵ暴走原因の解析作業をする際に非常
に役立つといった効果がある。

ト、第６図は本実施例のトレース情報編集ジョブの一出
力例を示す説明図、第７図は本実施例の動作の説明図。

１・・・・・・トレース環境設定部、２・・・・・・ト
レース情報取得部。

Claims (1)

【特許請求の範囲】
1. ＣＰＵの暴走を検出するシステムダウンする電子計算機
   システムにおいて、ＣＰＵの暴走を検出時にＣＰＵを停
   止させずに走行させてトレース環境を設定するトレース
   環境設定手段と、トレース状態であるときにＣＰＵの制
   御移行をトレースし制御移行情報を取得するトレース情
   報取得手段とを備えて成ることを特徴とするＣＰＵ暴走
   時における制御移行トレース方式。