JPS62200439A - 命令実行回数解析方式 - Google Patents

命令実行回数解析方式

Info

Publication number
JPS62200439A
JPS62200439A JP61041990A JP4199086A JPS62200439A JP S62200439 A JPS62200439 A JP S62200439A JP 61041990 A JP61041990 A JP 61041990A JP 4199086 A JP4199086 A JP 4199086A JP S62200439 A JPS62200439 A JP S62200439A
Authority
JP
Japan
Prior art keywords
instruction
branch
trace
program
analyzed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61041990A
Other languages
English (en)
Inventor
Kazuya Shinjo
新庄 和哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61041990A priority Critical patent/JPS62200439A/ja
Publication of JPS62200439A publication Critical patent/JPS62200439A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、プログラムの命令語毎の実行回数を測定して
その分布状況に係る情報を得る命令実行回数解析方式に
関する。
(従来の技術) 従来、プログラム中の命令語毎の実行回数を測定してそ
の分布状況を調べ、頻繁に使用される命令が効率良く処
理されるように処理装置の設計に前記分布状況が役立て
られている。
ところで、従来この種の命令実行回数解析方式では、プ
ログラムのデパック補助機能の1つである命令トレース
機能を利用して前記分布状況に係る情報を得ていた。こ
れによると、1命令実行毎にトレース割込みを入れて命
令語を解析(命令語のロケーションを見つけてロジック
部を特定する)し、この命令語の実行回数をカウントす
ることにより前記分布状況を得るものである。しかし、
このような従来の方式では1命令実行毎にトレース割込
みを入れるため、命令実行回数の解析時のオーバーヘッ
ドが大きくなるという問題点があった。
(発明が解決しようとする問題点) 上記の如〈従来の命令実行回数解析方式では解析時のオ
ーバーヘッドが大きくなるという欠点がある。そこで、
本発明は上記の欠点を除去するもので、解析時のオーバ
ーヘッドを減少させて短時間にて被解析プログラムの命
令実行回数分布状況を得ることができる命令実行回数解
析方式を提供することを目的とする。
[発明の構成] (問題点を解決するための手段) 本発明の命令実行回数解析方式では、プログラムの複数
の分岐点にてトレース割込みを行なうか否かを指示する
トレース割込指示手段と、前記トレース割込みが指示さ
れている第1及び第2の分岐点のアドレス(以下これを
トレース割込アドレスと称する)を求めるトレース割込
アドレス出力手段と、このアドレス出力手段によって指
定される企つの分岐点間に存在する命令後の実行回数を
カウントする命令実行手段とにより構成される。
(作用) 本発明の命令実行回数解析方式では、被解析プログラム
の実行中トレース割込指示手段によって指示された分岐
点のところでのみトレース割込アドレス出力手段がトレ
ース割込アドレスを出力し、このトレース割込アドレス
で特定される分岐点間に存在する命令後の実行回数を、
命令実行手段がカウントしてそれによって得られる命令
実行回数の分布状況を解析プログラムによって解析する
ものである。
(実施例) 以下本発明の一実施例を図面を参照して説明する。第1
図は本発明の命令実行回数解析方式を説明する情報処理
装置の一実施例を示したブロック図である。1はCPU
で、プログラム状態情報(PSW)が保持されるPSW
レジスタ11、トレース割込みをするか否かの指示を保
持する制御レジスタ12、トレース割込アドレスを保持
する分岐トレースレジスタ13、PSWレジスタ11の
内容と制御レジスタ12の内容のアンド条件をとり、条
件が成立した時にトレース割込アドレスを分岐トレース
レジスタ13に出力する命令処理回路14を有している
。命令処理回路14は命令を実行処理すると共に、分岐
トレースレジスタ13により指定される分岐点間の命令
の実行回数をカウントする。2は解析プログラムで、こ
の解析プログラム2により各命令毎の実行回路を解析す
る。
次に本実施例の動作について説明する。PSWレジスタ
11の特定ビットには被解析プログラム中の分岐命令が
処理されると分岐を示す分岐指示ビットがセットされる
。また、制御レジスタ12にはトレース割込みを行なう
か否かを指示するトレース割込許可ビットがセットされ
る。命令処理回路14は、被解析プログラムを実行して
いる時に、PSWレジスタ11の分岐指示ビット及び制
御レジスタ12のトレース割込許可ビットがセットされ
ている時に、前記プログラムの実行を停止して分岐トレ
ースレジスタ化に分岐トレースアドレスを出力し、この
アドレスを分岐トレースレジスタ13に記録する。命令
処理回路14は分岐トレースレジスタ13に記録された
前回の分岐トレースアドレスと今回の分岐トレースアド
レスとの間に存在する被解析プログラムの命令語を実行
して、各命令毎の実行回数をカウントする。その後命令
処理回路14は再びプログラムの実行を開始して前述と
同様にPSWレジスタ11の内容と制御レジスタ12の
内容を見て、条件が成立した時に前記トレースレジスタ
13に分岐トレースアドレスを出力して、その間の命令
比の実行回路をカウントする。命令処理回路14で得ら
れた結果は解析プログラム2によって解析され、目で見
て判断できる解析結果が出力装置(図示せず)から得ら
れる。
本実施例では、プログラムの分岐点でのみトレース割込
みが発生し、分岐点間の命令語の実行回数を一括してカ
ウントするため、命令実行回数解析時のオーバーヘッド
を少なくして、被解析プログラムの命令実行回数の分布
状況を短時間に得ることができる。また、トレース割込
許可を制御レジスタ12に保持させるタイミングを指定
することにより、被解析プログラムの任意の範囲の命令
実行回数分布状況を得ることができる。
[発明の効果] 以上記述した如く本発明の命令実行回数解析方式によれ
ば、被解析プログラムの分岐点でのみトレース割込みを
行なって、分岐点間の命令語の実行回数を一括してカウ
ントすることにより、解析時のオーバーヘッドを減少さ
せて被解析プログラムの命令語実行回数分布状況を短時
間に得られる効果がある。
【図面の簡単な説明】
第1図は本発明の命令実行回数解析方式を説明する情報
処理装置の一実施例を示したブロック図である。 1・・・CPU      2・・・解析プログラム1
1・・・PSWレジスタ 12・・・制御レジスタ13
・・・分岐トレースレジスタ 14・・・命令処理回路

Claims (1)

    【特許請求の範囲】
  1. プログラムの複数の分岐点に設けられたトレース割込み
    を行うか否かを指示するトレース割込指示手段と、前記
    トレース割込みが指示されている第1及び第2の分岐点
    アドレスを求めるトレース割込アドレス出力手段と、こ
    のアドレス出力手段によって指定される2つの分岐点間
    に存在する前記プログラムの命令語の実行回数をカウン
    トする命令実行手段とを具備して成ることを特徴とする
    命令実行回数解析方式。
JP61041990A 1986-02-28 1986-02-28 命令実行回数解析方式 Pending JPS62200439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61041990A JPS62200439A (ja) 1986-02-28 1986-02-28 命令実行回数解析方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61041990A JPS62200439A (ja) 1986-02-28 1986-02-28 命令実行回数解析方式

Publications (1)

Publication Number Publication Date
JPS62200439A true JPS62200439A (ja) 1987-09-04

Family

ID=12623633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61041990A Pending JPS62200439A (ja) 1986-02-28 1986-02-28 命令実行回数解析方式

Country Status (1)

Country Link
JP (1) JPS62200439A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181136A (ja) * 1988-01-14 1989-07-19 Fujitsu Ltd プログラム走行スラップカウント装置
WO2021075531A1 (ja) * 2019-10-18 2021-04-22 ローム株式会社 トレース回路、半導体装置、トレーサ、トレースシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181136A (ja) * 1988-01-14 1989-07-19 Fujitsu Ltd プログラム走行スラップカウント装置
WO2021075531A1 (ja) * 2019-10-18 2021-04-22 ローム株式会社 トレース回路、半導体装置、トレーサ、トレースシステム

Similar Documents

Publication Publication Date Title
JPS62200439A (ja) 命令実行回数解析方式
JPH08328905A (ja) シミュレーション方法および装置
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPS6349946A (ja) 演算処理装置
JPS63124143A (ja) 情報処理装置
JPS63289654A (ja) プログラム分岐命令モニタ方式
JPS60163134A (ja) 仮想計算機システム
JPS63182750A (ja) マイクロコンピユ−タ開発支援装置
JPH01137339A (ja) マイクロプロセッサ
JPS62160543A (ja) エミユレータ
JPS61157948A (ja) 割込み要因解析装置
JPH05127945A (ja) プログラム実行状況解析方式
JPS6349944A (ja) 演算処理装置
JPS62190537A (ja) プログラム実行監視方法
JPH0443437A (ja) メモリ管理システムのメモリ使用状況表示方法
JPH02226441A (ja) ソフトウェアテスト装置
JPS5990153A (ja) 命令実行回数計数方式
JPH0378832A (ja) デ―タ処理装置
JPH0362136A (ja) サブルーチン呼び出し回数測定方式
JPH05324861A (ja) 半導体回路装置
JPS61267137A (ja) 割込み動作制御方式
JPH01310450A (ja) I/oエミュレータ
JP2000040015A (ja) インサーキットエミュレータ
JPS60171546A (ja) 入出力装置デバグ方式