JPH02226441A

JPH02226441A - ソフトウェアテスト装置

Info

Publication number: JPH02226441A
Application number: JP1047143A
Authority: JP
Inventors: Shigeharu Hirao; 平尾　繁晴
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、ソフトウェアのテストを行うソフトウェアテ
スト装置に関する。

（従来の技術）従来より、ソフトウェアのテストを行う場合、端末から
の指令によりデバッグモードを指定して被テストプログ
ラムを実行し、その状態を確認している。

デバッグモードには、ノーマルランモード、シングルス
テップモードの２ｆ！Ｉ類があり、特にシングルステッ
プモードは、■命令実行毎にＣＰＵの内部状態を端末に
表示する　１命令実行モードと、　■命令毎にＣＰＵの
内部状態を内部状態バッファに格納しておき、披テスト
プログラムの実行終了後、内部状態バッファに格納され
ている一連の情報を端末に表示するｎ命令実行モードと
を有している。

第２図は、このようなソフトウェアテストの際に用いら
れるソフトウェアテスト装置の一例を示すものである。

まず、端末１からノーマルランモードの指令が与えられ
ると、内部状態バッファ２およびタイマ３を有する制御
装置４がＣＰＵ　５の実行モードをノーマルランモード
に設定した後、スタート信号を発生ずる。

スタート信号を受信したＣＰＩＪ　５は、披テストプロ
グラムのテストを通常の速度で実行する。

次に、端末１から実行停止の指令が与えられると、制御
装置４がＣＰＵ　５の実行を停止させるためのストップ
信号を発生し、ストップ信号を受信したＣＰＵ　５は、
ノーマルランモードでの実行を停止する。この後、制御
装置４は、端末１からの指令に応じてＣＰＵ　５の内部
状態を読取ったり、タイマ３により実行時間を求めたり
し、これらの結果を端末１に表示する。

また、シングルステップモードの　１命令実行モードの
場合は、上記同様に端末１からの指令に基づき、制御装
置４がＣＰＵ　５の実行モードをシングルステップモー
ドに設定した後スタート信号を発生することにより、Ｃ
ＰＵ　５が１命令実行後、自動的に停止し、この後制御
装置４はＣＰＵ　５の内部状態を端末１に表示する。

さらに、シングルステップモードのｎ命令実行モードの
場合は、制御装置４が１命令実行毎にＣＰＵ　５の内部
状態を内部状態バッファ２に格納し、これをｎ回繰返し
た後、内部状態バッファ２の内容を端末１に表示する。

従って、ノーマルランモードでは被テストプログラムを
通常の実行速度で動作させるので、リアルタイム性が保
証される。またシングルステップモードは、被テストプ
ログラムの　１命令実行毎のＣＰＵ内部状態が分るので
、被テストプログラム中の不具合箇所の特定が容易であ
る。

（発明が解決しようとする課題）しかしながら、上述したノーマルランモードでは、披テ
ストプログラム実行中のＣＰＵ　５の内部状態の分解能
が劣る。つまり、実行開始から停止までの途中の段階で
のＣＰＵ　５の内部状態を確認することが不可能である
ため、不具合箇所の特定が困難となる。

またシングルステップモードては、　１命令毎に実行を
停止したり、■命令毎にＣＰＵ　５の内部状態の表示等
のだめの処理を行うため、リアルタイム性が大幅に低下
する。つまり、通常の実行速度よりかなり遅い速度で披
テストプログラムが実行されることによるものであり、
これは、機器組込みマイコンのプログラム等のように、
微妙なタイミングによる入出力処理が要求されるプログ
ラムのテストにおいては致命的な欠陥になる。

本発明は、このような事情により成されたもので、被テ
ストプログラムの実行におけるリアルタイム性およびテ
スト実行手段の内部状態の分解能のトレードオフの選択
範囲を向上させることができ′るソフトウェアテスト装
置を提供することを目的とする。

［発明のｔｌが成コ（課題を解決するための手段）本発明のソフトウェアテスト装置は、上記ｌ」的を達成
するために、デバッグモードを有し選択されたモードに
基づき被テストプログラムの実行を行うテスト実行手段
を具備したソフトウェアテスト装置において、テスト実
行手段が、プログラムカウンタの内容が不連続に変化し
た場合に停止する機能であるブランチストップモードお
よびスタックポインタの内容が変化した場合に停止−す
る機能であるスタック操作ストップモードをＡ　ＩＱ　
シているものである。

（作　用）本発明のソフトウェアテスト装置では、テスト実行手段
が、被テストプログラムを通常の実行速度で動作させる
ノーマルランモードおよび１命令毎にその実行を停止さ
せるシングルステップモードに加え、プログラムカウン
タの内容が不連続に変化した場合に停止する機能である
ブランチストップモードおよびスタックポインタの内容
が変化した場合に停止する機能であるスタック操作スト
ップモードを具備している。

すなわち、ブランチストップモードは、ブランチ命令、
サブルーチンのコール命令、リターン命令、割込みから
のリターン命令等の実行時および割込発生時に停止１−
するため、これを利用すれば披テストプログラムの命令
の実行順序を完全に把握することができるので、被テス
トプログラムのテスト網羅率の測定等を行う場合に有効
である。

またスタック操作ストップモードは、サブルチンのコー
ル命令、リターン命令、割込みからのリターン命令等の
実行時および割込発生時に停止するため、これを利用す
れば彼テストプログラムの命令の実行中のサブルーチン
の呼出しや割込みの発生を完全に把握することができる
ので、例えばタイマとの組合せによりルーチン毎の実行
時間の測定等を行う場合に有効である。

（実施例）以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は、本発明のソフトウェアテスト装置の一実施例
を示すものである。

なお、端末１および制御装置４に関しては、第２図のも
のと同じ構成をとるため、ここでは図示を省略する。

同図に示すように、ＣＰＩＩ　６には、プログラムカウ
ンタ（ＰＣ）不連続点検出回路７およびＰＣ用バッファ
８を有したプログラムカウンタ（ＰＣ）　９と、スタッ
クポインタ（ｓｐ）変化検出回路１ｏおよびＳＰ用バッ
ファ１１を有したスタックポインタ（ＳＰ）１２と、レ
ジスタ１３とがｉえられている。

ＰＣ不連続点検出回路７は、ＰＣ９が不連続に変化した
ことを検出する。

ＰＣ用バッファ８は、ＰＣ９の変化の直前と直後のＰＣ
９の内容を格納する。

ＰＣ９は、次に実行される命令のアドレスを指定する。

ＳＰ変化検出回路１０は、５Ｐ１２の内容が変化したこ
とを検出する。

ＳＰ用バッファ１１は、５Ｐ１２の変化の直前と直後の
ＳＰ］２の内容を格納する。

５Ｐ１２は、最後にスタックに格納されたデータのアド
レスに関する情報を保持する。

このような構成のソフトウェアテスト装置は、次のよう
な動作を行う。

ます、ブランチストップモードによってソフトウェアテ
ストの網羅率のΔＩＩＪ定を行う場合について説明する
。

まず、端末１から網羅率の測定の指令が与えられると、
制御装置４かＣＰＵ　６の実行モードをブランチストッ
プモードに設定した後スタート信号を発生する。

スタート信号を受信したＣＰＵ　６は、披テストプログ
ラムのテストを実行し、ＰＣ９の内容が不連続に変化し
たとき、ＰＣ不連続点検出回路７がその不連続を検出す
ることによってその実行を停止する。

つまり、被テストプログラムのブランチ命令、サブルー
チンのコール命令、リターン命令、割込みからのリター
ン命令等の実行時や割込発生時に停止する。

１７１　脚装置４は、ＣＰＬＩ　６の実行が停止すると
、ＣＰＵ　６の停止直前と直後のＰＣ９の内容を読出し
、内部状態バッファ２に格納する。

このように、ＣＰＵ　６は、彼テストプログラムの実行
をＰＣ９の内容が不連続に変化する毎に停止し、制御装
置４がＣＰＵ　６の停止直前と直後のＰＣ９の内容を読
出し、内部状態バッファ２に格納する。

被テストプログラムの実行が終了したとき、制御装置４
の内部状態バッファ２の内容を読み出すと、被テストプ
ログラムの実行経路が完全に分るので、この情報から網
羅率を求め端末１に表示する。

次に、スタック操作ストップモードによってルーチン毎
の実行時間のΔＩＩＪ定を行う場合について説明する。

まず、端末１からルーチン毎の実行時間の表示の指令が
与えられると、制御装置４がＣＰＵ　６の実行モードを
スタック操作ストップモードに設定した後、スタート信
号を発生する。

スタート信号を受信したＣＰＵ　６は、披テストプログ
ラムのテストを実行し、５Ｐ１２の内容が変化したとき
、ＳＰ変化検出回路１０がその変化を検出することによ
ってその実行を停止する。

つまり、被テストプログラムのサブルーチンのコール命
令、リターン命令、割込みからのリターン命令等の実行
時や割込発生時に停止する。

制御装置４は、ＣＰＵ　６の実行が停止すると、その停
止直前と直後のＰＯ２の内容と、ＣＰＵ　６の停止後の
５Ｐ１２の内容およびタイマ３の内容を読出し、それぞ
れを内部状態バッファ２に格納する。

このように、ＣＰＵ　６は、披テストプログラムの実行
を５Ｐ１２の内容が変化する毎に停止し、制御装置４が
停止直前と直後のＰＯ２の内容と、ＣＰＩＪ　６の停止
後の５Ｐ１２の内容およびタイマ３の内容を読出し、内
部状態バッファ２に格納する。

被テストプログラムの実行が終了したとき、制御装置４
の内部状態バッファ２の内容を読み出すと被テストプロ
グラム内の各ルーチンのコール時とリターン時の時刻が
分るので、この情報からルーチン毎の実行時間を求め端
末１に表示する。

具体的には、以下のようにしてルーチン毎の実行時間を
求める。

すなわち例えば、５Ｐ１２が増加方向に変化したとき、
ルーチンのコールが行われるＣＰＵ　６の場合には、５
Ｐ１２が減少方向に変化したときルーチンからのリター
ンが行われていることが分る。それラノトキに、ＰＯ２
の内容を調べればどのルーチンをコールしたか、あるい
はどのルーチンへリターンしたかが分る。また必ずしも
一段ずつリターンするとは限らないプログラムの場合で
あってもリターン先のアドレスが分っているので、各ル
ーチンの呼出し関係は完全に把握できる。またコール、
リターン時のタイマ３の内容が保存されているので、各
ルーチンの実行時間の測定が可能である。

このように、本実施例でのブランチストップモードは、
ＰＯ２の内容が不連続に変化した場合に停止するモード
であり、このモードにより披テストプログラムの命令の
実行順序は完全にトレースできるため、特に披テストプ
ログラムのテストの網羅率のｉｌｌ定を行う場合等には
有効である。

また本実施例でのスタック操作ストップモードは、５Ｐ
１２の内容が変化した場合に停止するモードであり、こ
のモードにより彼テストプログラムの実行中のサシルー
チンの呼出しや割込み発生は完全にトレースできるため
、このモードをタイマ３と組合せることにより、特に披
テストプログラムのルーチン毎の実行時間のＡｌ１１定
等を行う場合に有効である。

［発明の効果］以上説明したように、本発明のソフトウェアテスト装置
によれば、被テストプログラムの実行におけるリアルタ
イム性およびテスト実行手段の内部状態の分解能のトレ
ードオフの選択範囲を向上させることができる。

【図面の簡単な説明】

第１図は本発明のソフトウェアテスト装置の一実施例を
示すブロック図、第２図は従来のソフトウェアテスト装
置を示すブロック図である。１・・・端末、２・・・内部状態バッファ、３・・・タ
イマ、４・・・制御装置、５，６・・・ＣＰＵ　、７・
・・ＰＣ不連続点検出回路、８・・・ＰＣ用バッファ、
９・・・プログラムカウンタ、１０・・・ＳＰ変化検出
回路、１１・・・ＳＰ用バッファ、１２・・・スタック
ポインタ、］３・・・レジスタ出願人　　　　　　株式
会社　東芝

Claims

【特許請求の範囲】

（１）デバッグモードを有し選択されたモードに基づき
被テストプログラムの実行を行うテスト実行手段を具備
したソフトウェアテスト装置において、前記テスト実行手段が、プログラムカウンタの内容が不
連続に変化した場合に停止する機能であるブランチスト
ップモードおよびスタックポインタの内容が変化した場
合に停止する機能であるスタック操作ストップモードを
具備していることを特徴とするソフトウェアテスト展開装置。
（２）前記テスト実行手段が、前記ブランチストップモ
ードによる被テストプログラムの実行停止直前および直
後のプログラムカウンタの内容を保存しておく機能と、
前記スタック操作ストップモードによる被テストプログ
ラムの実行停止直前および直後のスタックポインタの内
容および停止直後のプログラムカウンタの内容を保存し
ておく機能とを具備していることを特徴とする請求項１
記載のソフトウェアテスト展開装置。