JPS63170739A - 分岐予測試験方式 - Google Patents

分岐予測試験方式

Info

Publication number
JPS63170739A
JPS63170739A JP191587A JP191587A JPS63170739A JP S63170739 A JPS63170739 A JP S63170739A JP 191587 A JP191587 A JP 191587A JP 191587 A JP191587 A JP 191587A JP S63170739 A JPS63170739 A JP S63170739A
Authority
JP
Japan
Prior art keywords
instruction
branch
branch prediction
memory reference
accessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP191587A
Other languages
English (en)
Inventor
Shiyouichi Minamoto
皆本 尚市
Mika Tokunaga
美香 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP191587A priority Critical patent/JPS63170739A/ja
Publication of JPS63170739A publication Critical patent/JPS63170739A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は摘報処理システムおける命令先取り装置の試験
方式に関し、特に分岐予測試験方式に関する。
〔従来の技術〕
従来、この種の分岐予測試験方式において分岐予測が正
常に行われているか否か、すなわち分岐予測の正常性を
試験者が確認する方法には、分岐命令の前後の演算が期
待通りに行われることを確認して分岐予測の正常性を判
定する方法や、分岐予測通りに分岐する場合と分岐予測
通りには分岐しない場合とで異なるプログラム処理時間
の差を計測して分岐予測の異常を検出する方法があった
〔発明が解決しようとする問題点〕
上述した従来の分岐予測試験方式では、前者の方法にお
いては分岐予測が期待通りに動作しな(でも演算値に影
響がない場合には分岐予測の異常が検出できないので、
分岐予測試験の網羅率が低くなるという欠点がある。
また、後者の方法においてはプログラム処理時間の計測
で誤差が発生するので、間欠障害等を検出できずに分岐
予測試験の精度が低くなるという欠点がある。
さらに、上述のような欠点を補い分岐予測の正常性を確
実に判定するために命令先取り装置のハードウェアの状
態を調べて分岐予測の正常性を調べる方法があるが、そ
の調査のために分岐予測試験を中断する必要等があるの
で、分岐予測試験の試験時間が長くなるという欠点があ
る。
本発明の目的は、上述の点に鑑み、命令先取り装置のハ
ードウェアの状態を調べることなく分岐予測の正常性を
判定して分岐予測試験を高速かつ高精度に行うことが可
能になる分岐予測試験方式を提供することにある。
〔問題点を解決するための手段〕
本発明の分岐予測試験方式は、情報処理システムにおけ
る命令先取り装置の分岐予測試験方式において、分岐予
測をあらかじめ分岐予測テーブルに登録する分岐予測登
録手段と、この分岐予測登録手段により登録された分岐
予測に基づく命令先取りにより命令がアクセスされたと
きおよび分岐命令の実際の実行により命令がアクセスさ
れたときにメモリ参照履歴テーブルの内容をその命令が
アクセスされたことを示すように更新するメモリ参照履
歴更新手段と、このメモリ参照履歴更新手段により更新
された前記メモリ参照履歴テーブルを参照し分岐予測の
正常性を判定する分岐予測結果判定手段とを有する。
〔作用〕
本発明の分岐予測試験方式では、分岐予測登録手段が分
岐予測をあらかじめ分岐予測テーブルに登録し、メモリ
参照履歴更新手段が分岐予測登録手段により登録された
分岐予測に基づく命令先取りにより命令がアクセスされ
たときおよび分岐命令の実際の実行により命令がアクセ
スされたときにメモリ参照履歴テーブルの内容をその命
令がアクセスされたことを示すように更新し、分岐予測
結果判定手段がメモリ参照履歴更新手段により更新され
たメモリ参照履歴テーブルを参照し分岐予測の正常性を
判定する。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の分岐予測試験方式の一実施例の構成
を示すブロック図である。本実施例の分岐予測試験方式
は、分岐予測登録手段1と、メモリ参照履歴更新手段2
と、分岐予測結果判定手段3と、分岐予測テーブル11
と、メモリ参照履歴テーブル12とから構成されている
次に、このように構成された本実施例の分岐予測試験方
式の動作について説明する。なお、ここでは第2図!a
+および山)に示すような分岐命令24および34を対
象にして行われる分岐予測試験において分岐予測が正常
に行われているか否かを試験者が確認できるように本実
施例の分岐予測試験方式が適用される場合を例にとって
説明する。
ここで、第2図talに示す命令25および26は分岐
命令24の直後に実行される可能性のある命令を示し、
第2図中)に示す命令35および36は分岐命令34の
直後に実行される可能性のある命令を示している。
命令先取り装置(図示せず)の分岐予測試験の過程にお
いて分岐命令が実行されると、その分岐命令の直後に実
行される命令が、その分岐命令が次に実行されるときの
分岐予測として分岐予測テーブル11に分岐予測登録手
段1により登録される。
分岐命令24および34の分岐予測21および31は、
このようにして分岐予測テーブル11に登録されており
、命令25および35への分岐をそれぞれ示しているも
のとする。
このような状態での分岐命令の実行において、まず分岐
予測21と分岐命令24の実行による命令実行シーケン
ス23とが一致する場合を第2図(alを参照して説明
する。
分岐命令24について行われる命令先取り22において
、メモリ参照履歴更新手段2により分岐予測テーブル1
1が参照される。この参照で分岐予測テーブル11に登
録されている分岐予測21が予測している命令25がメ
モリ(図示せず)から取り出される。
このとき、命令25がアクセスされたということを示す
ように、命令25のメモリアドレスに対応するメモリ参
照履歴テーブル12の内容が更新される(命令25およ
び26のメモリアドレスに対応するメモリ参照履歴テー
ブル12の内容は、分岐命令24が実行されるにあたり
アクセスされていないことを示すように設定される。命
令35および36と分岐命令34との関係においても同
様)。
続いて、分岐命令24が実際に実行されて命令実行シー
ケンス23により命令25に分岐すると、命令25のメ
モリアドレスに対応するメモリ参照履歴テーブルエ2の
内容はすでにアクセスされたことを示しているので更新
されず、また命令26のメモリアドレスに対応するメモ
リ参照履歴テーブル12の内容も命令26がアクセスさ
れていないので更新されない。
命令25の実行の後に、命令25および26のメモリア
ドレスに対応するメモリ参照履歴テーブル12の内容が
、分岐予測結果判定手段3により参照されチェックされ
る。
このチェックで命令25のメモリアドレスに対応するメ
モリ参照履歴テーブル12の内容しかアクセスされたと
いうことを示していないので、命令先取り22が正しく
行われたと判定され分岐予測21が正常であったことが
確認される。
次に、分岐予測31と分岐命令34の実行による命令実
行シーケンス33とが一致しない場合を第2図Tb)を
参照して説明する。
分岐命令34について行われる命令先取り32において
、メモリ参照履歴更新手段2により分岐予測テーブル1
1が参照される。この参照で分岐予測テーブル11に登
録されている分岐予測31が予測している命令35がメ
モリから取り出される。
このとき、命令35がアクセスされたということを示す
ように、命令35のメモリアドレスに対応するメモリ参
照履歴テーブル12の内容が更新される。
続いて、分岐命令34が実際に実行されて命令実行シー
ケンス33により命令36に分岐すると、命令先取り3
2が行われた命令35はキャンセルされ命令36がメモ
リより取り出され、この命令36のメモリアドレスに対
応するメモリ参照履歴テーブル12の内容が命令36が
アクセスされたということを示すように更新される。
命令36の実行の後に、命令35および36のメモリア
ドレスに対応するメモリ参照履歴テーブル12の内容が
、分岐予測結果判定手段3により参照されチェックされ
る。
このチェックで命令35および36の両方がアクセスさ
れたということが検知されるので、命令先取り32が正
しく行われなかったと判定され分岐予測31が正常では
なかったことが確認される。
〔発明の効果〕
以上説明したように本発明は、分岐予測の正常性を分岐
予測登録手段とメモリ参照履歴更新手段と分岐予測結果
判定手段とによって判定することにより、分岐予測試験
を高速かつ高精度に行うことが可能になるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、 第2図i8)は本実施例の分岐予測試験方式の処理にお
いて分岐予測と命令実行シーケンスとが一敗する場合の
動作を示す図、 第2図中)は本実施例の分岐予測試験方式の処理におい
て分岐予測と命令実行シーケンスとが一致しない場合の
動作を示す図である。 図において、 1・・・分岐予測登録手段、 2・・・メモリ参照履歴更新手段、 3・・・分岐予測結果判定手段、 11・・・分岐予測テーブル、 12・・・メモリ参照履歴テーブル、 21、31・・・分岐予測、 22、32・・・命令先取り、 23、33・・・命令実行シーケンス、24、34・・
・分岐命令、 25、26.35.36・・・命令である。

Claims (1)

  1. 【特許請求の範囲】 情報処理システムにおける命令先取り装置の分岐予測試
    験方式において、 分岐予測をあらかじめ分岐予測テーブルに登録する分岐
    予測登録手段と、 この分岐予測登録手段により登録された分岐予測に基づ
    く命令先取りにより命令がアクセスされたときおよび分
    岐命令の実際の実行により命令がアクセスされたときに
    メモリ参照履歴テーブルの内容をその命令がアクセスさ
    れたことを示すように更新するメモリ参照履歴更新手段
    と、 このメモリ参照履歴更新手段により更新された前記メモ
    リ参照履歴テーブルを参照し分岐予測の正常性を判定す
    る分岐予測結果判定手段と、を有することを特徴とする
    分岐予測試験方式。
JP191587A 1987-01-09 1987-01-09 分岐予測試験方式 Pending JPS63170739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP191587A JPS63170739A (ja) 1987-01-09 1987-01-09 分岐予測試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP191587A JPS63170739A (ja) 1987-01-09 1987-01-09 分岐予測試験方式

Publications (1)

Publication Number Publication Date
JPS63170739A true JPS63170739A (ja) 1988-07-14

Family

ID=11514879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP191587A Pending JPS63170739A (ja) 1987-01-09 1987-01-09 分岐予測試験方式

Country Status (1)

Country Link
JP (1) JPS63170739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006329835A (ja) * 2005-05-26 2006-12-07 Japan Science & Technology Agency 超伝導量子干渉素子用電子回路
JP2008225978A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006329835A (ja) * 2005-05-26 2006-12-07 Japan Science & Technology Agency 超伝導量子干渉素子用電子回路
JP2008225978A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム

Similar Documents

Publication Publication Date Title
JPS63170739A (ja) 分岐予測試験方式
JP2808985B2 (ja) 情報処理装置及びデバッグ装置
JPS61204703A (ja) エンジン制御コンピユ−タシステムの開発装置
JP3213792B2 (ja) 論理シミュレ−ション検証方式
JP3012618B1 (ja) 被検査プログラムのデバグ方法とそのデバグ方式
JPH06202907A (ja) デバッグ支援装置
JPH03186937A (ja) Cpuバスデータ診断装置
JPS62241034A (ja) マイクロプログラム制御装置
JPH05100898A (ja) プログラムデバツグ方式
JPS63193235A (ja) 条件コ−ド検査方法
JP2831480B2 (ja) 情報処理装置の障害検知方法
JPS629937B2 (ja)
JPH038028A (ja) Rasチェック機能検査方式
JPH03186956A (ja) Cpuバスデータ診断装置
JPH04215106A (ja) プログラマブルコントローラ
JPS63226745A (ja) プロセツサシステム
JPS6146535A (ja) 擬似エラ−設定制御方式
JPH09152980A (ja) プロシージャ・ステップ処理方法
JPH03245238A (ja) データ処理装置の障害処理機能検証方式
JPH02226441A (ja) ソフトウェアテスト装置
JPS6160146A (ja) マイクロプログラムチエツク方式
JPH02188840A (ja) データ処理装置
JPH05113936A (ja) メモリエラー検出方法
JPH03125246A (ja) メモリテスト装置
JPH03255913A (ja) 計測装置