JPS63170739A - 分岐予測試験方式 - Google Patents
分岐予測試験方式Info
- Publication number
- JPS63170739A JPS63170739A JP191587A JP191587A JPS63170739A JP S63170739 A JPS63170739 A JP S63170739A JP 191587 A JP191587 A JP 191587A JP 191587 A JP191587 A JP 191587A JP S63170739 A JPS63170739 A JP S63170739A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- branch prediction
- memory reference
- accessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 claims description 16
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は摘報処理システムおける命令先取り装置の試験
方式に関し、特に分岐予測試験方式に関する。
方式に関し、特に分岐予測試験方式に関する。
従来、この種の分岐予測試験方式において分岐予測が正
常に行われているか否か、すなわち分岐予測の正常性を
試験者が確認する方法には、分岐命令の前後の演算が期
待通りに行われることを確認して分岐予測の正常性を判
定する方法や、分岐予測通りに分岐する場合と分岐予測
通りには分岐しない場合とで異なるプログラム処理時間
の差を計測して分岐予測の異常を検出する方法があった
。
常に行われているか否か、すなわち分岐予測の正常性を
試験者が確認する方法には、分岐命令の前後の演算が期
待通りに行われることを確認して分岐予測の正常性を判
定する方法や、分岐予測通りに分岐する場合と分岐予測
通りには分岐しない場合とで異なるプログラム処理時間
の差を計測して分岐予測の異常を検出する方法があった
。
上述した従来の分岐予測試験方式では、前者の方法にお
いては分岐予測が期待通りに動作しな（でも演算値に影
響がない場合には分岐予測の異常が検出できないので、
分岐予測試験の網羅率が低くなるという欠点がある。
いては分岐予測が期待通りに動作しな（でも演算値に影
響がない場合には分岐予測の異常が検出できないので、
分岐予測試験の網羅率が低くなるという欠点がある。
また、後者の方法においてはプログラム処理時間の計測
で誤差が発生するので、間欠障害等を検出できずに分岐
予測試験の精度が低くなるという欠点がある。
で誤差が発生するので、間欠障害等を検出できずに分岐
予測試験の精度が低くなるという欠点がある。
さらに、上述のような欠点を補い分岐予測の正常性を確
実に判定するために命令先取り装置のハードウェアの状
態を調べて分岐予測の正常性を調べる方法があるが、そ
の調査のために分岐予測試験を中断する必要等があるの
で、分岐予測試験の試験時間が長くなるという欠点があ
る。
実に判定するために命令先取り装置のハードウェアの状
態を調べて分岐予測の正常性を調べる方法があるが、そ
の調査のために分岐予測試験を中断する必要等があるの
で、分岐予測試験の試験時間が長くなるという欠点があ
る。
本発明の目的は、上述の点に鑑み、命令先取り装置のハ
ードウェアの状態を調べることなく分岐予測の正常性を
判定して分岐予測試験を高速かつ高精度に行うことが可
能になる分岐予測試験方式を提供することにある。
ードウェアの状態を調べることなく分岐予測の正常性を
判定して分岐予測試験を高速かつ高精度に行うことが可
能になる分岐予測試験方式を提供することにある。
本発明の分岐予測試験方式は、情報処理システムにおけ
る命令先取り装置の分岐予測試験方式において、分岐予
測をあらかじめ分岐予測テーブルに登録する分岐予測登
録手段と、この分岐予測登録手段により登録された分岐
予測に基づく命令先取りにより命令がアクセスされたと
きおよび分岐命令の実際の実行により命令がアクセスさ
れたときにメモリ参照履歴テーブルの内容をその命令が
アクセスされたことを示すように更新するメモリ参照履
歴更新手段と、このメモリ参照履歴更新手段により更新
された前記メモリ参照履歴テーブルを参照し分岐予測の
正常性を判定する分岐予測結果判定手段とを有する。
る命令先取り装置の分岐予測試験方式において、分岐予
測をあらかじめ分岐予測テーブルに登録する分岐予測登
録手段と、この分岐予測登録手段により登録された分岐
予測に基づく命令先取りにより命令がアクセスされたと
きおよび分岐命令の実際の実行により命令がアクセスさ
れたときにメモリ参照履歴テーブルの内容をその命令が
アクセスされたことを示すように更新するメモリ参照履
歴更新手段と、このメモリ参照履歴更新手段により更新
された前記メモリ参照履歴テーブルを参照し分岐予測の
正常性を判定する分岐予測結果判定手段とを有する。
本発明の分岐予測試験方式では、分岐予測登録手段が分
岐予測をあらかじめ分岐予測テーブルに登録し、メモリ
参照履歴更新手段が分岐予測登録手段により登録された
分岐予測に基づく命令先取りにより命令がアクセスされ
たときおよび分岐命令の実際の実行により命令がアクセ
スされたときにメモリ参照履歴テーブルの内容をその命
令がアクセスされたことを示すように更新し、分岐予測
結果判定手段がメモリ参照履歴更新手段により更新され
たメモリ参照履歴テーブルを参照し分岐予測の正常性を
判定する。
岐予測をあらかじめ分岐予測テーブルに登録し、メモリ
参照履歴更新手段が分岐予測登録手段により登録された
分岐予測に基づく命令先取りにより命令がアクセスされ
たときおよび分岐命令の実際の実行により命令がアクセ
スされたときにメモリ参照履歴テーブルの内容をその命
令がアクセスされたことを示すように更新し、分岐予測
結果判定手段がメモリ参照履歴更新手段により更新され
たメモリ参照履歴テーブルを参照し分岐予測の正常性を
判定する。
次に、本発明について図面を参照して説明する。
第１図は、本発明の分岐予測試験方式の一実施例の構成
を示すブロック図である。本実施例の分岐予測試験方式
は、分岐予測登録手段１と、メモリ参照履歴更新手段２
と、分岐予測結果判定手段３と、分岐予測テーブル１１
と、メモリ参照履歴テーブル１２とから構成されている
。
を示すブロック図である。本実施例の分岐予測試験方式
は、分岐予測登録手段１と、メモリ参照履歴更新手段２
と、分岐予測結果判定手段３と、分岐予測テーブル１１
と、メモリ参照履歴テーブル１２とから構成されている
。
次に、このように構成された本実施例の分岐予測試験方
式の動作について説明する。なお、ここでは第２図！ａ
＋および山）に示すような分岐命令２４および３４を対
象にして行われる分岐予測試験において分岐予測が正常
に行われているか否かを試験者が確認できるように本実
施例の分岐予測試験方式が適用される場合を例にとって
説明する。
式の動作について説明する。なお、ここでは第２図！ａ
＋および山）に示すような分岐命令２４および３４を対
象にして行われる分岐予測試験において分岐予測が正常
に行われているか否かを試験者が確認できるように本実
施例の分岐予測試験方式が適用される場合を例にとって
説明する。
ここで、第２図ｔａｌに示す命令２５および２６は分岐
命令２４の直後に実行される可能性のある命令を示し、
第２図中）に示す命令３５および３６は分岐命令３４の
直後に実行される可能性のある命令を示している。
命令２４の直後に実行される可能性のある命令を示し、
第２図中）に示す命令３５および３６は分岐命令３４の
直後に実行される可能性のある命令を示している。
命令先取り装置（図示せず）の分岐予測試験の過程にお
いて分岐命令が実行されると、その分岐命令の直後に実
行される命令が、その分岐命令が次に実行されるときの
分岐予測として分岐予測テーブル１１に分岐予測登録手
段１により登録される。
いて分岐命令が実行されると、その分岐命令の直後に実
行される命令が、その分岐命令が次に実行されるときの
分岐予測として分岐予測テーブル１１に分岐予測登録手
段１により登録される。
分岐命令２４および３４の分岐予測２１および３１は、
このようにして分岐予測テーブル１１に登録されており
、命令２５および３５への分岐をそれぞれ示しているも
のとする。
このようにして分岐予測テーブル１１に登録されており
、命令２５および３５への分岐をそれぞれ示しているも
のとする。
このような状態での分岐命令の実行において、まず分岐
予測２１と分岐命令２４の実行による命令実行シーケン
ス２３とが一致する場合を第２図（ａｌを参照して説明
する。
予測２１と分岐命令２４の実行による命令実行シーケン
ス２３とが一致する場合を第２図（ａｌを参照して説明
する。
分岐命令２４について行われる命令先取り２２において
、メモリ参照履歴更新手段２により分岐予測テーブル１
１が参照される。この参照で分岐予測テーブル１１に登
録されている分岐予測２１が予測している命令２５がメ
モリ（図示せず）から取り出される。
、メモリ参照履歴更新手段２により分岐予測テーブル１
１が参照される。この参照で分岐予測テーブル１１に登
録されている分岐予測２１が予測している命令２５がメ
モリ（図示せず）から取り出される。
このとき、命令２５がアクセスされたということを示す
ように、命令２５のメモリアドレスに対応するメモリ参
照履歴テーブル１２の内容が更新される（命令２５およ
び２６のメモリアドレスに対応するメモリ参照履歴テー
ブル１２の内容は、分岐命令２４が実行されるにあたり
アクセスされていないことを示すように設定される。命
令３５および３６と分岐命令３４との関係においても同
様）。
ように、命令２５のメモリアドレスに対応するメモリ参
照履歴テーブル１２の内容が更新される（命令２５およ
び２６のメモリアドレスに対応するメモリ参照履歴テー
ブル１２の内容は、分岐命令２４が実行されるにあたり
アクセスされていないことを示すように設定される。命
令３５および３６と分岐命令３４との関係においても同
様）。
続いて、分岐命令２４が実際に実行されて命令実行シー
ケンス２３により命令２５に分岐すると、命令２５のメ
モリアドレスに対応するメモリ参照履歴テーブルエ２の
内容はすでにアクセスされたことを示しているので更新
されず、また命令２６のメモリアドレスに対応するメモ
リ参照履歴テーブル１２の内容も命令２６がアクセスさ
れていないので更新されない。
ケンス２３により命令２５に分岐すると、命令２５のメ
モリアドレスに対応するメモリ参照履歴テーブルエ２の
内容はすでにアクセスされたことを示しているので更新
されず、また命令２６のメモリアドレスに対応するメモ
リ参照履歴テーブル１２の内容も命令２６がアクセスさ
れていないので更新されない。
命令２５の実行の後に、命令２５および２６のメモリア
ドレスに対応するメモリ参照履歴テーブル１２の内容が
、分岐予測結果判定手段３により参照されチェックされ
る。
ドレスに対応するメモリ参照履歴テーブル１２の内容が
、分岐予測結果判定手段３により参照されチェックされ
る。
このチェックで命令２５のメモリアドレスに対応するメ
モリ参照履歴テーブル１２の内容しかアクセスされたと
いうことを示していないので、命令先取り２２が正しく
行われたと判定され分岐予測２１が正常であったことが
確認される。
モリ参照履歴テーブル１２の内容しかアクセスされたと
いうことを示していないので、命令先取り２２が正しく
行われたと判定され分岐予測２１が正常であったことが
確認される。
次に、分岐予測３１と分岐命令３４の実行による命令実
行シーケンス３３とが一致しない場合を第２図Ｔｂ）を
参照して説明する。
行シーケンス３３とが一致しない場合を第２図Ｔｂ）を
参照して説明する。
分岐命令３４について行われる命令先取り３２において
、メモリ参照履歴更新手段２により分岐予測テーブル１
１が参照される。この参照で分岐予測テーブル１１に登
録されている分岐予測３１が予測している命令３５がメ
モリから取り出される。
、メモリ参照履歴更新手段２により分岐予測テーブル１
１が参照される。この参照で分岐予測テーブル１１に登
録されている分岐予測３１が予測している命令３５がメ
モリから取り出される。
このとき、命令３５がアクセスされたということを示す
ように、命令３５のメモリアドレスに対応するメモリ参
照履歴テーブル１２の内容が更新される。
ように、命令３５のメモリアドレスに対応するメモリ参
照履歴テーブル１２の内容が更新される。
続いて、分岐命令３４が実際に実行されて命令実行シー
ケンス３３により命令３６に分岐すると、命令先取り３
２が行われた命令３５はキャンセルされ命令３６がメモ
リより取り出され、この命令３６のメモリアドレスに対
応するメモリ参照履歴テーブル１２の内容が命令３６が
アクセスされたということを示すように更新される。
ケンス３３により命令３６に分岐すると、命令先取り３
２が行われた命令３５はキャンセルされ命令３６がメモ
リより取り出され、この命令３６のメモリアドレスに対
応するメモリ参照履歴テーブル１２の内容が命令３６が
アクセスされたということを示すように更新される。
命令３６の実行の後に、命令３５および３６のメモリア
ドレスに対応するメモリ参照履歴テーブル１２の内容が
、分岐予測結果判定手段３により参照されチェックされ
る。
ドレスに対応するメモリ参照履歴テーブル１２の内容が
、分岐予測結果判定手段３により参照されチェックされ
る。
このチェックで命令３５および３６の両方がアクセスさ
れたということが検知されるので、命令先取り３２が正
しく行われなかったと判定され分岐予測３１が正常では
なかったことが確認される。
れたということが検知されるので、命令先取り３２が正
しく行われなかったと判定され分岐予測３１が正常では
なかったことが確認される。
以上説明したように本発明は、分岐予測の正常性を分岐
予測登録手段とメモリ参照履歴更新手段と分岐予測結果
判定手段とによって判定することにより、分岐予測試験
を高速かつ高精度に行うことが可能になるという効果が
ある。
予測登録手段とメモリ参照履歴更新手段と分岐予測結果
判定手段とによって判定することにより、分岐予測試験
を高速かつ高精度に行うことが可能になるという効果が
ある。
第１図は本発明の一実施例の構成を示すブロック図、
第２図ｉ８）は本実施例の分岐予測試験方式の処理にお
いて分岐予測と命令実行シーケンスとが一敗する場合の
動作を示す図、 第２図中）は本実施例の分岐予測試験方式の処理におい
て分岐予測と命令実行シーケンスとが一致しない場合の
動作を示す図である。 図において、 １・・・分岐予測登録手段、 ２・・・メモリ参照履歴更新手段、 ３・・・分岐予測結果判定手段、 １１・・・分岐予測テーブル、 １２・・・メモリ参照履歴テーブル、 ２１、３１・・・分岐予測、 ２２、３２・・・命令先取り、 ２３、３３・・・命令実行シーケンス、２４、３４・・
・分岐命令、 ２５、２６．３５．３６・・・命令である。
いて分岐予測と命令実行シーケンスとが一敗する場合の
動作を示す図、 第２図中）は本実施例の分岐予測試験方式の処理におい
て分岐予測と命令実行シーケンスとが一致しない場合の
動作を示す図である。 図において、 １・・・分岐予測登録手段、 ２・・・メモリ参照履歴更新手段、 ３・・・分岐予測結果判定手段、 １１・・・分岐予測テーブル、 １２・・・メモリ参照履歴テーブル、 ２１、３１・・・分岐予測、 ２２、３２・・・命令先取り、 ２３、３３・・・命令実行シーケンス、２４、３４・・
・分岐命令、 ２５、２６．３５．３６・・・命令である。
Claims (1)
- 【特許請求の範囲】 情報処理システムにおける命令先取り装置の分岐予測試
験方式において、 分岐予測をあらかじめ分岐予測テーブルに登録する分岐
予測登録手段と、 この分岐予測登録手段により登録された分岐予測に基づ
く命令先取りにより命令がアクセスされたときおよび分
岐命令の実際の実行により命令がアクセスされたときに
メモリ参照履歴テーブルの内容をその命令がアクセスさ
れたことを示すように更新するメモリ参照履歴更新手段
と、 このメモリ参照履歴更新手段により更新された前記メモ
リ参照履歴テーブルを参照し分岐予測の正常性を判定す
る分岐予測結果判定手段と、を有することを特徴とする
分岐予測試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP191587A JPS63170739A (ja) | 1987-01-09 | 1987-01-09 | 分岐予測試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP191587A JPS63170739A (ja) | 1987-01-09 | 1987-01-09 | 分岐予測試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63170739A true JPS63170739A (ja) | 1988-07-14 |
Family
ID=11514879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP191587A Pending JPS63170739A (ja) | 1987-01-09 | 1987-01-09 | 分岐予測試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63170739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006329835A (ja) * | 2005-05-26 | 2006-12-07 | Japan Science & Technology Agency | 超伝導量子干渉素子用電子回路 |
| JP2008225978A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
-
1987
- 1987-01-09 JP JP191587A patent/JPS63170739A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006329835A (ja) * | 2005-05-26 | 2006-12-07 | Japan Science & Technology Agency | 超伝導量子干渉素子用電子回路 |
| JP2008225978A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63170739A (ja) | 分岐予測試験方式 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPS61204703A (ja) | エンジン制御コンピユ−タシステムの開発装置 | |
| JP3213792B2 (ja) | 論理シミュレ−ション検証方式 | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JPH06202907A (ja) | デバッグ支援装置 | |
| JPH03186937A (ja) | Ｃｐｕバスデータ診断装置 | |
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPH05100898A (ja) | プログラムデバツグ方式 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPS629937B2 (ja) | ||
| JPH038028A (ja) | Ｒａｓチェック機能検査方式 | |
| JPH03186956A (ja) | Ｃｐｕバスデータ診断装置 | |
| JPH04215106A (ja) | プログラマブルコントローラ | |
| JPS63226745A (ja) | プロセツサシステム | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH09152980A (ja) | プロシージャ・ステップ処理方法 | |
| JPH03245238A (ja) | データ処理装置の障害処理機能検証方式 | |
| JPH02226441A (ja) | ソフトウェアテスト装置 | |
| JPS6160146A (ja) | マイクロプログラムチエツク方式 | |
| JPH02188840A (ja) | データ処理装置 | |
| JPH05113936A (ja) | メモリエラー検出方法 | |
| JPH03125246A (ja) | メモリテスト装置 | |
| JPH03255913A (ja) | 計測装置 | |
| JPH0667881A (ja) | 分岐予測アドレス処理方式 |