JP2008225978A - 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム - Google Patents
情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム Download PDFInfo
- Publication number
- JP2008225978A JP2008225978A JP2007064793A JP2007064793A JP2008225978A JP 2008225978 A JP2008225978 A JP 2008225978A JP 2007064793 A JP2007064793 A JP 2007064793A JP 2007064793 A JP2007064793 A JP 2007064793A JP 2008225978 A JP2008225978 A JP 2008225978A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- instruction sequence
- random
- prediction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Advance Control (AREA)
Abstract
【解決手段】分岐予測回路試験装置1のランダム命令生成部11がランダム命令列を生成し、試験実行制御部12が該命令列を被試験対象装置2に実行させる。該命令列の実行後、試験実行制御部12がランダム命令生成部11に指示して該命令列をシフトし、試験実行制御部12が、被試験対象装置2に該シフトされた新たな命令列を実行させる。検証部13が、命令列が実行される毎にログ情報を記憶し、該ログ情報と期待値記憶部132に記憶された期待値とを比較して、分岐予測回路21の動作を検証する。
【選択図】図1
Description
なお、分岐予測機能を検証する具体的技術として、下記の特許文献1に、ランダム命令列を生成し、該命令列内の分岐命令の分岐先をランダムに設定し、分岐命令で比較する条件を初期設定する命令と繰り返しループから抜け出すために比較値を変化させる命令とを上記命令列内に設定し、無条件分岐命令の時ループを抜け出す命令を設定することで、分岐予測機能について試験を行う情報処理装置試験方式に関して記載されている。
(1)分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験装置を設ける。上記情報処理装置における分岐予測回路の試験装置は、分岐命令を含むランダムな命令列を生成する手段と、上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定の命令数分シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる試験実行制御手段と、上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する検証手段とを備える。
(2)上記試験実行制御手段は、更に、上記新たな命令列が実行された後に、該新たな命令列を上記シフト前の状態に戻し、シフト前の状態に戻した該命令列を被試験対象装置に実行させる。
(3)上記試験実行制御手段は、上記命令列に含まれる分岐命令の分岐条件を規定するデータを、上記ランダムな命令列を実行する毎に変更する。
(4)上記検証手段は、前記命令列の実行中にトラップが発生したことを契機として、該トラップ発生時のログ情報を記憶するログ情報記憶手段と、
前記命令列の実行後に、前記ログ情報記憶手段に記憶されたログ情報と予め用意された期待値もしくは先の試験時に取得したログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証する比較手段とを備える。
(5)分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験方法を実行する。上記情報処理装置における分岐予測回路の試験方法は、分岐命令を含むランダムな命令列を生成し、上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定の命令数分シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させ、上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する。
(6)分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験プログラムを設ける。上記情報処理装置における分岐予測回路の試験プログラムは、コンピュータに、分岐命令を含むランダムな命令列を生成する処理と、上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定の命令数分シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる処理と、上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する処理とを実行させる。
(1)本発明は、分岐命令を含むランダムな命令列を生成して被試験対象装置に実行させ、該ランダムな命令列の実行後、該ランダムな命令列を所定の命令数分シフトして上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成し、該新たな命令列を被試験対象装置に再度実行させ、該実行結果に基づいて、被試験対象装置の分岐予測回路の動作を検証する。従って、本発明によれば、ランダムな命令列をシフトすることによって、該ランダムな命令列に含まれる分岐命令のアドレス位置が更新され、結果的に分岐命令の元のアドレス位置に他の命令を上書きしたことと同じ状態を作ることができる。その結果、分岐ポイントを特定して分岐命令を他の命令で置き換える処理を行う必要がなくなり、容易に、かつ効率的に被試験対象装置の分岐予測回路の検証をすることが可能となる。
(2)本発明は、上記シフトされた命令列が実行された後に、該新たな命令列をシフト前の状態に戻し、シフト前の状態に戻した該命令列を被試験対象装置に実行させる。従って、本発明によれば、例えば、シフト前の状態に戻した命令列が実行された時のログ情報と、該シフト前の元の命令列が実行された時のログ情報とが一致するかを検証することによって、精度良く被試験対象装置の分岐予測回路の動作を検証することができる。
(3)本発明は、上記命令列に含まれる分岐命令の分岐条件を規定するデータを上記ランダムな命令列を実行する毎に変更した上で、被試験対象装置の分岐予測回路の動作を検証する。従って、本発明によれば、分岐条件を規定するデータを変更しつつ、同じ命令列を繰り返し実行することを通じて、被試験対象装置の分岐予測回路の動作を検証することができる。その結果、効率良く被試験対象装置の分岐予測回路の動作を検証することが可能となる。
(4)本発明は、命令列の実行中にトラップが発生したことを契機として、該トラップ発生時のログ情報を記憶し、上記命令列の実行後に、上記記憶されたログ情報と予め用意された期待値もしくは先の試験時に取得したログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証する。従って、本発明によれば、被試験対象装置の分岐予測回路の動作が正常であるか否かを自動的に検証することが可能となる。
分岐予測回路試験装置1は、被試験対象装置2が備える分岐予測回路21の動作を検証する処理装置である。分岐予測回路試験装置1は、ランダム命令生成部11、試験実行制御部12、検証部13を備える。
ランダム命令生成部11は、分岐命令を含むランダムな命令列(ランダム命令列)を生成する。試験実行制御部12は、生成されたランダム命令列を被試験対象装置2が備える命令実行部22に与えて実行させる。また、試験実行制御部12は、該ランダム命令列が実行された後、上記ランダム命令生成部11に指示して、上記ランダム命令列を所定の命令数分シフトさせて、上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度命令実行部22に実行させる。
また、本発明の一実施形態によれば、試験実行制御部12は、上記命令列に含まれる分岐命令の分岐条件を規定するデータを、上記被試験対象装置2が備える命令実行部22が上記ランダム命令列を実行する毎に変更する。
検証部13は、チェックサム生成部131、期待値記憶部132、比較部133を備える。チェックサム生成部131は、上記ランダム命令列の実行中にトラップが発生したことを契機として、該トラップ発生時の各レジスタ、メモリの内容に基づいてチェックサムを生成し、生成されたチェックサムの値をログ情報として記憶する。チェックサムは、例えば、各レジスタ、メモリの内容を加算して圧縮した形式のデータである。チェックサム生成部131は、ハードトラップ又はソフトトラップが発生したことを契機として、又は、トラップの発生に関係なくランダム命令列の実行終了時に、上記各レジスタ、メモリの内容をログ情報として記憶するようにしてもよい。期待値記憶部132には、上記ログ情報との比較対象となる期待値が予め記憶される。比較部133は、上記ランダム命令列が実行された後に、上記チェックサム生成部131によって生成されたログ情報と上記期待値記憶部132に予め記憶された期待値もしくは先の試験時に生成されたログ情報とを比較し、該比較結果に基づいて該命令列の実行結果の検証(分岐予測回路21の動作の検証)を行う。
分岐予測回路21は、分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を分岐予測管理テーブル211に記憶する。また、分岐予測回路21は、分岐命令の実行時に分岐予測管理テーブル211を参照して、該分岐予測管理テーブル211に該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該該分岐予測管理テーブル211に登録された分岐先アドレスの命令を実行対象として命令実行部22に実行させる(分岐予測処理を行う)。命令実行部22は、命令格納域100に格納された命令をフェッチし、データ格納域101に格納されたデータをロードして、該命令を実行する。
図2に示すように、例えば、分岐命令BRNZは、対象レジスタの値が0でなかったら分岐するという分岐条件を有し、分岐命令BRZは、対象レジスタの値が0であれば分岐するという分岐条件を有し、分岐命令BRGZは、対象レジスタの値が0より大きければ分岐するという分岐条件を有し、分岐命令BRLZは、対象レジスタの値が0より小さければ分岐するという分岐条件を有する。
図3に示すように、分岐命令Xが命令格納域100のA番地に格納され、該分岐命令Xの分岐先アドレスであるB番地に命令Zが格納されている。分岐予測回路21による分岐予測処理は、以下の[1]〜[4]までの処理ステップに従って行われる。
[1]:命令実行部22が、命令格納域100に格納されている命令列を実行する。
[2]:分岐予測回路21が、分岐命令XのアドレスであるA番地と該分岐命令Xにより分岐する分岐先アドレスであるB番地とを分岐予測管理テーブル211に登録する。図3中に示す分岐予測管理テーブル211において、分岐アドレスというデータ項目は分岐命令のアドレスを示し、分岐先アドレスというデータ項目は分岐命令により分岐する分岐先アドレスを示す。
[3]:命令実行部22が、再度命令列を実行する。
[4]:分岐予測回路21が、分岐予測管理テーブル211を参照して、A番地を分岐命令Xと判断し、予め分岐先アドレスであるB番地に格納された命令Zを実行する。
また、本発明の一実施形態によれば、命令列実行部21が、同じ命令列を繰り返し実行し、比較部133が、ある命令列の実行後に生成されたログ情報と該命令列の過去の実行時に生成されたログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証するようにしてもよい。
図14は本発明の実施例に係る期待値記憶部のデータ構成例を示す図である。この例では、期待値記憶部132は、データ、シフト、期待値といったデータ項目を有する。データには、実行対象となる命令列に含まれる分岐命令の分岐条件を規定するデータの更新回数が設定される。シフトには、命令列のシフト回数が設定される。期待値には、上記データの更新回数と命令列のシフト回数とに対応付けられた期待値が設定される。
そして、命令列実行部31が、ランダム命令列を実行する(ステップS33)。該ランダム命令列の実行中にトラップが発生すると、チェックサム生成部131がチェックサムを生成する(ステップS35)。
次に、比較部133が、上記ステップS41において生成されたチェックサムと図14に示す期待値記憶部132に予め記憶されている期待値とを比較する(ステップS42)。試験実行制御部12が、ランダム命令列を上方向にN回シフトして実行したかを判断する(ステップS43)。試験実行制御部12が、ランダム命令列を上方向にN回シフトして実行していないと判断した場合、試験実行制御部12は、ランダム命令生成部11に指示して、ランダム命令列のnop命令を一つ削除させることによって該ランダム命令列を1命令分上方向にシフトし(ステップS44)、ステップS39に戻る。
試験実行制御部12が、ランダム命令列に含まれる分岐命令の分岐条件を規定するデータをM回更新していないと判断した場合は、試験実行制御部12は、Xのポインタを更新して(Xのポインタの指定によって他のデータを分岐命令の分岐条件を規定するアドレスに設定して)、ステップS33に戻る。
(付記1)分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験装置であって、
分岐命令を含むランダム命令列を生成する手段と、
上記ランダム命令列を被試験対象装置に与えて実行させ、該ランダム命令列の実行後、上記ランダム命令列を所定の命令数分シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる試験実行制御手段と、
上記被試験対象装置による上記ランダム命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する検証手段とを備えた
ことを特徴とする情報処理装置の分岐予測回路の試験装置。
ことを特徴とする付記1に記載の情報処理装置の分岐予測回路の試験装置。
ことを特徴とする付記1又は付記2に記載の情報処理装置の分岐予測回路の試験装置。
前記命令列の実行中にトラップが発生したことを契機として、該トラップ発生時のログ情報を生成するログ情報生成手段と、
前記命令列の実行後に、前記生成されたログ情報と予め記憶手段に記憶された期待値もしくは先の試験時に生成されたログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証する比較手段とを備えた
ことを特徴とする付記1,2,又は付記3に記載の情報処理装置の分岐予測回路の試験装置。
分岐命令を含むランダム命令列を生成し、
上記ランダム命令列を被試験対象装置に与えて実行させ、該ランダム命令列の実行後、上記ランダム命令列を所定数シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させ、
上記被試験対象装置による上記ランダム命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する
ことを特徴とする情報処理装置の分岐予測回路の試験方法。
ことを特徴とする付記5に記載の情報処理装置の分岐予測回路の試験方法。
ことを特徴とする付記5又は付記6に記載の情報処理装置の分岐予測回路の試験方法。
コンピュータに、
分岐命令を含むランダム命令列を生成する処理と、
上記ランダム命令列を被試験対象装置に与えて実行させ、該ランダム命令列の実行後、上記ランダム命令列を所定数シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる処理と、
上記被試験対象装置による上記ランダム命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する処理とを実行させる
ことを特徴とする情報処理装置の分岐予測回路の試験プログラム。
ことを特徴とする付記8に記載の情報処理装置の分岐予測回路の試験プログラム。
ことを特徴とする付記8又は付記9に記載の情報処理装置の分岐予測回路の試験プログラム。
また、本発明は、命令列の実行中にトラップが発生したことを契機として、該トラップ発生時のログ情報を記憶し、上記命令列の実行後に、上記記憶されたログ情報と予め用意された期待値もしくは先の試験時に取得したログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証する。従って、本発明によれば、被試験対象装置の分岐予測回路の動作が正常であるか否かを自動的に検証することが可能となる。
11 ランダム命令生成部
12 試験実行制御部
13 検証部
21 分岐予測回路
22 命令実行部
100 命令格納域
101 データ格納域
131 チェックサム生成部
132 期待値記憶部
133 比較部
200 トータルchecksum
201 期待値
211 分岐予測管理テーブル
Claims (6)
- 分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験装置であって、
分岐命令を含むランダムな命令列を生成する手段と、
上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定の命令数分シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる試験実行制御手段と、
上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する検証手段とを備えた
ことを特徴とする情報処理装置の分岐予測回路の試験装置。 - 上記試験実行制御手段は、更に、上記新たな命令列が実行された後に、該新たな命令列を上記シフト前の状態に戻し、シフト前の状態に戻した該命令列を被試験対象装置に実行させる
ことを特徴とする請求項1に記載の情報処理装置の分岐予測回路の試験装置。 - 上記試験実行制御手段は、上記命令列に含まれる分岐命令の分岐条件を規定するデータを、上記ランダムな命令列を実行する毎に変更する
ことを特徴とする請求項1又は請求項2に記載の情報処理装置の分岐予測回路の試験装置。 - 上記検証手段は、
前記命令列の実行中にトラップが発生したことを契機として、該トラップ発生時のログ情報を生成するログ情報生成手段と、
前記命令列の実行後に、前記生成されたログ情報と予め記憶手段に記憶された期待値もしくは先の試験時に生成されたログ情報とを比較し、該比較結果に基づいて該命令列の実行結果を検証する比較手段とを備えた
ことを特徴とする請求項1,2,又は請求項3に記載の情報処理装置の分岐予測回路の試験装置。 - 分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験方法であって、
分岐命令を含むランダムな命令列を生成し、
上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定数シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させ、
上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する
ことを特徴とする情報処理装置の分岐予測回路の試験方法。 - 分岐命令のアドレスと該分岐命令により分岐する分岐先アドレスとの対応情報を記憶手段に記憶し、分岐命令を実行する際、上記記憶手段を参照し、該記憶手段に当該分岐命令のアドレスが登録されているとき、該分岐命令を実行することなく、該記憶手段に登録された分岐先アドレスの命令を実行対象とする分岐予測回路を有する情報処理装置における分岐予測回路の試験プログラムであって、
コンピュータに、
分岐命令を含むランダムな命令列を生成する処理と、
上記ランダムな命令列を被試験対象装置に与えて実行させ、該ランダムな命令列の実行後、上記ランダムな命令列を所定数シフトさせて上記実行された命令列に含まれる分岐命令のアドレス位置が更新された新たな命令列を生成させ、該新たな命令列を再度実行させる処理と、
上記被試験対象装置による上記ランダムな命令列の実行結果に基づき上記被試験対象装置の分岐予測回路の動作を検証する処理とを実行させる
ことを特徴とする情報処理装置の分岐予測回路の試験プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064793A JP4854551B2 (ja) | 2007-03-14 | 2007-03-14 | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064793A JP4854551B2 (ja) | 2007-03-14 | 2007-03-14 | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225978A true JP2008225978A (ja) | 2008-09-25 |
JP4854551B2 JP4854551B2 (ja) | 2012-01-18 |
Family
ID=39844502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007064793A Active JP4854551B2 (ja) | 2007-03-14 | 2007-03-14 | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4854551B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63170739A (ja) * | 1987-01-09 | 1988-07-14 | Nec Corp | 分岐予測試験方式 |
JPH01296343A (ja) * | 1988-05-25 | 1989-11-29 | Nec Corp | データ処理装置 |
JPH02115942A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 情報処理装置試験方式 |
JPH11232131A (ja) * | 1998-02-13 | 1999-08-27 | Hitachi Ltd | データ処理装置のテスト方法 |
JP2001014382A (ja) * | 1999-05-04 | 2001-01-19 | Internatl Business Mach Corp <Ibm> | 分岐履歴テーブルの改良された論理検証のためのシミュレーション環境を生成する方法 |
-
2007
- 2007-03-14 JP JP2007064793A patent/JP4854551B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63170739A (ja) * | 1987-01-09 | 1988-07-14 | Nec Corp | 分岐予測試験方式 |
JPH01296343A (ja) * | 1988-05-25 | 1989-11-29 | Nec Corp | データ処理装置 |
JPH02115942A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 情報処理装置試験方式 |
JPH11232131A (ja) * | 1998-02-13 | 1999-08-27 | Hitachi Ltd | データ処理装置のテスト方法 |
JP2001014382A (ja) * | 1999-05-04 | 2001-01-19 | Internatl Business Mach Corp <Ibm> | 分岐履歴テーブルの改良された論理検証のためのシミュレーション環境を生成する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4854551B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9910743B2 (en) | Method, system and device for validating repair files and repairing corrupt software | |
CN106371940B (zh) | 一种程序崩溃解决方法及装置 | |
US8589892B2 (en) | Verification of speculative execution | |
CN103646082B (zh) | 一种文件校验的方法及装置 | |
US7539851B2 (en) | Using register readiness to facilitate value prediction | |
US8719788B2 (en) | Techniques for dynamically determining test platforms | |
JP2001222442A (ja) | パイプライン試験方法、パイプライン試験命令生成方法及びその記憶媒体 | |
CN110515647A (zh) | 一种静态资源管理方法、装置、设备和存储介质 | |
US20080320461A1 (en) | Method and Apparatus for Reliable In-Place Update | |
US20080109793A1 (en) | Verifying loaded module during debugging | |
US8438000B2 (en) | Dynamic generation of tests | |
US7673288B1 (en) | Bypassing execution of a software test using a file cache | |
JP6812826B2 (ja) | 格納方法、格納装置及び格納プログラム | |
JP4854551B2 (ja) | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム | |
KR100404284B1 (ko) | 브랜치 히스토리 테이블의 증진된 로직 검증을 위한시뮬레이션 환경을 생성하는 방법 | |
JP4759546B2 (ja) | 仕様欠陥検証システム、その方法及びプログラム | |
WO2020194455A1 (ja) | テストケース生成装置、テストケース生成方法、およびテストケース生成プログラム | |
US9117023B2 (en) | Dynamic generation of test segments | |
EP1130499A2 (en) | System and method for verifying safety of software | |
US6886125B2 (en) | Testing a processor using a random code generator | |
JP2012164098A (ja) | エントリ書換装置及びエントリ書換プログラム | |
CN115268983B (zh) | 一种针对嵌入式物联网设备漏洞的热修复方法及装置 | |
US6564178B1 (en) | Method and apparatus for evaluating processors for architectural compliance | |
US6986110B1 (en) | Automated method and system for backtracing of instruction parameters from specified instruction in test cases | |
JP3221421B2 (ja) | 情報処理装置の試験方法およびそのプログラムを記憶した記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4854551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |