JPS60171546A - 入出力装置デバグ方式 - Google Patents

入出力装置デバグ方式

Info

Publication number
JPS60171546A
JPS60171546A JP59027247A JP2724784A JPS60171546A JP S60171546 A JPS60171546 A JP S60171546A JP 59027247 A JP59027247 A JP 59027247A JP 2724784 A JP2724784 A JP 2724784A JP S60171546 A JPS60171546 A JP S60171546A
Authority
JP
Japan
Prior art keywords
input
output
data
channel
channel program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59027247A
Other languages
English (en)
Inventor
Tadashi Shigeta
繁田 忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59027247A priority Critical patent/JPS60171546A/ja
Publication of JPS60171546A publication Critical patent/JPS60171546A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、入出力処理装置における入出力装置をデバグ
する方式に関する。
〔従来技術〕
従来、チャイル9周辺制御装置あるいは周辺装置(これ
らを総称して入出力装置という)が新規開発されると、
各々に対応する専用の機能試験プログラムを作成し、該
機能試験プログラムを実行することにより、前記入出力
装置の正常性を確認していた。
しかし、新規開発された入出力装置の初期の機能評価に
おいては1機能評価を円滑に進める目的の為に1次に掲
げるような要求が1機能試験プログラムに対して発生す
る。
i)非常に簡単なチャイルプログラムを用いた入出力要
求を行っている事。
11)あるチャネルプログラムと該チャネルプログラム
に続きかつ該チャネルプログラムとの関係が任意なチャ
イルプログラムを用いた入出力要求を行っている事。
山)入出力コマンドと入出力データとの関係が任意なチ
ャネルプログラムを用いた入出力要求を行っている事。
iv)チャネルと周辺制御装置と周辺装置の構成が任意
であっても入出力要求が可能な事。
このため、該機能試験プログラムを追加変更するか、複
数種類の機能試験プログラムを用意せねばならなかった
。しかも、上記機能試験プログラムに対する要求は9機
能評価時にのみ有効であり1機能評価完了後には不必要
なものばかりであり5機能試験プログラムの作成工数を
増大させるばかりか入出力装置の開発期間延長の要因に
も成り得るという欠点を有していた。
〔発明の目的〕
本発明の目的は、任意の入出力データを用いた任意の入
出力コマンドを任意の構成の入出力装置に対して入出力
要求可能とし、自在な入出力装置のデバグ方式を提供す
ることにある。
〔発明の構成〕
本発明による入出力装置デバグ方式は、コンソールに対
して入出力可能な入出力処理プロセッサ及び記憶装置か
らなる入出力処理装置と。
チャネル、周辺制御装置及び周辺装置からなる入出力装
置とを有する装置において、前記コンソールから得られ
る。前記入出力装置の任意の構成情報、任意の入出力コ
マンド及び任意の入出力データを元に任意のチャイルプ
ログラムを作成する手段と、該チャイルプログラムを用
いて任意の入出力装置に対して入出力要求を行う手段と
、該入出力の結果を前記コンソールに表示を行う手段と
から構成され、任意の入出力装置に対して、任意の入出
力データを用いた任意の入出力コマンドで入出力要求可
能となり、入出力装置の効果的なデバグを行う事が出来
ることを特徴としている。
〔発明の実施例〕
以下2本発明の実施例について図面を参照して詳細に説
明力る。
第1図を参照すると2本発明によるデバグ方式が適用さ
れる装置は、システム構成制御装置1、チャイルプログ
ラムの作成及び入出力要求を行う入出力処理プロセッサ
2.チャイルプロダラム及び入出力データのバッファエ
リアを保持する記憶装置3.入出力処理プロセッサ2と
記憶装置3とからなる入出力処理装置から入出力可能な
コンソール4.及び被試験対象となる入出力装置5から
なり、入出力装置5はチャネル10,11.周辺制御装
置加、21及び周辺装置30 。
31から成っている。
第2図を参照すると、チャネルプログラムの一実施例が
示されているが、チャネルプログラムは入出力コマンド
リストとデータ制御ワード(以下DCWと略称す)リス
トから成り2人出方コマンドリストは命令データ制御ワ
ード(以下。
IDCWと略称す)とDCWリストを示すリストポイン
タワード(以下LPWと略称す)がら成り。
DCWリストは入出力データのバッファエリアを示すD
CWリストから成っている。次に、第1図及び第2図を
参照して2本発明の動作について説明する。
先、ず、コンソール4がら1個以上のIDCWを得て記
憶装置3内の入出力コマンドリスト上に設定し8次に入
出力データを得て記憶装置3内にバッファエリアを設定
し8次にデータ長を得て記憶装置3内にDCWIJスト
を作成する。併せてDCWリストを示すLPWも記憶装
置3内に作成する。
次に、コンソール4から被試験対象となるチャネルが接
続されているシステム構成制御装置1内のアドレス、被
試験対象となる周辺制御装置が接続されているチャネル
内のアドレス、被試験対象となる周辺装置が接続されて
いる周辺制御装置内のアドレスを得て記憶装置3内に設
定する。
ここで、被試験対象装置である周辺装置3oに対して、
記憶装置3内に設定したチャネルプログラムを用いて、
チャネル10及び周辺制御装置加を経由して入出力要求
が行われる。該チャイルフログラムの入出力終了時には
、コンソール4に対して該チャネルプログラムが正常に
終了したか否かを示す終了状態、実際にデータ転送を行
ったデータ長を示すデータ転送終了条件及びデータ転送
後のバッファエリアの内容の表示を行う。
以上により1回の入出力要求は完了し、以後は必要回数
繰返す事により評価を行う。又、被試験装置31に対し
ても同様である。
以上説明した様に、任意の構成下のチャネル。
周辺制御装置あるいは周辺装置に対して、任意のチャネ
ルプログラム及びデータを用いた入出力要求が本発明に
より可能となり、新規開発されたチャネル、周辺制御装
置あるいは周辺装置の機能試験を行う際に非常に有効な
デバグが可能となる。すなわち、新規に開発されたチャ
ネル、周辺制御装置あるいは周辺装置に対して評価を行
う場合、初期評価の段階においては前記チャイル9周辺
制御装置あるいは周辺装置が不安定であるがため、非常
に簡単なチャネルプログラムを用いた入出力要求により
基本的な機能評価を行う、あるいはあるチャネルプログ
ラムと該チャネルプログラムに続きかつ該チャイルプロ
グラムとの関係が任意なチャネルグログラムを用いた入
出力要求により該関係に従い動作の異なる機能の評価を
行う、あるいは入出力コマンドと入出力データとの関係
が任意なチャネルプログラムを用いた入出力要求により
該関係に従い動作の異なる機能の評価を行う、あるいは
新規開発されたチャイ、ル9周辺制御装置あるいは周辺
装置が複数の異なった構成下で評価される事があシ任意
の構成において入出力要求を行い評価を行う2等の自在
な評価が可能となシ。
開発期間の短縮につながる。更に本発明によれば、いか
なる種類のチャネル、周辺制御装置あるいは周辺装置で
あっても、チャネルプログラムの形式が同一であれば評
価可能となシ、各チャネル、各周辺制御装置あるいは各
周辺装置に対応した機能試験プログラムを用意する必要
もなく、又評価に応じて機能試験プログラムを変更する
必要もなくなり作成工数も不要となる。
以上2本発明の実施例について説明したが。
本発明による入出力装置デバグ方式には他の実施例が可
能であることは明らかである。たとえばチャネルプログ
ラムを用いるのではなくチャネルに対する直接的なコマ
ンドであるチャネルプログラムの転送コマンドあるいは
終了状態あるいは終了条件を読取るコマンドを発行させ
チャネルをデバグ可能である事は明らかである。
〔発明の効果〕
本発明は以上説明したように、任意の入出力装置に対し
て任意のチャネルプログラムを用いた入出力要求を可能
とする事により、自在な機能評価が出来る効果がある。
【図面の簡単な説明】
第1図は本発明によるデバグ方式が適用される装置の一
実施例の構成を示したブロック図。 第2図は第1図に示した記憶装置内に存在するチャネル
プログラムの一例を示した図である。 1・・・システム構成制御装置、2・・・入出力処理プ
ロセッサ、3・・・記憶装置、4・・・コンソール。 5・・・入出力装置、10.11・・・チャネル、20
.21・・・周辺制御装置、30.31・・・周辺装置
。 第2図

Claims (1)

  1. 【特許請求の範囲】 1 コンノールに対して入出力可能な入出力処理ブロセ
    ノザ及び記憶装置からなる入出力処理装置と、チャネル
    、周辺制御装置及び周辺装置からなる入出力装置とを有
    する装置において、前記コンノールから前記入出力装置
    の構成情報。 入出力コマンド及び入出力データを得て、これら情報を
    元にチャネルプログラムを作成する手段と、該チャネル
    プログラムを用いた入出力要求を行う手段と、該入出力
    の結果を前記コンノールに表示を行う手段とからなる入
    出力装置デバグ方式。
JP59027247A 1984-02-17 1984-02-17 入出力装置デバグ方式 Pending JPS60171546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59027247A JPS60171546A (ja) 1984-02-17 1984-02-17 入出力装置デバグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59027247A JPS60171546A (ja) 1984-02-17 1984-02-17 入出力装置デバグ方式

Publications (1)

Publication Number Publication Date
JPS60171546A true JPS60171546A (ja) 1985-09-05

Family

ID=12215741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59027247A Pending JPS60171546A (ja) 1984-02-17 1984-02-17 入出力装置デバグ方式

Country Status (1)

Country Link
JP (1) JPS60171546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488618U (ja) * 1990-12-11 1992-07-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488618U (ja) * 1990-12-11 1992-07-31

Similar Documents

Publication Publication Date Title
JPS60171546A (ja) 入出力装置デバグ方式
JP2001195275A (ja) 半導体試験装置のプログラム実行方式
JPH1083318A (ja) 電子回路解析装置
JP2003177937A (ja) エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法
JPH0283749A (ja) マイクロプロセッサの内部割込み制御方式
JPS6020771B2 (ja) マイクロ診断方式
JPS59202547A (ja) デバツグ装置
JPS6257034A (ja) 仮想装置を使用するソフトウエア試験方式
JPS6393048A (ja) 入出力装置の試験方式
CN115729831A (zh) 车辆的诊断配置方法、装置、车辆及存储介质
JPS62115548A (ja) 計測値模擬情報発生方式
CN113608788A (zh) 多核处理器调试方法、处理器、电子设备和存储介质
JP3182621B2 (ja) テスト用プログラムモニタ装置
JPH03130839A (ja) オンラインシミュレーション方式
JPS61199131A (ja) マイクロコンピユ−タの試験方法
JPH0743431A (ja) 試料icのデバイスピンの信号名表示方法
JPS59151247A (ja) 情報処理装置の試験装置
JPH0328936A (ja) 情報処理装置の試験診断方式
JPH0587850B2 (ja)
JPH0233178B2 (ja)
JPS59202546A (ja) デバツグ装置
JPS59106054A (ja) 情報処理システム
JPS6225340A (ja) 検査装置
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPS6326416B2 (ja)