JPS61199131A - マイクロコンピユ−タの試験方法 - Google Patents
マイクロコンピユ−タの試験方法Info
- Publication number
- JPS61199131A JPS61199131A JP60039438A JP3943885A JPS61199131A JP S61199131 A JPS61199131 A JP S61199131A JP 60039438 A JP60039438 A JP 60039438A JP 3943885 A JP3943885 A JP 3943885A JP S61199131 A JPS61199131 A JP S61199131A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- microcomputer
- microcomputers
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
人、産業上の利用分野
本発明は、分散形マイクロコンピュータシステムにおい
て、マイクロコンピュータの試験方法に関する。
て、マイクロコンピュータの試験方法に関する。
Ｂ０発明の概要
本発明は分散形マイクロコンピュータシステムにおいて
、 システムバスに結合する試験装置によって該パスに結合
されるマイクロコンピュータのウチの任意選択したマイ
クロコンピュータとの間で試験データを授受してその合
否を判定することにより、バスに結合されるマイクロ；
ンピュータの一括試験を任意のシステム状態で行うこと
ができるようにしたものである。
、 システムバスに結合する試験装置によって該パスに結合
されるマイクロコンピュータのウチの任意選択したマイ
クロコンピュータとの間で試験データを授受してその合
否を判定することにより、バスに結合されるマイクロ；
ンピュータの一括試験を任意のシステム状態で行うこと
ができるようにしたものである。
Ｃ０従来の技術
分散形マイクロコンピュータシステムは、第２図゛１示
すように、複数のマイクロコンピュータ１１〜１ｎをシ
ステムバス２で密結合し、該システムに要求される多く
の機能を機能単位にブロック化しテ各マイクロコンピュ
ータに担当させ、マイクロコンピュータ間の情報交換に
よって複合機能を持つシステム構築を行う。こうしたシ
ステムにおいテ、各マイクロコンピュータ１１〜１ｎ（
機能ユニット）の機能試験を行うのに、試験装置３を凰
次各マイクロコンピュータ１１〜１ｎに接続し、試験装
置３と被試験装置（マイクロコンピュータ）との間てい
る。
すように、複数のマイクロコンピュータ１１〜１ｎをシ
ステムバス２で密結合し、該システムに要求される多く
の機能を機能単位にブロック化しテ各マイクロコンピュ
ータに担当させ、マイクロコンピュータ間の情報交換に
よって複合機能を持つシステム構築を行う。こうしたシ
ステムにおいテ、各マイクロコンピュータ１１〜１ｎ（
機能ユニット）の機能試験を行うのに、試験装置３を凰
次各マイクロコンピュータ１１〜１ｎに接続し、試験装
置３と被試験装置（マイクロコンピュータ）との間てい
る。
Ｄ０発明が解決しょうとする問題点
従来の試験方法は基本的にはマイクロコンビエータ等の
コンピュータ機能を有して試験データの授受を可能にす
るが、被試験装置１ユニツトに対する試験機能しか持た
ないものである。このため、Ｎユニットを持つコンピュ
ータシステムの試験には各ユニット単位での試験をＮ回
繰返すことになり、試験のためのユニット切換作業が繁
雑になるし、１ユニット当りの試験に要する時間も比較
的長くなることから全ユニットの試験に長時間を必要と
する問題があった。また、ユニット切換えには当該ユニ
ットの動作を一旦停止させる必要があり、オンラインシ
ステムとして稼動中の試験９機能点検ができない問題が
あった。
コンピュータ機能を有して試験データの授受を可能にす
るが、被試験装置１ユニツトに対する試験機能しか持た
ないものである。このため、Ｎユニットを持つコンピュ
ータシステムの試験には各ユニット単位での試験をＮ回
繰返すことになり、試験のためのユニット切換作業が繁
雑になるし、１ユニット当りの試験に要する時間も比較
的長くなることから全ユニットの試験に長時間を必要と
する問題があった。また、ユニット切換えには当該ユニ
ットの動作を一旦停止させる必要があり、オンラインシ
ステムとして稼動中の試験９機能点検ができない問題が
あった。
Ｅ０問題点を解決するための手段と作用本発明は上記問
題点に鑑み、システムバスに試験装置を結合し、この試
験装置とバス結合される複数のマイクロコンピュータと
の間で該コンピュータのメモリオペレーション及びデバ
ッグに必要なデータのセーブ、ロードを任意選択したマ
イクロコンピュータとの間で行う試験方法とし、システ
ムバスに対する各マイクロコンピュータの７’ −タ入
出力機能及び任意コンピュータを選択できるバス機能を
利用した一括試験を行うものである。
題点に鑑み、システムバスに試験装置を結合し、この試
験装置とバス結合される複数のマイクロコンピュータと
の間で該コンピュータのメモリオペレーション及びデバ
ッグに必要なデータのセーブ、ロードを任意選択したマ
イクロコンピュータとの間で行う試験方法とし、システ
ムバスに対する各マイクロコンピュータの７’ −タ入
出力機能及び任意コンピュータを選択できるバス機能を
利用した一括試験を行うものである。
Ｆ、実施例
第１図は本発明の一実施例を示すブロック構成図である
。マイクロコンピュータ１１〜１ｎをシステムバス２で
結合した分散形マイクロコンピュータシステムにおいて
、システムバス２に試験装置４が結合される。試験装置
４はバス２に結合される全部のマイクロコンピュータ１
１〜１ｎを対象として試験さらにデバッグを行う。
。マイクロコンピュータ１１〜１ｎをシステムバス２で
結合した分散形マイクロコンピュータシステムにおいて
、システムバス２に試験装置４が結合される。試験装置
４はバス２に結合される全部のマイクロコンピュータ１
１〜１ｎを対象として試験さらにデバッグを行う。
試験装置４は、バス２と結合するためのインターフェー
ス４１と、このインターフェース４１を介してＲＡＭ４
．のデータをデータロード部４３からバス２側に送出し
、このデータをマイクロコンピュータ１１〜１ｎのうち
試験対象とするマイクロフンピユータに処理命令と共に
与える。この処理命令は当Ｍ試験コンピュータのメモリ
オペレーションによる試験又はデバッグである。そして
、試験装置４は当該試験マイクロコンピュータからの試
験結果としてのデータ出力をインターフェース４１を介
してデータセーブ部４４によるＲ Ａ Ｍ ４ｇへのセ
ーブ及び入出力表示装置４６への出力表示を行いロード
データに対するセーブデータの合否を判定する。こうし
た試験データの試験マイクロコンピュータへの出力と該
データに対する試験マイクロコンビュ−タからの出力セ
ーブに必要な命令は入出力表示装置４６のキーボードさ
らには図示しない外部メそりからのロードによって作成
される。
ス４１と、このインターフェース４１を介してＲＡＭ４
．のデータをデータロード部４３からバス２側に送出し
、このデータをマイクロコンピュータ１１〜１ｎのうち
試験対象とするマイクロフンピユータに処理命令と共に
与える。この処理命令は当Ｍ試験コンピュータのメモリ
オペレーションによる試験又はデバッグである。そして
、試験装置４は当該試験マイクロコンピュータからの試
験結果としてのデータ出力をインターフェース４１を介
してデータセーブ部４４によるＲ Ａ Ｍ ４ｇへのセ
ーブ及び入出力表示装置４６への出力表示を行いロード
データに対するセーブデータの合否を判定する。こうし
た試験データの試験マイクロコンピュータへの出力と該
データに対する試験マイクロコンビュ−タからの出力セ
ーブに必要な命令は入出力表示装置４６のキーボードさ
らには図示しない外部メそりからのロードによって作成
される。
また、試験マイクロコンピュータの選択はシステムが稼
動中であれば、処理余裕のあるマイクロコンピュータを
逐次選択するというランダムな選択によって行われるし
、システムが非稼動状態であれば各マイクロコンピュー
タの順次集中試験によって行われる。
動中であれば、処理余裕のあるマイクロコンピュータを
逐次選択するというランダムな選択によって行われるし
、システムが非稼動状態であれば各マイクロコンピュー
タの順次集中試験によって行われる。
また、試験装置４は各マイクロコンピュータ１１〜１ｎ
に対してデバッグによるプログラムの修正に加えて、デ
バッグ開始前のプログラムロード及び終了時のプログラ
ムセーブも可能とされる。
に対してデバッグによるプログラムの修正に加えて、デ
バッグ開始前のプログラムロード及び終了時のプログラ
ムセーブも可能とされる。
Ｇ０発明の効果
以上のとおり、本発明に工れば、試験装置なシステムバ
スに結合し、バス結合によって試験対象マイクロコンピ
ュータの任意選択と試験を行うようにするため、分散形
マイクロコンピュータの試験に１台の試験装置による一
括接続に工って行うことができるし、システムの稼動中
での試験９点検が可能となる効果がある。
スに結合し、バス結合によって試験対象マイクロコンピ
ュータの任意選択と試験を行うようにするため、分散形
マイクロコンピュータの試験に１台の試験装置による一
括接続に工って行うことができるし、システムの稼動中
での試験９点検が可能となる効果がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図は従来の試験装置ブロック構成図である。 １１＊１ｎ・・・マイクロコンピュータ、２・・・シス
テムバス、４・・・試験装置１．４１・・・バスインタ
ーフェース、４２．４１１・・・ＲＡＭ、４．・・・デ
ータロード部、４４・・・データセーブ部、４６・・・
入出力表示装置。
図は従来の試験装置ブロック構成図である。 １１＊１ｎ・・・マイクロコンピュータ、２・・・シス
テムバス、４・・・試験装置１．４１・・・バスインタ
ーフェース、４２．４１１・・・ＲＡＭ、４．・・・デ
ータロード部、４４・・・データセーブ部、４６・・・
入出力表示装置。
Claims (1)
- 複数のマイクロコンピュータをシステムバスで結合した
分散形マイクロコンピュータシステムにおいて、前記シ
ステムバスに結合した試験装置によつて前記マイクロコ
ンピュータのメモリオペレーション及びデバッグに必要
なデータのセーフ、ロードを試験対象として任意選択し
たマイクロコンピュータとの間で行うことで当該データ
の合否から試験することを特徴とするマイクロコンピュ
ータの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039438A JPS61199131A (ja) | 1985-02-28 | 1985-02-28 | マイクロコンピユ−タの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039438A JPS61199131A (ja) | 1985-02-28 | 1985-02-28 | マイクロコンピユ−タの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61199131A true JPS61199131A (ja) | 1986-09-03 |
Family
ID=12553007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039438A Pending JPS61199131A (ja) | 1985-02-28 | 1985-02-28 | マイクロコンピユ−タの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61199131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001519564A (ja) * | 1997-10-02 | 2001-10-23 | フィッシャー コントロールズ インターナショナル， インコーポレイテッド | 分散制御機能を有するプロセス制御ネットワークにおける遠隔診断 |
| JP2008176437A (ja) * | 2007-01-17 | 2008-07-31 | Fujitsu Ltd | システム状態診断システム、システム状態診断方法、およびシステム状態診断プログラム |
-
1985
- 1985-02-28 JP JP60039438A patent/JPS61199131A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001519564A (ja) * | 1997-10-02 | 2001-10-23 | フィッシャー コントロールズ インターナショナル， インコーポレイテッド | 分散制御機能を有するプロセス制御ネットワークにおける遠隔診断 |
| JP2008176437A (ja) * | 2007-01-17 | 2008-07-31 | Fujitsu Ltd | システム状態診断システム、システム状態診断方法、およびシステム状態診断プログラム |
| JP4720749B2 (ja) * | 2007-01-17 | 2011-07-13 | 富士通株式会社 | システム状態診断システム、システム状態診断方法、およびシステム状態診断プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115562930A (zh) | 用于测试多核芯片的方法及装置、电子设备、存储介质 | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| US4703482A (en) | Universal apparatus for detecting faults in microprocessor systems | |
| JPS61199131A (ja) | マイクロコンピユ−タの試験方法 | |
| US8990624B2 (en) | Emulator verification system, emulator verification method | |
| JPS6310456B2 (ja) | ||
| JPS63265181A (ja) | フアンクシヨンテスタ | |
| JPH0528229A (ja) | 画面データ検査装置及び画面データ検査方法 | |
| JPS60171546A (ja) | 入出力装置デバグ方式 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JPH04195345A (ja) | 論理パッケージの検査方式 | |
| JPS6370346A (ja) | テストプログラム制御方式 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPH02183840A (ja) | マイクロプログラム制御方式 | |
| JPS57143650A (en) | Diagnostic system for fault of microiprocessor device | |
| JPS61160153A (ja) | 被テストプログラムのテスト方式 | |
| JPH02148335A (ja) | データ処理システムの装置試験方式 | |
| JPS63111554A (ja) | 共有メモリ試験方式 | |
| JPH01216437A (ja) | 情報処理装置の試験方法 | |
| JPH05181698A (ja) | 統合監視装置の試験システム | |
| JPH01233529A (ja) | 端末試験制御方式 | |
| JPS6232548A (ja) | プログラム通過アドレストレ−ス装置 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| JPH0721531B2 (ja) | Ｌｓｉテスタ |