JPH0314033A - マイクロプロセッサ比較チェック機能の検査方式 - Google Patents
マイクロプロセッサ比較チェック機能の検査方式Info
- Publication number
- JPH0314033A JPH0314033A JP1149143A JP14914389A JPH0314033A JP H0314033 A JPH0314033 A JP H0314033A JP 1149143 A JP1149143 A JP 1149143A JP 14914389 A JP14914389 A JP 14914389A JP H0314033 A JPH0314033 A JP H0314033A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- microprocessor
- data
- microprocessors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title abstract description 10
- 238000012360 testing method Methods 0.000 claims description 29
- 230000006870 function Effects 0.000 description 13
- 230000010365 information processing Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
例えば、ワークステーションのような、汎用マイクロプ
ロセッサを用いた情報処理装置において信幀性向上のた
めに二重化したマイクロプロセッサの比較チェック機能
を検査するようにしたマイクロプロセッサ比較チェック
機能の検査方式に関し、 マイクロプロセッサの比較チェック機能を検査すること
を目的とし、 同一の動作を行ない、一方が通常運用に使用され、他方
が動作チェックに使用される２つのマイクロプロセッサ
と、２つのマイクロプロセッサにそれぞれ異なったデー
タを与える検査手段と、検査手段から与えられたデータ
に対する２つのマイクロプロセッサのそれぞれの出力を
比較する比較手段とを備えるように構成する。
ロセッサを用いた情報処理装置において信幀性向上のた
めに二重化したマイクロプロセッサの比較チェック機能
を検査するようにしたマイクロプロセッサ比較チェック
機能の検査方式に関し、 マイクロプロセッサの比較チェック機能を検査すること
を目的とし、 同一の動作を行ない、一方が通常運用に使用され、他方
が動作チェックに使用される２つのマイクロプロセッサ
と、２つのマイクロプロセッサにそれぞれ異なったデー
タを与える検査手段と、検査手段から与えられたデータ
に対する２つのマイクロプロセッサのそれぞれの出力を
比較する比較手段とを備えるように構成する。
本発明は、例えば、ワークステーションのような、汎用
マイクロプロセッサを用いた情報処理装置において信顛
性向上のために二重化したマイクロプロセッサの比較チ
ェック機能を検査するようにしたマイクロプロセッサ比
較チェック機能の検査方式に関するものである。
マイクロプロセッサを用いた情報処理装置において信顛
性向上のために二重化したマイクロプロセッサの比較チ
ェック機能を検査するようにしたマイクロプロセッサ比
較チェック機能の検査方式に関するものである。
第５図に情報処理装置の全体構成を示す。
図に示す情報処理装置５１０は、二重化されたＭＰＵ５
１１およびＭＰＵ５１３と、ＭＰＵ５１１の出力とＭＰ
Ｕ５１３の出力とを比較する比較チェック回路５１５と
、情報処理装置５１０の処理を行なうためのプログラム
を格納するメモリ５１７と、バスを制御するバスコント
ローラ５１９と、データの入出力を制御するＩ１０チャ
ネル５２１を備える。また、図示しないが、データの表
示を行なうＣＲＴ表示装置や、データの入力を行なうキ
ーボード、データを格納する記憶装置等がＩ１０チャネ
ル５２１に接続されている。
１１およびＭＰＵ５１３と、ＭＰＵ５１１の出力とＭＰ
Ｕ５１３の出力とを比較する比較チェック回路５１５と
、情報処理装置５１０の処理を行なうためのプログラム
を格納するメモリ５１７と、バスを制御するバスコント
ローラ５１９と、データの入出力を制御するＩ１０チャ
ネル５２１を備える。また、図示しないが、データの表
示を行なうＣＲＴ表示装置や、データの入力を行なうキ
ーボード、データを格納する記憶装置等がＩ１０チャネ
ル５２１に接続されている。
この情報処理装置５１０には、ＲＡＳ機構の一部として
ＭＰＵ５１１と同型のＭＰＵ５１３が設置されている。
ＭＰＵ５１１と同型のＭＰＵ５１３が設置されている。
ＭＰＵ５１１とＭＰＵ５１３とは入力された共通のデー
タに従ってメモリ５１７に格納されている同一のプログ
ラムをそれぞれ実行する。ＭＰＵ５１１の処理結果（ア
ドレス出力も含む）とＭＰＵ５１３の処理結果とはそれ
ぞれ比較チェック回路５１５に入力される。比較チェッ
ク回路５１５は画処理結果を比較して相違のあるときに
は、警告を発して情報処理装置の処理を中断させる。こ
れにより、マイクロプロセッサ５１１．５１３の障害を
検出することができる。
タに従ってメモリ５１７に格納されている同一のプログ
ラムをそれぞれ実行する。ＭＰＵ５１１の処理結果（ア
ドレス出力も含む）とＭＰＵ５１３の処理結果とはそれ
ぞれ比較チェック回路５１５に入力される。比較チェッ
ク回路５１５は画処理結果を比較して相違のあるときに
は、警告を発して情報処理装置の処理を中断させる。こ
れにより、マイクロプロセッサ５１１．５１３の障害を
検出することができる。
ところで、上述した従来方式にあっては、装置組み込み
状態では二重化されたＭＰＵ５１１とＭＰＵ５１３とは
同一の動作が行なわれる。このため、その処理結果は同
一となり、ＭＰＵの比較チェック機能の検査を行なうこ
とができないという問題点があった。
状態では二重化されたＭＰＵ５１１とＭＰＵ５１３とは
同一の動作が行なわれる。このため、その処理結果は同
一となり、ＭＰＵの比較チェック機能の検査を行なうこ
とができないという問題点があった。
このため、ＭＰＵの比較チェック機能の検査は、例えば
、装置組み込み前に行なうか、あるいは、疑似的に比較
チェック回路５１５にエラー発生信号を与えて検査の代
用を行なうといった方法が取られているが、装置組み込
み状態においては正確に検査することができなかった。
、装置組み込み前に行なうか、あるいは、疑似的に比較
チェック回路５１５にエラー発生信号を与えて検査の代
用を行なうといった方法が取られているが、装置組み込
み状態においては正確に検査することができなかった。
本発明は、このような点にかんがみて創作されたもので
あり、装置組み込み状態でのＭＰＵのチェック機能の検
査が可能となるようにしたマイクロプロセッサ比較チェ
ック機能の検査方式を提供することを目的としている。
あり、装置組み込み状態でのＭＰＵのチェック機能の検
査が可能となるようにしたマイクロプロセッサ比較チェ
ック機能の検査方式を提供することを目的としている。
〔課題を解決するための手段］
第１図は、本発明のマイクロプロセッサ比較チェック機
能の検査方式の原理ブロック図である。
能の検査方式の原理ブロック図である。
図において、２つのマイクロプロセッサ１１１゜１１３
は、同一の動作を行ない、一方が通常運用に使用され、
他方が動作チェックに使用される。
は、同一の動作を行ない、一方が通常運用に使用され、
他方が動作チェックに使用される。
検査手段１１５は、マイクロプロセッサ１１１とマイク
ロプロセッサ１１３とにそれぞれ異なったデータを与え
る。
ロプロセッサ１１３とにそれぞれ異なったデータを与え
る。
比較手段１１７は、検査手段１１５から与えられたデー
タに対するマイクロプロセッサ１１１の出力とマイクロ
プロセッサ１１３の出力とを比較する。
タに対するマイクロプロセッサ１１１の出力とマイクロ
プロセッサ１１３の出力とを比較する。
従って、全体として、検査手段１１５によってマイクロ
プロセッサ１１１とマイクロプロセッサ１１３とにそれ
ぞれ異なるデータを出力するように構成されている。
プロセッサ１１１とマイクロプロセッサ１１３とにそれ
ぞれ異なるデータを出力するように構成されている。
検査手段１１５によってマイクロプロセッサ１１１とマ
イクロプロセッサ１１３とに異なるデータが与えられる
。マイクロプロセッサ１１１とマイクロプロセッサ１１
３とはそれぞれ同一のプログラムを実行して、それぞれ
異なる出力を比較手段１１７に出力する。比較手段１１
７は、マイクロプロセッサ１１１の出力とマイクロプロ
セッサ１１３の出力とを比較して、その出力が異なるこ
とを検出する。
イクロプロセッサ１１３とに異なるデータが与えられる
。マイクロプロセッサ１１１とマイクロプロセッサ１１
３とはそれぞれ同一のプログラムを実行して、それぞれ
異なる出力を比較手段１１７に出力する。比較手段１１
７は、マイクロプロセッサ１１１の出力とマイクロプロ
セッサ１１３の出力とを比較して、その出力が異なるこ
とを検出する。
本発明にあっては、マイクロプロセッサ１１１とマイク
ロプロセッサ１１３とに検査手段１１５が異なるデータ
を与えることにより、比較手段１１７に異なるデータが
入力され、比較手段１１７の動作が検査される。
ロプロセッサ１１３とに検査手段１１５が異なるデータ
を与えることにより、比較手段１１７に異なるデータが
入力され、比較手段１１７の動作が検査される。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第２図は、本発明のマイクロプロセッサ比較チェック機
能の検査方式を適用した一実施例の構成を示す。
能の検査方式を適用した一実施例の構成を示す。
■ と １ との
ここで、本発明の実施例と第１図との対応関係を示して
おく。
おく。
マイクロプロセッサ１１１は、ＭＰＵ２１１に相当する
。
。
マイクロプロセッサ１１３は、ＭＰＵ２１３に相当する
。
。
検査手段１１５は、検査処理部２２５に相当する。
比較手段１１７は、比較チェック回路２２３に相当する
。
。
以上のような対応間、係があるものとして、以下本発明
の実施例について説明する。
の実施例について説明する。
■ の ゛よびΦ
第２図において、実施例の情報処理装置２１０は、二重
化されたＭＰＵ２１１およびＭＰＵ２１３と、情報処理
装置２１０の処理を行なうためのプログラムを格納する
メモリ２１５と、データの入出力を行なうＩ１０チャネ
ル２１７と、バスを制御するバスコントローラ２１９と
、ＭＰＵ２１１とＭＰＵ２１３の検査を行なう比較部２
２１を備える。比較部２２１は、ＭＰＵ２１１の出力と
ＭＰＵ２１３の出力とを比較する比較チェック回路２２
３と、比較チェック回路２２３の検査を行なうためのデ
ータをＭＰＵ２１１とＭＰＵ２１３とに出力する検査処
理部２２５とを有する。また、図示しないが、データの
表示を行なうＣＲＴ表示装置や、データの入力を行なう
キーボード、データを格納する記憶装置等がＩ１０チャ
ネル２１７に接続されている。
化されたＭＰＵ２１１およびＭＰＵ２１３と、情報処理
装置２１０の処理を行なうためのプログラムを格納する
メモリ２１５と、データの入出力を行なうＩ１０チャネ
ル２１７と、バスを制御するバスコントローラ２１９と
、ＭＰＵ２１１とＭＰＵ２１３の検査を行なう比較部２
２１を備える。比較部２２１は、ＭＰＵ２１１の出力と
ＭＰＵ２１３の出力とを比較する比較チェック回路２２
３と、比較チェック回路２２３の検査を行なうためのデ
ータをＭＰＵ２１１とＭＰＵ２１３とに出力する検査処
理部２２５とを有する。また、図示しないが、データの
表示を行なうＣＲＴ表示装置や、データの入力を行なう
キーボード、データを格納する記憶装置等がＩ１０チャ
ネル２１７に接続されている。
ＭＰＵ２１１は、通常の運用を実現するためのプロセッ
サであり、システムバス（図示せず）を介して他の構成
部に接続されている。また、ＭＰＵ２１３は、ＲＡＳ機
構を実現するためのプロセッサであり、ＭＰＵ２１１と
同型が用いられＭＰＵ２１１と同じ動作を行なう。
サであり、システムバス（図示せず）を介して他の構成
部に接続されている。また、ＭＰＵ２１３は、ＲＡＳ機
構を実現するためのプロセッサであり、ＭＰＵ２１１と
同型が用いられＭＰＵ２１１と同じ動作を行なう。
第３図に検査処理部２２５の構成を示す。
検査処理部２２５は、３つの制御レジスタ２２７．２２
９．２３１を備える。これらの制御レジスタ２２７〜２
３１は、ＭＰＵ２１１およびＭＰＵ２１３からそれぞれ
アドレス指定によってアクセス可能である。制御レジス
タ２２７のアドレスを“ａ″゛とし、制御レジスタ２２
９のアドレスを“ｂ ”とし、制御レジスタ２３１のア
ドレスを“Ｃ”とする。
９．２３１を備える。これらの制御レジスタ２２７〜２
３１は、ＭＰＵ２１１およびＭＰＵ２１３からそれぞれ
アドレス指定によってアクセス可能である。制御レジス
タ２２７のアドレスを“ａ″゛とし、制御レジスタ２２
９のアドレスを“ｂ ”とし、制御レジスタ２３１のア
ドレスを“Ｃ”とする。
制御レジスタ２２７および制御レジスタ２２９は共に書
き込み用レジスタである。制御レジスタ２３１は、読み
込み用レジスタであり、ＭＰＵ２１１とＭＰＵ２１３と
にそれぞれ異なるデータを読み込ませるために仮想的に
設けられたレジスタである。
き込み用レジスタである。制御レジスタ２３１は、読み
込み用レジスタであり、ＭＰＵ２１１とＭＰＵ２１３と
にそれぞれ異なるデータを読み込ませるために仮想的に
設けられたレジスタである。
第４図にＭＰＵ２１１とＭＰＵ２１３とにそれぞれ異な
るデータを与えるための構成を示す。
るデータを与えるための構成を示す。
マルチプレクサ２３３の入力端には図示しない各種のレ
ジスタの出力端が接続されている。
ジスタの出力端が接続されている。
マルチプレクサ２３３は何れかのレジスタを選択し、そ
の出力端はセレクタ２３５およびセレクタ２３７のそれ
ぞれの一方の入力端に接続されている。
の出力端はセレクタ２３５およびセレクタ２３７のそれ
ぞれの一方の入力端に接続されている。
セレクタ２３５の他方の入力端には制御レジスタ２２７
の出力端が接続され、セレクタ２３５の出力端はＭＰＵ
２１１に接続されている。同様に、セレクタ２３７の他
方の入力端には制御レジスタ２２９の出力端が接続され
、セレクタ２３７の出力端はＭＰＵ２１３に接続されて
いる。
の出力端が接続され、セレクタ２３５の出力端はＭＰＵ
２１１に接続されている。同様に、セレクタ２３７の他
方の入力端には制御レジスタ２２９の出力端が接続され
、セレクタ２３７の出力端はＭＰＵ２１３に接続されて
いる。
セレクタ２３５およびセレクタ２３７は、ＭＰＵ２１１
が制御レジスタ２３１の読み込みを行なうときに出力す
るリード信号に応じた選択動作を行なう。
が制御レジスタ２３１の読み込みを行なうときに出力す
るリード信号に応じた選択動作を行なう。
通常動作時は、マルチプレクサ２３３の出力がセレクタ
２３５およびセレクタ２３７によって選択されて、同一
のデータがＭＰＵ２１１とＭＰＵ２１３とに供給される
。
２３５およびセレクタ２３７によって選択されて、同一
のデータがＭＰＵ２１１とＭＰＵ２１３とに供給される
。
また、制御レジスタ２３１に対してＭＰＵ２１１とＭＰ
Ｕ２１３とが読み込みを行なう場合には、ＭＰＵ２１１
とＭＰＵ２１３とにそれぞれ異なる出力が供給される。
Ｕ２１３とが読み込みを行なう場合には、ＭＰＵ２１１
とＭＰＵ２１３とにそれぞれ異なる出力が供給される。
ＭＰＵ２１１とＭＰＵ２１３とが番地Ｃを指定して読み
込みを行なうと、リード信号がセレクタ２３５とセレク
タ２３７とにそれぞれ供給される。
込みを行なうと、リード信号がセレクタ２３５とセレク
タ２３７とにそれぞれ供給される。
セレクタ２３５はリード信号が供給されている場合には
制御レジスタ２２７のデータをＭＰＵ２１１に供給する
。同様に、セレクタ２３７は制御レジスタ２２９のデー
タをＭＰＵ２１３に供給する。
制御レジスタ２２７のデータをＭＰＵ２１１に供給する
。同様に、セレクタ２３７は制御レジスタ２２９のデー
タをＭＰＵ２１３に供給する。
このように構成される情報処理装置２１０の動作のうち
、比較チェック回路２２３に対する検査の動作について
説明する。例えば、ＭＰＵ２１１゜２１３はメモリ２１
５に格納されているテストプログラムを実行することで
、以下の検査動作を行なう。
、比較チェック回路２２３に対する検査の動作について
説明する。例えば、ＭＰＵ２１１゜２１３はメモリ２１
５に格納されているテストプログラムを実行することで
、以下の検査動作を行なう。
まず、ＭＰＵ２１１とＭＰＵ２１３とが制御レジスタ２
２７のアドレス（番地ａ）を指定して、所定のデータＡ
を書き込む。次に、ＭＰＵ２１１とＭＰＵ２１３とは制
御レジスタ２２９のアドレス（番地ｂ）を指定して、デ
ータＡとは異なるデータＢを書き込む。
２７のアドレス（番地ａ）を指定して、所定のデータＡ
を書き込む。次に、ＭＰＵ２１１とＭＰＵ２１３とは制
御レジスタ２２９のアドレス（番地ｂ）を指定して、デ
ータＡとは異なるデータＢを書き込む。
制御レジスタ２２７と制御レジスタ２２９とに異なるデ
ータを設定した後、制御レジスタ２３１のアドレス（番
地Ｃ）を指定してＭＰＵ２１１とＭＰＵ２１３とが読み
込みを行なうと、ＭＰＵ２１１には制御レジスタ２２７
に格納されたデータＡが、ＭＰＵ２１３には制御レジス
タ２２９に格納されたデータＢがそれぞれ読み込まれる
。
ータを設定した後、制御レジスタ２３１のアドレス（番
地Ｃ）を指定してＭＰＵ２１１とＭＰＵ２１３とが読み
込みを行なうと、ＭＰＵ２１１には制御レジスタ２２７
に格納されたデータＡが、ＭＰＵ２１３には制御レジス
タ２２９に格納されたデータＢがそれぞれ読み込まれる
。
読み込んだそれぞれのデータに基づいて、ＭＰＵ２１１
とＭＰＵ２１３とは同一の処理を行なって、その結果は
それぞれ比較チェック回路２２３に出力される。
とＭＰＵ２１３とは同一の処理を行なって、その結果は
それぞれ比較チェック回路２２３に出力される。
ＭＰＵ２１１とＭＰＵ２１３とに与えたデータが相異な
るため、比較チェック回路２２３には相異なる出力が与
えられる。
るため、比較チェック回路２２３には相異なる出力が与
えられる。
比較チェック回路２２３が正常に動作している場合には
、比較チェック回路２２３はＭＰＵ２１１の出力とＭＰ
Ｕ２１３の出力との相違のために、例えば、アラームを
発する。
、比較チェック回路２２３はＭＰＵ２１１の出力とＭＰ
Ｕ２１３の出力との相違のために、例えば、アラームを
発する。
尚、通常動作時には、このアラームの出力と共に各マイ
クロプロセッサ２１１，２１３の動作を停止させている
が、比較チェック回路２２３の検査時は、動作を停止さ
せることなく継続してテストプログラムの実行を行−な
うようにする。
クロプロセッサ２１１，２１３の動作を停止させている
が、比較チェック回路２２３の検査時は、動作を停止さ
せることなく継続してテストプログラムの実行を行−な
うようにする。
■ のまとめ
このように、検査処理部２２５がＭＰＵ２１１とＭＰＵ
２１３とにそれぞれ別のデータを与えると、ＭＰＵ２１
１とＭＰＵ２１３とは相異なる出力を比較チェック回路
２２３に供給する。これにより、比較チェック回路２２
３の試験を行なうことができる。
２１３とにそれぞれ別のデータを与えると、ＭＰＵ２１
１とＭＰＵ２１３とは相異なる出力を比較チェック回路
２２３に供給する。これにより、比較チェック回路２２
３の試験を行なうことができる。
Ｎ−虜」伐口Ｕ刻級様
なお、上述した本発明の実施例にあっては、ＭＰＵ２１
１，２１３のそれぞれに異なるデータを与えるために制
御レジスタ２２７と制御レジスタ２２９とを備えるよう
にしたが、固定されたデータを与える場合には、電源線
あるいは接地線との接続によって予め任意のデータを用
意しておくことで、装置構成を簡略化することができる
。
１，２１３のそれぞれに異なるデータを与えるために制
御レジスタ２２７と制御レジスタ２２９とを備えるよう
にしたが、固定されたデータを与える場合には、電源線
あるいは接地線との接続によって予め任意のデータを用
意しておくことで、装置構成を簡略化することができる
。
また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、信頼性向上のために
二重化して備えられている２つのマイクロプロセッサの
それぞれに相異なるデータを与え、装置組み込み状態で
マイクロプロセッサのチェッり機能の検査を行なうこと
ができるので、実用的には極めて有用である。
二重化して備えられている２つのマイクロプロセッサの
それぞれに相異なるデータを与え、装置組み込み状態で
マイクロプロセッサのチェッり機能の検査を行なうこと
ができるので、実用的には極めて有用である。
第１図は本発明のマイクロプロセッサ比較チェック機能
の検査方式の原理ブロック図、 第２図は本発明のマイクロプロセッサ比較チェック機能
の検査方式を適用した実施例の構成図、第３図は検査処
理部の構成図、 第４図は実施例の詳細構成図、 第５図は従来技術の説明図である。 ２１７はＩ１０チャネル、 ２１９はバスコントローラ、 ２２１は比較部、 ２２３は比較チェック回路、 ２２５は検査処理部、 ２２７．２２９，２３１は制御レジスタ、２３３はマル
チプレクサ、 ２３５．２３７はセレクタである。 図において、 １１１はマイクロプロセッサ、 １１３はマイクロプロセッサ、 １１５は検査手段１１５． １１７は比較手段、 ２１０は情報処理装置、 ２１１．２１３はＭＰＵ。 ２１５はメモリ１ 、不・発明の湧壬里グ山７りｍ 第１図 積禾処理仔９講戎図 第３図 ２７ ２９ ハヒ」）りＪＪ苧紳Ｆ＊ｉ＼（７ 第４図
の検査方式の原理ブロック図、 第２図は本発明のマイクロプロセッサ比較チェック機能
の検査方式を適用した実施例の構成図、第３図は検査処
理部の構成図、 第４図は実施例の詳細構成図、 第５図は従来技術の説明図である。 ２１７はＩ１０チャネル、 ２１９はバスコントローラ、 ２２１は比較部、 ２２３は比較チェック回路、 ２２５は検査処理部、 ２２７．２２９，２３１は制御レジスタ、２３３はマル
チプレクサ、 ２３５．２３７はセレクタである。 図において、 １１１はマイクロプロセッサ、 １１３はマイクロプロセッサ、 １１５は検査手段１１５． １１７は比較手段、 ２１０は情報処理装置、 ２１１．２１３はＭＰＵ。 ２１５はメモリ１ 、不・発明の湧壬里グ山７りｍ 第１図 積禾処理仔９講戎図 第３図 ２７ ２９ ハヒ」）りＪＪ苧紳Ｆ＊ｉ＼（７ 第４図
Claims (1)
- （１）同一の動作を行ない、一方が通常運用に使用され
、他方が動作チェックに使用される２つのマイクロプロ
セッサ（１１１、１１３）と、 前記マイクロプロセッサ（１１１）と前記マイクロプロ
セッサ（１１３）とにそれぞれ異なったデータを与える
検査手段（１１５）と、 前記検査手段（１１５）から与えられたデータに対する
前記マイクロプロセッサ（１１１）の出力と前記マイク
ロプロセッサ（１１３）の出力とを比較する比較手段（
１１７）と、 を備えるように構成したことを特徴とするマイクロプロ
セッサ比較チェック機能の検査方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149143A JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
| DE69028449T DE69028449T2 (de) | 1989-06-12 | 1990-06-08 | System zur Prüfung der Vergleichsprüfungsfunktion einer Datenverarbeitungsanlage |
| AU57015/90A AU615146B2 (en) | 1989-06-12 | 1990-06-08 | System for checking comparision check function of information processing apparatus |
| EP90306253A EP0403168B1 (en) | 1989-06-12 | 1990-06-08 | System for checking comparison check function of information processing apparatus |
| KR1019900008518A KR940001146B1 (ko) | 1989-06-12 | 1990-06-11 | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 |
| US08/096,005 US5428768A (en) | 1989-06-12 | 1993-07-23 | System for checking comparison check function of information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149143A JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314033A true JPH0314033A (ja) | 1991-01-22 |
Family
ID=15468705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149143A Pending JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5428768A (ja) |
| EP (1) | EP0403168B1 (ja) |
| JP (1) | JPH0314033A (ja) |
| KR (1) | KR940001146B1 (ja) |
| AU (1) | AU615146B2 (ja) |
| DE (1) | DE69028449T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581713A (en) * | 1994-10-25 | 1996-12-03 | Pyramid Technology Corporation | Multiprocessor computer backplane bus in which bus transactions are classified into different classes for arbitration |
| US5918006A (en) * | 1994-12-20 | 1999-06-29 | Canon Kabushiki Kaisha | Communication device provided with a storage medium for storing a control program |
| JP3247043B2 (ja) * | 1996-01-12 | 2002-01-15 | 株式会社日立製作所 | 内部信号で障害検出を行う情報処理システムおよび論理ｌｓｉ |
| DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| DE19951541C1 (de) * | 1999-10-26 | 2000-10-26 | Siemens Ag | Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke |
| US7003691B2 (en) * | 2002-06-28 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for seeding differences in lock-stepped processors |
| JP4155088B2 (ja) * | 2003-04-18 | 2008-09-24 | 日本電気株式会社 | 情報処理装置 |
| US7392432B2 (en) * | 2004-10-07 | 2008-06-24 | International Business Machines Corporation | Synchronizing cross checked processors during initialization by miscompare |
| JP4461135B2 (ja) * | 2006-12-25 | 2010-05-12 | 富士通株式会社 | 演算回路及び演算方法並びに情報処理装置 |
| KR101671403B1 (ko) | 2014-06-18 | 2016-11-01 | 이영 | 연삭 공구 및 가공 장치 |
| JP2019066983A (ja) * | 2017-09-29 | 2019-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58109944A (ja) * | 1981-12-23 | 1983-06-30 | Kyosan Electric Mfg Co Ltd | 不一致検出回路の故障検知方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
| IT1213344B (it) * | 1986-09-17 | 1989-12-20 | Honoywell Information Systems | Architettura di calcolatore a tolleranza di guasto. |
| AU5202690A (en) * | 1990-03-20 | 1991-12-19 | Tandem Computers Incorporated | High-performance computer system with fault-tolerant capability |
-
1989
- 1989-06-12 JP JP1149143A patent/JPH0314033A/ja active Pending
-
1990
- 1990-06-08 AU AU57015/90A patent/AU615146B2/en not_active Ceased
- 1990-06-08 EP EP90306253A patent/EP0403168B1/en not_active Expired - Lifetime
- 1990-06-08 DE DE69028449T patent/DE69028449T2/de not_active Expired - Fee Related
- 1990-06-11 KR KR1019900008518A patent/KR940001146B1/ko not_active IP Right Cessation
-
1993
- 1993-07-23 US US08/096,005 patent/US5428768A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58109944A (ja) * | 1981-12-23 | 1983-06-30 | Kyosan Electric Mfg Co Ltd | 不一致検出回路の故障検知方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013106056A (ja) * | 2011-11-10 | 2013-05-30 | Hitachi Ltd | 自己診断機能付き装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910001542A (ko) | 1991-01-31 |
| DE69028449D1 (de) | 1996-10-17 |
| EP0403168B1 (en) | 1996-09-11 |
| US5428768A (en) | 1995-06-27 |
| AU5701590A (en) | 1991-05-23 |
| DE69028449T2 (de) | 1997-02-06 |
| EP0403168A1 (en) | 1990-12-19 |
| KR940001146B1 (ko) | 1994-02-14 |
| AU615146B2 (en) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPS6134639A (ja) | 電子回路試験装置 | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH0238879A (ja) | 論理回路 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| JPS62260234A (ja) | 故障診断装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH0495884A (ja) | 半導体試験装置 | |
| JPS61199131A (ja) | マイクロコンピユ−タの試験方法 | |
| JPS6232512B2 (ja) | ||
| JPH04192040A (ja) | デバッグ装置 | |
| JPH01171049A (ja) | システム内メモリの試験装置 | |
| JPS5914196A (ja) | マイクロコンピユ−タの試験装置 | |
| JPS61290585A (ja) | Ｉｃメモリカ−ド単体試験装置 | |
| JPS59111551A (ja) | 動作記録装置 | |
| JPS6123250A (ja) | 試験方式 | |
| JPH0256032A (ja) | データ処理装置の自己テスト方式 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JPS607552A (ja) | プログラムテスト装置 | |
| JPH0498555A (ja) | バス・インターフェース検査を行う電子機器 |