JPS5914196A - マイクロコンピユ−タの試験装置 - Google Patents
マイクロコンピユ−タの試験装置Info
- Publication number
- JPS5914196A JPS5914196A JP57121193A JP12119382A JPS5914196A JP S5914196 A JPS5914196 A JP S5914196A JP 57121193 A JP57121193 A JP 57121193A JP 12119382 A JP12119382 A JP 12119382A JP S5914196 A JPS5914196 A JP S5914196A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- program
- test
- address
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 技術分野の説明
本発明はマイクロコンピュータの試験装置６二関し、特
に被試験マイクロコンピュータのプログラムメモリの試
験技術ｆ二関する。
に被試験マイクロコンピュータのプログラムメモリの試
験技術ｆ二関する。
（ｂ） 従来技術の説明
マイクロコンピュータのプログラムは、リード ＼オン
メモ！ＩＣ以下ＲＯＭと略−几）で代表される通り不揮
発性の半導体集積回路（以下ＩＣと略−ｒ、＞６二電気
的またはＭ造工程中に単体の状態で１良接書き込まれ（
記憶され）、中央演算処理装置（以下ＣＰＵと略Ｔ。）
との組合せＣ二よりマイクロコンピュータを構成してい
る。
メモ！ＩＣ以下ＲＯＭと略−几）で代表される通り不揮
発性の半導体集積回路（以下ＩＣと略−ｒ、＞６二電気
的またはＭ造工程中に単体の状態で１良接書き込まれ（
記憶され）、中央演算処理装置（以下ＣＰＵと略Ｔ。）
との組合せＣ二よりマイクロコンピュータを構成してい
る。
こうして構成したマイクロコンピュータでは、製作時点
（二おける例へは、ＲＯＭ単体ではプログラム書き込み
時のビット落ち、書き込み誤り等の、陪き込み不良の他
、ＩＣ内のボンデング切れ、またＲ、ＯＭの周辺では実
装後の接続部接触不良、ＣＰ Ｕ及びＣＩ） Ｕ周辺の
不良等の不具合が発生する場合があり、これ等の不具合
はＣＰＵの動作が暴走する形で表われてくる。
（二おける例へは、ＲＯＭ単体ではプログラム書き込み
時のビット落ち、書き込み誤り等の、陪き込み不良の他
、ＩＣ内のボンデング切れ、またＲ、ＯＭの周辺では実
装後の接続部接触不良、ＣＰ Ｕ及びＣＩ） Ｕ周辺の
不良等の不具合が発生する場合があり、これ等の不具合
はＣＰＵの動作が暴走する形で表われてくる。
また上記した通り［Ｌ ＯＭは不揮発性の半導体集積回
路によりイｈ成され−Ｃいるが、特性即ち書き込んだプ
ログラムの経年劣化はさけることができず、定期的な保
守・点検７必要と１−るほか、後日使用条件の変化に伴
ないプログラムの変更を行なう必要が生ずる場合がある
。
路によりイｈ成され−Ｃいるが、特性即ち書き込んだプ
ログラムの経年劣化はさけることができず、定期的な保
守・点検７必要と１−るほか、後日使用条件の変化に伴
ないプログラムの変更を行なう必要が生ずる場合がある
。
従来、上記した製作時、保守・点検時、プログラム変更
時のＲＯＭ内（＝書き込で記憶したプログラムの良否の
確認は、ｆ（ＯＭ単体での続出チェック方法しかなかっ
たため、マイクロコンピュータ全体でのプログラム制御
が正常か否かの確認が充分できなかった。
時のＲＯＭ内（＝書き込で記憶したプログラムの良否の
確認は、ｆ（ＯＭ単体での続出チェック方法しかなかっ
たため、マイクロコンピュータ全体でのプログラム制御
が正常か否かの確認が充分できなかった。
（Ｃ） 発明の目的および概要
本発明は上記の点（１鑑みなされたもので、肢試験マイ
クロコンピュータに実装したメモリ（二記憶したプログ
ラムの試験を、マイクロコンピュータの試験器（二設け
たマスターメモリのアドレス空間を２重・３重等複数重
（二してこれを選択的（１利用して行なうこと（二より
、被試験マイクロコンピュータの不具合個所の把握を藺
＄ｉ二行うことｔ可能としたマイクロコンピュータの試
験装置を提供する。
クロコンピュータに実装したメモリ（二記憶したプログ
ラムの試験を、マイクロコンピュータの試験器（二設け
たマスターメモリのアドレス空間を２重・３重等複数重
（二してこれを選択的（１利用して行なうこと（二より
、被試験マイクロコンピュータの不具合個所の把握を藺
＄ｉ二行うことｔ可能としたマイクロコンピュータの試
験装置を提供する。
（ｄ） 発明の実施例
以下本発明の実施例（二ついて図面を参照しながら説明
する。
する。
尚本実施例ではＲ，ＯＭ １ケ単位でチェックする場合
を例（二説明する。
を例（二説明する。
第１図（二本発明の一実施例の構成をブロック図で示し
た。第１因で、被試験マイクロコンピュータ９は、ＣＰ
ＵＩ、アドレスデコーダ４、プログラムを記憶するＲＯ
Ｍ群６および、後述するマイクロコンピュータの試験器
１０との間でデータの授受ヲ行なうため（二、マイクロ
コンピュータの試験器１０（二設けた接続器１１Ｂと対
向して設けた接続器１’ｌＡを配し、ＣＰＵＩ、アドレ
スデコーダ４、ＲＯＭ群６および接続器１１Ａの各Ａ自
互間を繋ぐアドレスバス２Ａ、ＣＰＵＩ、ＲＯＭ群６お
よび接続器１１Ａの各相互間を繋ぐデータバス３Ａ、ア
ドレスデコーダ４ 、！： ＲＯＭ群６ ’ｌａ：：
’４４ クハス５、コントロール信号ライン７Ａおよび
アドレスデコーダディゼープル信号ライン８ａで構成し
である。
た。第１因で、被試験マイクロコンピュータ９は、ＣＰ
ＵＩ、アドレスデコーダ４、プログラムを記憶するＲＯ
Ｍ群６および、後述するマイクロコンピュータの試験器
１０との間でデータの授受ヲ行なうため（二、マイクロ
コンピュータの試験器１０（二設けた接続器１１Ｂと対
向して設けた接続器１’ｌＡを配し、ＣＰＵＩ、アドレ
スデコーダ４、ＲＯＭ群６および接続器１１Ａの各Ａ自
互間を繋ぐアドレスバス２Ａ、ＣＰＵＩ、ＲＯＭ群６お
よび接続器１１Ａの各相互間を繋ぐデータバス３Ａ、ア
ドレスデコーダ４ 、！： ＲＯＭ群６ ’ｌａ：：
’４４ クハス５、コントロール信号ライン７Ａおよび
アドレスデコーダディゼープル信号ライン８ａで構成し
である。
マイクロコンピュータの試験器１０は、前記した接続器
１１１３、この接続器１１Ｂおよび前記した接続器１１
Ａを介して被試験マイクロコンピュータ９との間の信号
の入出力をするためのバッファトライバ１２ 、 ｉｉ
Ｊ記被試験マイクロコンピュータ９のＲＯＭ群６（＝記
憶したプログラムを試験する試験プログラムを記憶した
Ｒ、０Ｍ１３．ｉ脱可能なマスターＲ，０Ｍ１５、この
マスターＲ，ＯＭ＋５を看脱する際（１生ずるノイズを
絶縁するためのアドレスバッファ１４およびデータバッ
ファ１６、アドレスバス２Ｂおよび２Ｃ，データバス３
Ｂおよび３Ｃ，コントロール信号ライン７、Ｂおよび７
Ｃ。
１１１３、この接続器１１Ｂおよび前記した接続器１１
Ａを介して被試験マイクロコンピュータ９との間の信号
の入出力をするためのバッファトライバ１２ 、 ｉｉ
Ｊ記被試験マイクロコンピュータ９のＲＯＭ群６（＝記
憶したプログラムを試験する試験プログラムを記憶した
Ｒ、０Ｍ１３．ｉ脱可能なマスターＲ，０Ｍ１５、この
マスターＲ，ＯＭ＋５を看脱する際（１生ずるノイズを
絶縁するためのアドレスバッファ１４およびデータバッ
ファ１６、アドレスバス２Ｂおよび２Ｃ，データバス３
Ｂおよび３Ｃ，コントロール信号ライン７、Ｂおよび７
Ｃ。
アドレスデコーダデイゼープル信号ライン８Ｂおよび８
Ｃ１種々の試験条件を設定するための設定器１８および
試験した結果を表示する表示器１９との間の入出力コン
トローラ１７（二より構成しである。
Ｃ１種々の試験条件を設定するための設定器１８および
試験した結果を表示する表示器１９との間の入出力コン
トローラ１７（二より構成しである。
第２図３二上記第１図（１示した被試験マイクロコンピ
ュータ９およびマイクロコンピュータ試験器１０の各Ｒ
ＯＭ内のメモリの構成を示した。
ュータ９およびマイクロコンピュータ試験器１０の各Ｒ
ＯＭ内のメモリの構成を示した。
被試験マイクロコンピュータ９のＲＯＭ 群６０）アド
レス空間２２の構成はｌ（ＯＭイ・ｆｔ０ＭローＲＯＭ
、、。
レス空間２２の構成はｌ（ＯＭイ・ｆｔ０ＭローＲＯＭ
、、。
ＲＯＭ二・・・・・・Ｃ二より０ＯＯＯＨ番地からＦＦ
ＦＦ’Ｈ番地までの中ｆ二枚数個の）ＬＯＭで構成しで
ある。
ＦＦ’Ｈ番地までの中ｆ二枚数個の）ＬＯＭで構成しで
ある。
またマイクロコンピュータ試験器１０の試験プログラム
を記憶したＲＯＭ１３のアドレス空間２３の構成は、０
ＯＯＯＨ番地からＩｉ”ＦＦＦＨ番地までの中のエリア
Ａ（二試験プログラム−Ａ２４を、エリアＢ（二試験プ
ログラム−８２５を配置し、エリアＣおよびエリアＤの
相方にはアドレスバス１本で切換可能に構成したマスク
ＲＯＭＩ ５のエリアおよび入出力コントローラ１７の
エリア２６を配置する。
を記憶したＲＯＭ１３のアドレス空間２３の構成は、０
ＯＯＯＨ番地からＩｉ”ＦＦＦＨ番地までの中のエリア
Ａ（二試験プログラム−Ａ２４を、エリアＢ（二試験プ
ログラム−８２５を配置し、エリアＣおよびエリアＤの
相方にはアドレスバス１本で切換可能に構成したマスク
ＲＯＭＩ ５のエリアおよび入出力コントローラ１７の
エリア２６を配置する。
以下動作（二ついて説明する。
被試験マイクロコンピュータ９のＣＰＵ１は、電源投入
ＲＯＭ群６（二記憶したプログラムにより種々の処理を
実行しており、マイクロコンピュータの試験器１ｏを接
続した場合は、ハードウェアで強制的ｔ＝ ＲＯＭ ｐ
６に記憶したプログラムをデイゼーブルするため、ア
ドレスデコーダ４にディゼーブル信号８を与える。
ＲＯＭ群６（二記憶したプログラムにより種々の処理を
実行しており、マイクロコンピュータの試験器１ｏを接
続した場合は、ハードウェアで強制的ｔ＝ ＲＯＭ ｐ
６に記憶したプログラムをデイゼーブルするため、ア
ドレスデコーダ４にディゼーブル信号８を与える。
ＣＰＵ １は２重（二重後したアドレス空間のｆｔ０Ｍ
群６がディゼープルになっているため、マイクロコンピ
ュータの試験器１ｏのＦＬＯＭ１３（二記憶しである試
験プログラム（二従って処理の実行をする。
群６がディゼープルになっているため、マイクロコンピ
ュータの試験器１ｏのＦＬＯＭ１３（二記憶しである試
験プログラム（二従って処理の実行をする。
マイクロコンピュータの試験器１０のａ ＯＭ１３（二
記憶しである試験プログラムには、設定器１８（二より
設定したアドレスのｆｔ０Ｍ群６のプログラムと、マイ
クロコンピュータの試験器ｌｏ内内盛膜設たマスターＲ
ＯＭ１５との内容を比較するプログラムを記憶しておく
。
記憶しである試験プログラムには、設定器１８（二より
設定したアドレスのｆｔ０Ｍ群６のプログラムと、マイ
クロコンピュータの試験器ｌｏ内内盛膜設たマスターＲ
ＯＭ１５との内容を比較するプログラムを記憶しておく
。
マスターＲｏＭ１ｓｔニチェ・ツクするＲＯＭ群６に記
憶したプログラムの任意のアドレスのＲＯＭのマスター
ＲＯＭをセットし、設定器１８でそのアドレスをセット
して起動信号２０を入出力コントローラ１７に与える。
憶したプログラムの任意のアドレスのＲＯＭのマスター
ＲＯＭをセットし、設定器１８でそのアドレスをセット
して起動信号２０を入出力コントローラ１７に与える。
ＲＯＭ１３に記憶した試験プログラムは、入出力コント
ローラ１７の起動信号２ｏの入力ｌ確認した後、設定器
１８で設定したＲＯＭ群６のアドレスを持つＲＯＭＩケ
分だけのアドレス空間をイネーブル（二なるようアドレ
スデコーダディゼープル信号８をコントロールしながら
、マスターＲＯＭ１５の内容と設定器１８で設定したＩ
’ＬＯＭ群６のアドレスを持つＲ，ＯＭ １ケ分の内容
を比較し、その結果をエラーの場合はアドレスとそのデ
ータ内容を、エラーの無い場合は完了信号２１を入出力
コントローラ１７を介して表示器１９へ出力して表示す
る。
ローラ１７の起動信号２ｏの入力ｌ確認した後、設定器
１８で設定したＲＯＭ群６のアドレスを持つＲＯＭＩケ
分だけのアドレス空間をイネーブル（二なるようアドレ
スデコーダディゼープル信号８をコントロールしながら
、マスターＲＯＭ１５の内容と設定器１８で設定したＩ
’ＬＯＭ群６のアドレスを持つＲ，ＯＭ １ケ分の内容
を比較し、その結果をエラーの場合はアドレスとそのデ
ータ内容を、エラーの無い場合は完了信号２１を入出力
コントローラ１７を介して表示器１９へ出力して表示す
る。
次（こ［’ｔＯＭ群６のチェックするアドレスと試験プ
ログラムのアドレスが重複した場合の処理（二ついて説
明する。
ログラムのアドレスが重複した場合の処理（二ついて説
明する。
ＲＯＭ群６のアドレス空間２２の中のＲＯＭイと、試験
プログラムを記憶したＲＯＭ１３のアドレス空間２３の
中の試験プログラム−Ａ２４とのアドレスが重複した場
合、設定器１８で設定したアドレスを入力することでプ
ログラムは重なっていることを知ることができる。この
場合は同等の試験プログラム機能を持つ試験プログラム
−Ｂ２５ヘプログラムをジャンプさせ、ＲＯＭ１３内の
アドレス空間２３のＡのエリアをマイクロコンピュータ
の試験器１０でデイゼーブルさせる。
プログラムを記憶したＲＯＭ１３のアドレス空間２３の
中の試験プログラム−Ａ２４とのアドレスが重複した場
合、設定器１８で設定したアドレスを入力することでプ
ログラムは重なっていることを知ることができる。この
場合は同等の試験プログラム機能を持つ試験プログラム
−Ｂ２５ヘプログラムをジャンプさせ、ＲＯＭ１３内の
アドレス空間２３のＡのエリアをマイクロコンピュータ
の試験器１０でデイゼーブルさせる。
上記処理を実行後、ＲＯＭ群６のアドレス空間２２のＥ
ｔＯＭイのエリアをイネーブルにし、ＲＯＭ１３のアド
レス空間２３のエリアＢの試験プログラム−８２５で、
前記した方法ζ二よりマスターＲＯＭ１５との比較調査
を行なう。
ｔＯＭイのエリアをイネーブルにし、ＲＯＭ１３のアド
レス空間２３のエリアＢの試験プログラム−８２５で、
前記した方法ζ二よりマスターＲＯＭ１５との比較調査
を行なう。
またマスターａＯＭ１５のエリアおよび入出力コントロ
ーラ１７のエリア２６とＲＯＭ群６のアドレス空間２２
のアドレスが重複した場合は、ＲＯＭ１３のアドレス空
間２３のエリアＣとエリアＤを切り換え、前記した方法
（二よりマスターＲＯＭ１５との比較關査を行なう。
ーラ１７のエリア２６とＲＯＭ群６のアドレス空間２２
のアドレスが重複した場合は、ＲＯＭ１３のアドレス空
間２３のエリアＣとエリアＤを切り換え、前記した方法
（二よりマスターＲＯＭ１５との比較關査を行なう。
上記はＲＯＭ群６のプロ、グラムチェックを、ＲＯＭＩ
ケ単位で行なう場合（二ついて説明したが、マスタ−Ｒ
ＯＭ１５ｉ二ＲＯＭ群６全体を一括した分のマスターを
持っても良く、また他のデバイステストプログラムも入
れることが可能で、テープリーダやテープパンチャ等を
設けて、テープでの比較や、ＲＯＭ群６のプログラムの
テープパンチ等も可能である。即ち本発明のマイクロコ
ンピュータの試験装置では、被試験マイクロつンピュー
タじ何ら上記した機能な有することなく、上記の点を可
能Ｃ二する大きな特徴がある。
ケ単位で行なう場合（二ついて説明したが、マスタ−Ｒ
ＯＭ１５ｉ二ＲＯＭ群６全体を一括した分のマスターを
持っても良く、また他のデバイステストプログラムも入
れることが可能で、テープリーダやテープパンチャ等を
設けて、テープでの比較や、ＲＯＭ群６のプログラムの
テープパンチ等も可能である。即ち本発明のマイクロコ
ンピュータの試験装置では、被試験マイクロつンピュー
タじ何ら上記した機能な有することなく、上記の点を可
能Ｃ二する大きな特徴がある。
また設定器１８をキーボードに、表示器をＣａＴやプリ
ンター等（二置き換えても良く、種々のシステムを構成
することができる。
ンター等（二置き換えても良く、種々のシステムを構成
することができる。
（ｅｌ 発明の詳細
な説明した通り本発明のマイクロコンピュータの試験装
置（二よれば、マイクロコンピュータの試験器に設けた
マスターメモリのアドレス空間を２重・３重等複数重に
してこれ等を選択的鴫二利用すること（二より、被試験
マイクロコンピュータ（二実装したメモリ（−記憶した
プログラムの試験を行うことができるので、マイクロコ
ンピュータ全体でのプログラム制御が正常か否かの確認
が充分（二できる。
置（二よれば、マイクロコンピュータの試験器に設けた
マスターメモリのアドレス空間を２重・３重等複数重に
してこれ等を選択的鴫二利用すること（二より、被試験
マイクロコンピュータ（二実装したメモリ（−記憶した
プログラムの試験を行うことができるので、マイクロコ
ンピュータ全体でのプログラム制御が正常か否かの確認
が充分（二できる。
またマイクロコンピュータの試験器（＝設けたマスター
メモリのアドレス空間（二、上記被試験マイクロコンピ
ュータのメモリの他（二ＣＰＵ、ランダムアクセスメモ
リ、入出力コントローラ等の試験プログラムを記憶し順
次実行すれば、マイクロコンピュータの新製時は勿論、
保守・点検時の試験（二有効である。
メモリのアドレス空間（二、上記被試験マイクロコンピ
ュータのメモリの他（二ＣＰＵ、ランダムアクセスメモ
リ、入出力コントローラ等の試験プログラムを記憶し順
次実行すれば、マイクロコンピュータの新製時は勿論、
保守・点検時の試験（二有効である。
第１図は本発明のマイクロコンピュータの試験装置と被
試験マイクロコンピュータの構成をブロックで示した図
、第２図は本発明の構成及び作用を説明するための図で
ある。 ９・・・被試験マイクロコンピュータ １０・・・マイクロコンピュータの試験器１８・・・設
定器 １９・・・表示器 １・・・中央演算処理装置 ６・・・プログラムメモリ １２・・・バッファトライバ １３・・・試験プログラムメモリ １５・・・マスターメモリ １７・・・入出力コントローラ （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名）
試験マイクロコンピュータの構成をブロックで示した図
、第２図は本発明の構成及び作用を説明するための図で
ある。 ９・・・被試験マイクロコンピュータ １０・・・マイクロコンピュータの試験器１８・・・設
定器 １９・・・表示器 １・・・中央演算処理装置 ６・・・プログラムメモリ １２・・・バッファトライバ １３・・・試験プログラムメモリ １５・・・マスターメモリ １７・・・入出力コントローラ （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名）
Claims (3)
- （１） 試験条件を設定する設定器と試験結果を表示
する表示器を併設し、被試験マイクロコンピュータの中
央演算処理装置からのデータ信号とアドレス信号とコン
トロール信号を入出力するバッファトライバと、前記中
央演算処理装置の命令Ｃ二より動作する試験プログラム
を記憶するメモリと、被試験マイクロコンピュータのプ
ログラムメモリｔチェックする基準となるマスターメモ
リと、前記設定器と表示器を制御する入出力コントロー
ラとを設けたことを特徴とするマイクロコンピュータの
試験装置。 - （２） 試験プログラムは、被試験マイクロコンピュ
ータのプログラムメモリのエリアと同じアドレス空間に
配設されてなり、切換用のコントロール信号（二より特
定のアドレス空間を切換えることを特徴とする特許請求
の範囲第１項記載のマイクロコンピュータの試験装置。 - （３）Ｋ験プログラムは、異なるアドレス空間（二複数
粗を備えてなり、被試験マイクロコンピュータのプログ
ラムメモリのエリアとの重複を避けることを特徴とする
特許請求の範囲第１項記載のマイクロコンピュータの試
験装置１．
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121193A JPS5914196A (ja) | 1982-07-14 | 1982-07-14 | マイクロコンピユ−タの試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121193A JPS5914196A (ja) | 1982-07-14 | 1982-07-14 | マイクロコンピユ−タの試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5914196A true JPS5914196A (ja) | 1984-01-25 |
| JPS6349812B2 JPS6349812B2 (ja) | 1988-10-05 |
Family
ID=14805160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121193A Granted JPS5914196A (ja) | 1982-07-14 | 1982-07-14 | マイクロコンピユ−タの試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767993A (ja) * | 1990-02-26 | 1995-03-14 | Maeng Sop | ゴルフバッグ用スタンド |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326545A (en) * | 1976-08-24 | 1978-03-11 | Toshiba Corp | Checker for microc omputer |
| JPS5436151A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for micro computer system |
-
1982
- 1982-07-14 JP JP57121193A patent/JPS5914196A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326545A (en) * | 1976-08-24 | 1978-03-11 | Toshiba Corp | Checker for microc omputer |
| JPS5436151A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for micro computer system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767993A (ja) * | 1990-02-26 | 1995-03-14 | Maeng Sop | ゴルフバッグ用スタンド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349812B2 (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
| JPS5914196A (ja) | マイクロコンピユ−タの試験装置 | |
| JPH0145034B2 (ja) | ||
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JPH0257676B2 (ja) | ||
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| JP3550636B2 (ja) | Ｉｃ試験装置 | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPH1186593A (ja) | 集積回路試験装置 | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JP3482788B2 (ja) | 故障診断方法 | |
| JPH03265037A (ja) | 大容量メモリ初期診断制御方式 | |
| JP3519563B2 (ja) | 半導体記憶装置の試験方法およびその試験装置およびその試験システム | |
| JPS59123056A (ja) | 冗長機能自動切替システム | |
| JPS63250575A (ja) | プリント基板の試験装置 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH0330304B2 (ja) | ||
| JP2000040390A (ja) | バーンイン装置 | |
| JPH08315597A (ja) | Ｉｃ試験装置 | |
| JP2000148527A (ja) | 処理制御装置 | |
| JPS6283676A (ja) | Ｉｃ試験方式 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム | |
| JPH01216437A (ja) | 情報処理装置の試験方法 |