JPH0257676B2 - - Google Patents

Info

Publication number
JPH0257676B2
JPH0257676B2 JP57055365A JP5536582A JPH0257676B2 JP H0257676 B2 JPH0257676 B2 JP H0257676B2 JP 57055365 A JP57055365 A JP 57055365A JP 5536582 A JP5536582 A JP 5536582A JP H0257676 B2 JPH0257676 B2 JP H0257676B2
Authority
JP
Japan
Prior art keywords
board
output
inspected
inspection
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57055365A
Other languages
English (en)
Other versions
JPS58172562A (ja
Inventor
Yoshio Ooyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Automotive Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Engineering Co Ltd filed Critical Hitachi Automotive Engineering Co Ltd
Priority to JP57055365A priority Critical patent/JPS58172562A/ja
Publication of JPS58172562A publication Critical patent/JPS58172562A/ja
Publication of JPH0257676B2 publication Critical patent/JPH0257676B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、プリント基板検査装置に係り、特に
複数種類のプリント基板を多数同時に検査するの
に好適なプリント基板検査装置に関する。
近年、電子回路は、パターン化されたプリント
基板に組込まれるようになり各種制御システム、
あるいは、測定器等の各分野に適用の拡大がなさ
れている。従来、これら量産化された複数種類の
プリント基板を性能検査するプリント基板検査装
置としては、マイクロプロセツサを備えた制御装
置と、検査結果を記録、あるいは操作指示を行う
入出力端末装置等を組み合せた装置であり、ボー
ドを種類毎に1枚ずつ検査する方式が採用されて
いた。又、上記従来装置に於ては、被検査ボード
1枚毎の検査であり、しかも検査終了時に被検査
ボードを、プリント基板検査装置のコネクタから
外し、新たに別の被検査ボードとの差し替え(段
取り替え)を実行しなければならない理由からボ
ード検査に係る操作が複雑になり、作業性が悪く
非能率的なボード検査を余儀なくされていた。
又、前記した端末装置から被検査ボードの種類
毎に固有情報をキーインにより指定しなければな
らず被検査ボードの種類が多くなる程、係る操作
性が悪化し、人為的操作ミス(キー入力ミス等)
が発生する危険性があつた。
本発明の目的は、前記従来装置に係る欠点を解
決した、検査効率が良好で、かつ高信頼性のプリ
ント基板検査装置を提供することにある。
本発明の特徴は、複数種類の被検査ボードに種
類毎に固有情報を定義し、インターフエース部か
ら出力されるボード有無信号によりボードの有無
を判定し、ボード有りの判定結果により、ボード
固有情報出力部からボード固有情報が被検査ボー
ドへ送出され、該被検査ボードからのアンサバツ
ク信号と前記固有情報出力部から送出された情報
とを固有情報比較部により比較し、該比較部の比
較結果を識別判定部によりボードの種類として判
定し、判定した種類に対応した検査プログラムを
選択起動させることにより、複数種類のプリント
板の良否を自動的に検査しようというものであ
る。
以下に本発明の実施例を図面に基づいて説明す
る。第1図は、本発明に係るプリント基板検査装
置の構成図である。1はCPU、メモリ等が実装
されている制御部であり、該制御部1のメモリに
は、予め複数種類の被検査ボードに対応して定め
られているボード固有情報に対応した検査プログ
ラムが収納されている。2,3,4…は複数の被
検査ボード(第1図では被検査ボードを3枚図示
しているが、必ずしも3枚に限定するものではな
い)で、各種の機能を有する回路、例えば、デイ
ジタル入出力、アナログ入出力、あるいはメモリ
等が含まれる。5のインターフエース回路は、被
検査ボード2,3,4…に対してボード有無信号
を発し、前記被検査ボード2,3,4…を介して
フイードバツクされる信号を受信し、ボードの有
無を判定する機能を有する。6はボード種類識別
手段であり、前記インターフエース5からのボー
ド有無判定信号を入力し、前記被検査ボード2,
3,4…に対して、ボードの固有情報を出力し前
記ボード2,3,4…を介してアンサバツクされ
る情報を受信し、前記出力の固有情報との比較を
行い、その比較結果により、ボードの種類を識別
判定する機能を持つ。7は入出力記録手段であ
り、検査指令をキー操作すると共に前記ボード
2,3,4…の良否判定結果を記録するための機
能を持つ。
上記構成に於て、本装置の検査用コネクタに装
着された前記ボード2に対し、例えば、インター
フエース回路5から、ボード有無信号が発せられ
ると、該インターフエース回路5では、該ボード
2を介してフイードバツクされるボード2有りの
信号を受信し、該ボード2有り信号受信と同期し
て、ボード種類識別手段6から前記ボード2,
3,4…の固有情報が出力され前記ボード2を介
しアンサバツクされる情報と該出力固有情報との
比較を行い、その比較結果により前記ボード2の
種類(A)であることを識別判定し該判定結果により
前記制御部1において該ボード種類(A)の検査プロ
グラムを選択起動させ、該ボード種類(A)の良否が
該制御部1で判定され、該制御部1での判定結果
が、前記記録手段7で記録される。同様にして他
の被検査ボード3,4…についても良否の判定が
処理が実行され、判定結果の記録が実行される。
次に第2図に複数種類、複数枚数(同一種類で
の複数枚も含む)の被検査ボードの同時診断プロ
グラムの処理内容を示す。同図において、ステツ
プ11で前記記録手段7からのキー操作により検査
スタート指令が発せられると、次ステツプ12で予
めコネクタアドレス(以下CNアドレスという)
を初期設定する。次にステツプ13ではCNアドレ
スを更新し、本ステツプでは先ず最初のCNアド
レス(今仮に01とする)を設定し、次ステツプ14
に移行する。本ステツプではインターフエース回
路5から出力されるボード有無信号が上記最初の
コネクタに装着された被検査ボードを介し該イン
ターフエース回路5において受信され(該コネク
タに被検査ボードが未装着の場合は、未装着信号
が受信される)ボードの有無が確認される。即ち
既述検査装置に必ずしも全数の被検査ボードが装
着されていない場合もあり有るからである。そこ
で本ステツプで被検査ボードが存在しないと判定
された場合はスイツプ13に戻りCNアドレスを更
新した後ステツプ14に移行する(即ちCNアドレ
スをCN02に設定する)。一方、前記ステツプ14
で被検査ボードの存在が確認されると、次ステツ
プ15では個々の被検査ボードに対応して定義され
ているボード固有情報(今仮にPI01、PIo-1、PIo
とする)のうちPI01が、ボード種類識別手段6か
ら出力され、次ステツプ16では、前記ステツプ15
からの該出力情報と被検査ボードからのアンサバ
ツク情報とが比較処理され、該被検査ボードの種
類が何であるかの識別判定が処理実行される。こ
こで、前記出力固有情報PI01に対しての、該ステ
ツプ16での比較判定結果が“NO”であるとき
は、ステツプ23に移行し固有情報出力カウンタを
+1(即ちPI02に設定する)しステツプ15に戻る。
一方前記ステツプ16での判定結果で、前記被検査
ボードの種類が(A)であると識別判定されたとする
と、次ステツプのステツプ17では該種類(A)に対応
した検査プログラムが前記制御部1の被検査プロ
グラム起動指令により選択起動され、該ボード(A)
の性能検査がスタートする。更にステツプ18で
は、前記制御部1からの起動プログラムにより該
ボード(A)からの情報が正常かどうかの比較処理が
行われ、次ステツプ19で、前記ステツプ18での比
較結果から前記ボード(A)の良否、即ち“OK”か
“NG”かの判定が行われる。本ステツプでの判
定結果が“OK”であれば次ステツプ20で前記記
録手段7に対し“OK”なる出力を発して、該ボ
ード(A)が正常であることを表示あるいは印字させ
る。一方、前記ステツプ19での判定結果が、
“NG”である時はステツプ21に移行して、前記
記録手段7に対して、“NG”なる出力を発して、
該ボード(A)が異常であることを表示あるいは印字
させる。そしてステツプ20あるいはステツプ21か
ら次ステツプ22に移行する。本ステツプ22では、
前記検査装置に装着されている前記被検査ボード
に対応したCNアドレスが最終アドレス迄進んだ
か(即ち、前記検査装置のCNアドレスCN01
CNo-1、CNoに装着されている被検査ボード全て
の性能検査が完了しているか)どうかの判定処理
が行われる。そこで、本ステツプ22での判定結果
に於いてCNアドレスが最終アドレス迄進んでい
ない場合は、ステツプ13に戻りCNアドレスを更
新して、前記ステツプ14に移行する。一方該ステ
ツプ22での判定結果に於てCNアドレスが最終ア
ドレス迄進んだと判定された場合には次ステツプ
24に移行し、前記被検査ボード検査プログラムの
実行を終了する。尚、被検査ボードの種類(B),(C)
…についての性能検査も前述同様な処理内容とな
る。
次に第3図に本発明に係るプリント基板装置の
主要部の具体的構成を実施例を用いて説明する。
同図に於て制御部1は、CPU35とメモリ36
とからなり、記録手段7からの検査スタート指令
のキー操作により、該制御部1から前記インター
フエース回路5に設けられたボード有無信号発生
部25に対して、ボード有無信号発生指令が与え
られ、この時該信号発生部よりCNアドレスで
“CN01”が前記本装置の検査用コネクタ37〜A
に対し出力設定され、前記被検査ボード2を介し
てフイードバツクされる信号を、前記インターフ
エース5に設けられた信号ドライバ26を介して
同インターフエース5のボード有無信号受信部2
7に於て受信ボードの有無を検知する(ここで該
受信部は前記ボード有無信号発生部のCNアドレ
スCN01〜CNo-1、CNoに対応する受信ビツト
CNR01、CNR02、CNRo-1、CNRoを持つものと
し、該対応受信ビツトでの受信情報が論理“1”
でボードが存在するものと仮定する)。ここで今、
仮に前記ボード有無信号発生部のビツトCN01
ら論理“1”の信号が発せられたとすると、該発
生信号は、パワードライバ28に入力され該パワ
ードライバを“ON”状態にする。ここで該パワ
ードライバの出力側の一方がソース電源端子(以
下VST端子と称す)29に接続されており、他方
が本装置の検査用コネクタ37〜Aを介し被検査
ボード2のボード有無信号入出力端子(以下VCC
端子と称す)38〜Aに接続されていることか
ら、前記パワードライバ28の“ON”により、
前記VST端子29のソース電圧が前記検査用コネ
クタ37〜Aに印加される。ここで前記ボード2
が装着されている場合は、前記VST端子29から
のソース電圧が該ボード2の入出力端子38〜A
を介して、信号ドライバ26を通つてボード有無
信号受信部27のCN01に対応する受信ビツト
CNR01に論理“1”の情報として受信される。
一方、前記ボード2が本装置の検査用コネクタ3
7〜Aに未装着の場合は、前記パワードライバ2
8が“ON”して前記VST端子29からソース電
圧が、該コネクタに印加されても、該検査用コネ
クタ37〜Aでの入出力ラインは、“OPEN”と
なるため、前記ボード有無信号受信部27の
CN01に対応する受信ビツトCNR01での受信情報
はプルダウン抵抗30により論理“0”として受
信されるため、前記コネクタ37〜Aに被検査ボ
ードが未装着であることが判定され、CN01に対
応する検査用コネクタのボード未装着情報が前記
制御部1へアンサーされ、該制御部1から前記ボ
ード有無信号発生部25に対しCNアドレスの更
新指令が発せられ、該信号発生部5のCN02のビ
ツトに論理“1”が設定され、CN02に対応する
パワードライバ28を“ON”させ、検査用コネ
クタ37〜B、VCC端子38〜Bを介して、前記
信号ドライバを通りボード有無信号受信部27
の、前記CN02に対応する受信ビツトCNR02に、
前記被検査ボードが装着されている場合は論理
“1”未装着の場合は論理“0”の情報が受信さ
れる。以下、該受信部27での受信情報が論理
“0”である場合は、前記制御部1から前記信号
発生部に対しCNアドレスデクリメント指令が発
せられCN03、CN04、CNo-1、CNoと被検査ボー
ドの有無判定が実行される。次に前記ボード種類
識別手段6は、ボード固有情報出力部32、同固
有情報比較部33、及び識別判定部34とからな
り、該情報出力部32は、アドレスバス8、デー
タバス9、コントロールバス10により、本装置
の検査用コネクタ37〜A,37〜B,37〜C
…と接続されており、固有情報の出力及びアンサ
バツク情報は、該バス8,9,10を介して行わ
れる。又、前記固有情報出力部32は固有情報比
較部33と接続され、該情報比較部33では、前
記固有情報出力部32からの出力固有情報と、被
検査ボードからのアンサバツク情報との比較が行
われる。ここでの該情報比較結果は、識別判定部
34に出力され、前記被検査ボードの種類が識別
される。
今仮に被検査ボード(A)を含む複数種類の複数枚
数のボード性能検査を行うに際し、先ず最初に前
記被検査ボード2(以下単にボード2と称す)を
検査するものとすれば、既述したスタート指令に
より、本実施例では、既述したようにインターフ
エース回路5のボード有無信号発生部25の
CN01アドレスビツトに論理“1”が出力設定さ
れる。該論理信号“1”は同インターフエース回
路5に設けられたパワードライバ28に入力され
該パワードライバ28を“ON”にする。該パワ
ードライバの出力は、一方がVST端子(該端子に
は前記検査スタート指令に同期して、今仮に+
5Vが印加されているものとする)に接続され他
方が検査用コネクタ37〜Aを介して被検査ボー
ド2のVCC端子38〜Aに接続されているため、
該端子にソース電圧がかかり、この電圧が信号ド
ライバ26を通つてボード有無信号受信部27の
CNR01に論理“1”として受信されると同時に、
発光素子31を駆動させ、前記CN01アドレスビ
ツトに対応するLE01を点灯させる。ここで該信
号受信部27のCNR01に“1”が受信されると、
既述したようにボード2の有りを判定する。
次に前記判定したボード有りの判定結果に基づ
いて、前記ボード2に対し、前記制御部1からボ
ード固有情報出力部32に固有情報出力指令が与
えられ、固有情報出力部32から前記アドレスバ
ス8、データバス9、コントロールバス10を介
して固有情報が出力される(今仮に該固有情報の
発生パターンは、最初に“0004”次に“FF04”
次いで“55AA”というような16進で16ビツト出
力により行われるものとする)。該16ビツト出力
信号は、前記被検査ボードの種類を識別するため
の固有情報であり、今、仮にボード(A)に対応する
16ビツトの識別情報が“0004”と定義しておけ
ば、今、最初に発せられる固有情報“0004”によ
りボード2のレジスタに“0004”が書き込まれる
(ここでボード(A)のレジスタには固有情報として
“0004”のみが書き込み可能とする)。次に前記制
御部1により前記ボード固有情報出力部32へボ
ード2のレジスタの内容読み出し指令が与えら
れ、該出力部32は、該ボード2のレジスタ読み
出しを実行する。ここで該レジスタには、前記定
義してある固有情報“0004”が書き込まれてお
り、前記レジスタ読み出しにより、前記出力部3
2に“0004”がアンサバツクされ、前記固有情報
比較部33で、前記出力部からの出力固有情報
“0004”と前記ボード2からアンサバツクされた
情報“0004”との比較処理が行われ前記識別判定
部34に於て、固有情報“0004”が、ボード(A)な
る種類のボードの固有情報であることが識別判定
され、該識別判定結果(本実施例では、前記
CN01アドレスビツトに対応して設定されている、
前記検査用コネクタ37〜Aに、ボード(A)なる種
類の被検査ボードが装着されていることを確認)
が前記制御部1に出力される。
次に制御部1では、ボード種類(A)なる被検査ボ
ードに対応した、メモリ36に格納してある検査
プログラムをスタートさせ、最初の性能検査が開
始される。
最初の被検査ボード2の性能検査が完了すると
制御部1から前記ボード有無信号発生部25に対
し検査用コネクタ37〜Bに対応して設けられて
いるCNアドレスビツトCN02に論理“1”が出力
設定され、前記パワードライバ28のCN02に対
応するドライバを“ON”させ該ドライバ28の
出力により前記VST端子に印加された+5Vを、検
査用コネクタ37〜Bに印加し、被検査ボード3
のVCC端子38〜Bを介して前記信号ドライバ2
6を通り前記ボード有無信号受信部27のCN02
に対応する受信ビツトCNR02に論理“1”とし
て受信されると共に、発光素子31の前記CN02
に対応する“LE02”を発光させる。ここで該信
号受信部27の“CNR02”に“1”が受信され
ると、既述したように検査用コネクタ37〜Bに
被検査ボード3が存在するとの定義情報であり、
制御部1から前記固有情報出力部32に対し固有
情報出力指令が与えられ、該出力部32から前記
バス8,9,10を介して固有情報(今、仮に検
査用コネクタ37〜Bにはボードの種類が(B)なる
被検査ボードが装着され、かつ該ボード(B)の固有
情報が“FF04”であるとする)がボード3に対
し発せられ、該ボード3のレジスタに“FF04”
が書き込まれる(ここでも、ボードの種類(B)なる
ボードのレジスタに書き込み可能な固有情報は
FF04とする)。ここで前記制御部1により、前記
ボード固有情報出力部32へボード3のレジスタ
内容読み出し指令が与えられ、該入出力部32
は、該ボード3のレジスタ読み出しを実行する。
ここで該レジスタには、前記ボードの種類(B)とし
ての固有情報“FF04”が書き込まれており、前
記レジスタの読み出しにより、前記出力部32に
“FF04”がアンサバツクされ、前記固有情報比較
部33で、前記出力部32からの出力固有情報
“FF04”と前記ボード3からのアンサバツク情報
“FF04”との比較処理が行われ、前記識別判定部
34に於て、該ボード3の種類が(B)なる種類のボ
ードであることが識別判定されると同時に前記制
御部1によりメモリ36に格納してあるボード種
類(B)に対応する検査プログラムをスタートさせ、
ボード(B)の性能検査が行われる。
以下、同様に被検査ボード4(ボード種類C)
の種類識別は、固有情報出力部32からのボード
種類(C)に対応した固有情報“55AA”が出力され
た時、制御部1によるボード4のレジスタ読み出
しアンサバツク情報が“55AA”として比較処理
された時に、識別判定部34に於てボード4の種
類が(C)であることが識別判定される。
以上説明したように、本実施例では被検査ボー
ドが本検査装置の検査用コネクタ37〜A,37
〜B,37〜C…に装着されているか否か、換言
すれば、被検査ボードの有無を確認し、被検査ボ
ードが有ればその被検査ボードの種類が判明する
ように構成したものであるため、本装置に装着す
る被検査ボードの挿入順序、挿入位置、挿入枚
数、及びボードの種類には無関係に被検査ボード
の性能検査を可能とし、著しく検査効率が改善さ
れる。又、ボード固有情報出力部32からの各バ
ス8,9,10の検査用コネクタ37〜A,37
〜B,37〜C…への接続をそれぞれ検査用コネ
クタ毎に配線することにより各検査用コネクタ3
7〜A,37〜B,37〜C…からボード固有情
報出力部32への接続は、それぞれの検査用コネ
クタから単独でボード固有情報出力部32への配
線の必要はなく、第3図に示す如く各検査用コネ
クタ37〜A,37〜B,37〜C…間の渡り配
線のみで済むため、配線が非常に簡素化できる利
点がある。
又、被検査ボード有無の確認手段をインターフ
エース回路5に集約構成としたことにより被検査
ボード内に於る、ボード有無確認手段に係る構成
は、ボード有無信号入出力端子(ボードのVCC
子)を設定するのみでよいため、被検査ボードの
本装置に係る増設コストをなくした利点もある。
更には記録部(例えば入出力タイプライタ等)7
のキー操作は、被検査ボード毎にキーインする必
要がなく、又、従来行われてきた被検査ボード1
枚毎の単一検査に見られる如く1枚の検査終了毎
に被検査ボードを交換する段取替の手間がなく、
ボード交換時に行われる電源の“ON”、“OFF”
操作も省くことができるので、入出力タイプライ
タの人為的ミスを防止できるばかりでなく、検査
時間の大幅短縮が可能。
以上の如く、本実施例では、ボード種類識別手
段からの予め定義設定してあるボードの固有情報
の出力情報とアンサバツク情報との比較によりボ
ード種類の識別が可能であるため、ボードの種類
(種類が増加すれば、固有情報を別設定すれば良
い)に無関係に、又、被検査ボードの枚数に制限
なく(この場合は、本検査装置の検査用コネクタ
数により決まる)同時に検査することができる。
以上本発明によれば、検査効率が良好で、高信
頼性のプリント基板検査装置を提供できる。
【図面の簡単な説明】
第1図は本発明に係るプリント基板検査装置の
全体構成を示すブロツク図、第2図はプリント基
板診断プログラムの処理内容を示すフローチヤー
ト、第3図は本発明に係るプリント基板検査装置
の主要部の具体的構成を示す回路図である。 1……制御回路、2〜4……被検査ボード、5
……インターフエース回路、6……ボード種類識
別手段、7……入出力記録手段。

Claims (1)

  1. 【特許請求の範囲】 1 複数種類の被検査ボードの良否判定を行うプ
    リント基板検査装置に於て、複数種類、複数枚数
    の被検査ボードと、該被検査ボードの有無を判別
    する信号を発するボード有無信号発生手段と該ボ
    ード有無信号発生手段から発せられる信号を前記
    被検査ボードを介して受信するボード有無信号受
    信手段とから成るインターフエース回路と、該被
    検査ボードの種類毎の固有情報を出力する固有情
    報出力手段と該固有情報出力手段から発せられる
    情報により前記被検査ボードからアンサバツクさ
    れる情報を前記固有情報出力手段からの出力情報
    と比較する比較手段と、該比較手段での比較結果
    から前記ボードの種類を識別する識別判定手段と
    から成るボード種類識別手段と、前記被検査ボー
    ドに対応する複数個の検査プログラムを格納する
    メモリ手段と該検査プログラムを前記識別手段に
    より識別した結果に基づいて該識別ボードに対応
    する検査プログラムを選択起動させ、かつ、該識
    別ボードの検査結果によりボードの合否を判定す
    るCPU部とから成る制御手段と、該制御手段で
    の合否判定結果を表示あるいは印字させる記録手
    段とを含んで構成されることを特徴とするプリン
    ト基板検査装置。 2 前項記載のインターフエース回路が前記被検
    査ボードの有無信号発生手段及びボード有無信号
    受信手段は、該ボード有無信号発生手段の複数本
    の出力ラインが複数個のパワードライバ入力に接
    続され、該パワードライバの出力ラインは前記被
    検査ボードに検査用コネクタを介し接続され、か
    つ、該出力ラインの他方は、充分に余裕のあるソ
    ース電源端子に接続されており、前記被検査ボー
    ドは複数個の信号ドライバ、複数個のプルダウン
    抵抗、及び複数個の発光素子の入力ラインに接続
    され、該信号ドライバの出力は前記ボード有無信
    号受信手段の複数本の入力ラインに接続されてお
    り、前記プルダウン抵抗及び発光素子の出力は
    GNDに接続されているように構成されているこ
    とを特徴とする特許請求の範囲第1項記載のプリ
    ント基板検査装置。 3 前記ボード種類識別手段は、ボード固有情報
    出力手段の出力ラインが、アドレスバス、データ
    バス、コントロールバスを介して前記検査用コネ
    クタに共通接続されており、該出力部は前記比較
    手段と接続され、該比較手段は前記識別判定手段
    に接続されているように構成したことを特徴とす
    る特許請求の範囲第1項あるいは第2項記載のプ
    リント基板検査装置。
JP57055365A 1982-04-05 1982-04-05 プリント基板検査装置 Granted JPS58172562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57055365A JPS58172562A (ja) 1982-04-05 1982-04-05 プリント基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57055365A JPS58172562A (ja) 1982-04-05 1982-04-05 プリント基板検査装置

Publications (2)

Publication Number Publication Date
JPS58172562A JPS58172562A (ja) 1983-10-11
JPH0257676B2 true JPH0257676B2 (ja) 1990-12-05

Family

ID=12996456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57055365A Granted JPS58172562A (ja) 1982-04-05 1982-04-05 プリント基板検査装置

Country Status (1)

Country Link
JP (1) JPS58172562A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549085B2 (ja) * 1984-01-12 1996-10-30 株式会社東芝 半導体試験装置
IT1195155B (it) * 1986-09-09 1988-10-12 Fiat Auto Spa Sistema per la diagnosi di anomalie o guiasti di una pluralita di tipi di sistemi elettronici di controllo installati a bordo di autoveicoli
US4965515A (en) * 1986-10-15 1990-10-23 Tokyo Electron Limited Apparatus and method of testing a semiconductor wafer
JP2642946B2 (ja) * 1988-05-19 1997-08-20 東京エレクトロン株式会社 プローブ装置
KR0152260B1 (ko) * 1988-07-08 1998-12-15 고다까 토시오 프로우브 장치

Also Published As

Publication number Publication date
JPS58172562A (ja) 1983-10-11

Similar Documents

Publication Publication Date Title
JPS6134639A (ja) 電子回路試験装置
US4926425A (en) System for testing digital circuits
US4335425A (en) Data processing apparatus having diagnosis function
US5359547A (en) Method and apparatus for testing processor-based computer modules
US4847838A (en) Circuit for testing the bus structure of a printed wiring card
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
JPH0257676B2 (ja)
JP3200565B2 (ja) マイクロプロセッサおよびその検査方法
JPH06180657A (ja) コンピュータシステムボードの試験方法及び装置
US8438435B2 (en) Method for testing an address bus in a logic module
JP2002139551A (ja) 半導体試験装置
JP3664466B2 (ja) メモリ・チェック・テスト実行方法及び記憶媒体
JP3873586B2 (ja) 回路基板検査装置および回路基板検査方法
JP3586609B2 (ja) 複数のスロットを持つボードの検査方式
JPH0546487A (ja) フアイル盤誤実装検出装置
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
JP2906417B2 (ja) マイクロコンピュータの試験方式
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
JP2720761B2 (ja) 半導体集積回路試験装置
JP2697593B2 (ja) モニタバーイン装置
JPH0793225A (ja) メモリチェック方式
JPS61262672A (ja) プリント板検査装置
JPH05150019A (ja) Ic試験装置
JPS5914196A (ja) マイクロコンピユ−タの試験装置
JPH05233846A (ja) マイクロプロセッサ