JPH05233846A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH05233846A JPH05233846A JP4004384A JP438492A JPH05233846A JP H05233846 A JPH05233846 A JP H05233846A JP 4004384 A JP4004384 A JP 4004384A JP 438492 A JP438492 A JP 438492A JP H05233846 A JPH05233846 A JP H05233846A
- Authority
- JP
- Japan
- Prior art keywords
- data
- external
- microprocessor
- circuit
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイクロプロセッサから外部回路へのデータ書
き込み時、外部データバスに異常がないか自己テストす
る。 【構成】従来のマイクロプロセッサ２０ｂに、外部バス
１からのデータＳ１を入力バッファ２８を介して入力
し、内部書込信号５に制御されて格納され、また読出信
号３０に制御されて内部バス９に出力するテスト用レジ
スタ３０を付加したもので、その他のブロックおよびそ
れらの機能動作は従来と同様である。 【効果】従来よりも簡単に測定できかつ準備期間を短く
する。また、使用している時でも外部回路へ正しく書き
込みデータが到達したことをマイクロプロセッサ内でモ
ニタできる。
き込み時、外部データバスに異常がないか自己テストす
る。 【構成】従来のマイクロプロセッサ２０ｂに、外部バス
１からのデータＳ１を入力バッファ２８を介して入力
し、内部書込信号５に制御されて格納され、また読出信
号３０に制御されて内部バス９に出力するテスト用レジ
スタ３０を付加したもので、その他のブロックおよびそ
れらの機能動作は従来と同様である。 【効果】従来よりも簡単に測定できかつ準備期間を短く
する。また、使用している時でも外部回路へ正しく書き
込みデータが到達したことをマイクロプロセッサ内でモ
ニタできる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特に外部のデータバスのテストに関する。
し、特に外部のデータバスのテストに関する。
【０００２】
【従来の技術】図３は従来のマイクロプロセッサを使用
したシステム例のブロック図で、外部データバス１はマ
イクロプロセッサ２０ｂと外部のメモリ回路３１，Ｉ／
Ｏ制御回路３２間等とを接続されて互いにデータＳ１の
授受を行ない、外部アドレスバス２はマイクロプロセッ
サ２０ｂと各回路３１，３２に接続されて内部のアドレ
ス信号Ｓ２の供給を受ける。外部書込信号線３はマイク
ロプロセッサ２０ｂからの外部書込信号Ｓ３を各回路３
１，３２に書込む為の配線である。
したシステム例のブロック図で、外部データバス１はマ
イクロプロセッサ２０ｂと外部のメモリ回路３１，Ｉ／
Ｏ制御回路３２間等とを接続されて互いにデータＳ１の
授受を行ない、外部アドレスバス２はマイクロプロセッ
サ２０ｂと各回路３１，３２に接続されて内部のアドレ
ス信号Ｓ２の供給を受ける。外部書込信号線３はマイク
ロプロセッサ２０ｂからの外部書込信号Ｓ３を各回路３
１，３２に書込む為の配線である。
【０００３】図４はマイクロプロセッサ２０ｂの外部・
インタフェース回路部の一例のブロック図で、バッファ
制御信号４は書込信号出力回路２１から出力され書込信
号バッファ２２を制御して内部書込信号５を外部へ出力
する。バッファ制御信号６はアドレス信号出力回路２５
から出力されアドレスバス・バッファ２６を制御して内
部アドレスバス７のアドレス信号Ｓ２を外部に出力す
る。
インタフェース回路部の一例のブロック図で、バッファ
制御信号４は書込信号出力回路２１から出力され書込信
号バッファ２２を制御して内部書込信号５を外部へ出力
する。バッファ制御信号６はアドレス信号出力回路２５
から出力されアドレスバス・バッファ２６を制御して内
部アドレスバス７のアドレス信号Ｓ２を外部に出力す
る。
【０００４】バッファ制御信号８はデータバス制御回路
２４から出力され内部データバス９のデータを外部デー
タバス１と授受する。読出信号１０は汎用レジスタ２３
を制御し内部データバス９に格納データを出力させる。
２４から出力され内部データバス９のデータを外部デー
タバス１と授受する。読出信号１０は汎用レジスタ２３
を制御し内部データバス９に格納データを出力させる。
【０００５】図３に示したマイクロプロセッサ・システ
ムを製作／試験する場合は、マイクロプロセッサ２０ｂ
からメモリ回路３１、Ｉ／Ｏ制御回路３２ヘデータの書
込／読出を行ない、設計が正しいか、あるいは設計通り
動作するかを試行するが、マイクロプロセッサ２０ｂか
らメモリ回路３１にデータを書き込もうとした際に、誤
ってＩ／Ｏ制御回路３２から出力するなどして外部デー
タバス１上のデータＳ１が壊れて誤データＳＸになる
と、マイクロプロセッサ２０ｂから送られたデータＳ１
はメモリ回路３１へ正しく格納されない。
ムを製作／試験する場合は、マイクロプロセッサ２０ｂ
からメモリ回路３１、Ｉ／Ｏ制御回路３２ヘデータの書
込／読出を行ない、設計が正しいか、あるいは設計通り
動作するかを試行するが、マイクロプロセッサ２０ｂか
らメモリ回路３１にデータを書き込もうとした際に、誤
ってＩ／Ｏ制御回路３２から出力するなどして外部デー
タバス１上のデータＳ１が壊れて誤データＳＸになる
と、マイクロプロセッサ２０ｂから送られたデータＳ１
はメモリ回路３１へ正しく格納されない。
【０００６】このような場合、マイクロプロセッサ・シ
ステムの製作者は、この原因を調べるため、メモリ回路
３１は悪くないか、マイクロプロセッサ２０ｂは正しく
データＳ１，アドレスＳ２，書込信号Ｓ３を出力してい
るかなど、様々な角度から測定器等を用いて検証を行な
う。
ステムの製作者は、この原因を調べるため、メモリ回路
３１は悪くないか、マイクロプロセッサ２０ｂは正しく
データＳ１，アドレスＳ２，書込信号Ｓ３を出力してい
るかなど、様々な角度から測定器等を用いて検証を行な
う。
【０００７】
【発明が解決しようとする課題】上述した従来のマイク
ロプロセッサは、それを使用してシステムの製作／試験
を行ない、期待通りに動作しなかった場合に、その原因
を見つけるため測定器等の外部装置に使用していた。
ロプロセッサは、それを使用してシステムの製作／試験
を行ない、期待通りに動作しなかった場合に、その原因
を見つけるため測定器等の外部装置に使用していた。
【０００８】本発明の目的は、外部データバスの状態を
内部回路を容易に調べることができるマイクロプロセッ
サを提供することにある。
内部回路を容易に調べることができるマイクロプロセッ
サを提供することにある。
【０００９】
【課題を解決するための手段】本発明のマイクロプロセ
ッサは、アドレス信号出力回路，書込信号出力回路，外
部のデータバスや外部書込信号とのインタフェース回路
を有するマイクロプロセッサにおいて、前記外部への書
込み動作と同時に外部データバスから内部にデータを格
納するレジスタ回路を付加して構成されている。
ッサは、アドレス信号出力回路，書込信号出力回路，外
部のデータバスや外部書込信号とのインタフェース回路
を有するマイクロプロセッサにおいて、前記外部への書
込み動作と同時に外部データバスから内部にデータを格
納するレジスタ回路を付加して構成されている。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の外部・インタフェー
ス回路部の一例と外部バスのブロック図である。本実施
例のマイクロプロセッサ２０は、図４に示した従来のマ
イクロプロセッサ２０ｂに、外部バス１からのデータＳ
１を入力バッファ２８を介して入力し、内部書込信号５
に制御されて格納され、また読出信号３０に制御されて
内部データバス９に出力するテスト用レジスタ３０を付
加したもので、その他のブロックおよびそれらの機能動
作は従来と同様である。
る。図１は本発明の第１の実施例の外部・インタフェー
ス回路部の一例と外部バスのブロック図である。本実施
例のマイクロプロセッサ２０は、図４に示した従来のマ
イクロプロセッサ２０ｂに、外部バス１からのデータＳ
１を入力バッファ２８を介して入力し、内部書込信号５
に制御されて格納され、また読出信号３０に制御されて
内部データバス９に出力するテスト用レジスタ３０を付
加したもので、その他のブロックおよびそれらの機能動
作は従来と同様である。
【００１１】次にブロックの動作を説明する。マイクロ
プロセッサ２０はメモリ回路３１，Ｉ／Ｏ制御回路３２
等の外部回路へデータを書き込む際、内部書込信号５は
アクティブとなり、内部アドレスバス７，内部データバ
ス９を通じてそれぞれアドレス，データを出力するが、
ここで誤ってＩ／Ｏ制御回路３２から出力するなどして
外部データバス１上のデータＳ１が壊れると、壊れたデ
ータＳＸはメモリ回路３１に書き込まれると共に、内部
書込信号５がアクティブなので、入力バッファ２９を経
由してテスト用レジスタ３０内にも格納される。その
後、テスト用レジスタ３０内のデータを読出信号１０に
よって読み出せば、外部データバス１上で本来のデータ
Ｓ１が壊れて誤データＳＸになっていたことがわかる。
プロセッサ２０はメモリ回路３１，Ｉ／Ｏ制御回路３２
等の外部回路へデータを書き込む際、内部書込信号５は
アクティブとなり、内部アドレスバス７，内部データバ
ス９を通じてそれぞれアドレス，データを出力するが、
ここで誤ってＩ／Ｏ制御回路３２から出力するなどして
外部データバス１上のデータＳ１が壊れると、壊れたデ
ータＳＸはメモリ回路３１に書き込まれると共に、内部
書込信号５がアクティブなので、入力バッファ２９を経
由してテスト用レジスタ３０内にも格納される。その
後、テスト用レジスタ３０内のデータを読出信号１０に
よって読み出せば、外部データバス１上で本来のデータ
Ｓ１が壊れて誤データＳＸになっていたことがわかる。
【００１２】図２は本発明の第２の実施例のブロック図
で、本実施例のマイクロプロセッサ２０ａは、図１のマ
イクロプロセッサ２０内に、外部書込信号Ｓ３を内部に
入力する入力バッファ２９を付加している。第１の実施
例が書込信号として外部から内部の書込信号５を入力し
ていたのに対し、本実施例では外部書込信号線３から書
込信号Ｓ３を入力しており、書込信号Ｓ３がマイクロプ
ロセッサ２０ａの外部で正常に動作しているかどうか調
べることができる。
で、本実施例のマイクロプロセッサ２０ａは、図１のマ
イクロプロセッサ２０内に、外部書込信号Ｓ３を内部に
入力する入力バッファ２９を付加している。第１の実施
例が書込信号として外部から内部の書込信号５を入力し
ていたのに対し、本実施例では外部書込信号線３から書
込信号Ｓ３を入力しており、書込信号Ｓ３がマイクロプ
ロセッサ２０ａの外部で正常に動作しているかどうか調
べることができる。
【００１３】ただし、テスト用レジスタ３０に期待通り
のデータが入力されていない場合に、その不良原因が、
外部データバス１か外部書込信号Ｓ３のいずれにあるか
を特定することはできない。
のデータが入力されていない場合に、その不良原因が、
外部データバス１か外部書込信号Ｓ３のいずれにあるか
を特定することはできない。
【００１４】
【発明の効果】以上説明したように本発明は、内部にテ
スト用レジスタを設けたことにより、データ書き込み時
の外部データバスの状態をマイクロプロセッサ内で調べ
ることができ、従来よりも簡単に測定でき、かつその準
備期間を短くする効果がある。
スト用レジスタを設けたことにより、データ書き込み時
の外部データバスの状態をマイクロプロセッサ内で調べ
ることができ、従来よりも簡単に測定でき、かつその準
備期間を短くする効果がある。
【００１５】なお、試験時だけではなく実使用時にも外
部回路にデータを書き込んだ後に、テスト用レジスタを
読み出すように制御設定すると、使用している時でも外
部回路へ正しく書き込みデータが到達したことをマイク
ロプロセッサ内でモニタできるという効果もある。
部回路にデータを書き込んだ後に、テスト用レジスタを
読み出すように制御設定すると、使用している時でも外
部回路へ正しく書き込みデータが到達したことをマイク
ロプロセッサ内でモニタできるという効果もある。
【図１】本発明の第１の実施例と外部バスのブロック図
である。
である。
【図２】本発明の第２の実施例と外部バスのブロック図
である。
である。
【図３】従来のマイクロプロセッサ・システムの一例の
ブロック図である。
ブロック図である。
【図４】図３のマイクロプロセッサと外部回路のブロッ
ク図である。
ク図である。
【符号の説明】 １ 外部データバス ２ 外部アドレスバス ３ 外部書込信号 ４ バッファ制御信号 ５ 内部書込信号 ６ バッファ制御信号 ７ 内部アドレスバス ８ バッファ制御信号 ９ 内部データバス １０ 読出信号 ２０ マイクロプロセッサ ２１ 書込信号出力回路 ２２ 書込信号バッファ ２３ 汎用レジスタ ２４ データバス制御回路 ２５ アドレス信号出力回路 ２６ アドレスバス・バッファ ２７ データバス・バッファ ２８，２９ 入力バッファ ３０ テスト用レジスタ ３１ メモリ回路 ３２ Ｉ／Ｏ制御回路
Claims (1)
- 【請求項１】 アドレス信号出力回路，書込信号出力回
路，外部のデータバスや外部書込信号とのインタフェー
ス回路を有するマイクロプロセッサにおいて、前記外部
への書込動作と同時に前記外部データバスから内部にデ
ータを格納するレジスタ回路を付加したことを特徴とす
るマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004384A JPH05233846A (ja) | 1992-01-14 | 1992-01-14 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004384A JPH05233846A (ja) | 1992-01-14 | 1992-01-14 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233846A true JPH05233846A (ja) | 1993-09-10 |
Family
ID=11582869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004384A Withdrawn JPH05233846A (ja) | 1992-01-14 | 1992-01-14 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988000986A1 (en) * | 1986-07-25 | 1988-02-11 | Nisshin Steel Co., Ltd. | Process for forming insulating film on electrical sheet |
-
1992
- 1992-01-14 JP JP4004384A patent/JPH05233846A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988000986A1 (en) * | 1986-07-25 | 1988-02-11 | Nisshin Steel Co., Ltd. | Process for forming insulating film on electrical sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
| JPH05233846A (ja) | マイクロプロセッサ | |
| JPS6146864B2 (ja) | ||
| US8438435B2 (en) | Method for testing an address bus in a logic module | |
| JPS6016996Y2 (ja) | 入出力インタフエイス装置のアドレス選択装置 | |
| JPH0257676B2 (ja) | ||
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| JP2861001B2 (ja) | 入出力回路 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH01177146A (ja) | メモリ・チェック回路 | |
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPH05241900A (ja) | コンピュータのプログラム動作確認方式 | |
| JP2002049504A (ja) | フラッシュメモリを含むシステムおよびフラッシュメモリ内蔵ｌｓｉ並びにそれらを用いたデバッグシステム | |
| JPS6086641A (ja) | １チツプマイクロコンピユ−タ | |
| JPH02137045A (ja) | アドレスチェック方式 | |
| JPS5844260B2 (ja) | 期待値パタ−ン作成装置 | |
| JPH0863370A (ja) | 実行アドレス検出機能付きｉｃソケット | |
| JPS6236578B2 (ja) | ||
| JPS6212542B2 (ja) | ||
| JPH02126344A (ja) | プログラム処理時間測定システム | |
| JPS617947A (ja) | 制御記憶装置 | |
| JP2001133516A (ja) | 半導体テスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |