JPH0863370A - 実行アドレス検出機能付きｉｃソケット - Google Patents
実行アドレス検出機能付きｉｃソケットInfo
- Publication number
- JPH0863370A JPH0863370A JP19916594A JP19916594A JPH0863370A JP H0863370 A JPH0863370 A JP H0863370A JP 19916594 A JP19916594 A JP 19916594A JP 19916594 A JP19916594 A JP 19916594A JP H0863370 A JPH0863370 A JP H0863370A
- Authority
- JP
- Japan
- Prior art keywords
- address
- socket
- rom
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Debugging And Monitoring (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 アドレスチェックを簡単に実行することがで
きる実行アドレス検出機能付きＩＣソケットを提供す
る。 【構成】 ＲＯＭのアドレスバスと同数のスイッチから
成るアドレス設定手段と、アドレス設定手段によって設
定されたアドレスとＲＯＭのアドレスとが一致したこと
を検出するアドレス一致検出手段と、アドレス一致検出
手段の出力信号を保持するラッチ手段と、ラッチ手段の
出力を表示する表示手段と、ラッチ手段をリセットする
リセット手段を有する。 【効果】 操作性の向上および正確な測定をすることが
できる。
きる実行アドレス検出機能付きＩＣソケットを提供す
る。 【構成】 ＲＯＭのアドレスバスと同数のスイッチから
成るアドレス設定手段と、アドレス設定手段によって設
定されたアドレスとＲＯＭのアドレスとが一致したこと
を検出するアドレス一致検出手段と、アドレス一致検出
手段の出力信号を保持するラッチ手段と、ラッチ手段の
出力を表示する表示手段と、ラッチ手段をリセットする
リセット手段を有する。 【効果】 操作性の向上および正確な測定をすることが
できる。
Description
【０００１】
【産業上の利用分野】本発明はＲＯＭに書き込まれたプ
ログラムの動作を確認するために、指定したアドレスの
命令が実行されたか否かを調べる実行アドレス検出機能
付きＩＣソケットに関する。
ログラムの動作を確認するために、指定したアドレスの
命令が実行されたか否かを調べる実行アドレス検出機能
付きＩＣソケットに関する。
【０００２】
【従来の技術】最近はあらゆる制御装置にマイクロプロ
セッサが使用されるようになってきた。そして制御装置
の多くの機能はＲＯＭに書き込まれたプログラムによっ
て実行される。マイクロプロセッサには幾つもの種類が
ある上に、新機種開発のサイクルも速いので、機種ごと
に高級言語を開発するようなやり方はとられない。一般
に、図７に示すように、マンマシンインタフェースとし
て高級言語を使用することができるホストシステム７
１、ターゲットシステム７４の動作をエミュレートする
エミュレータ７３、ホストシステム７１とエミュレータ
７３との仲介をするコントローラ７２、ターゲットシス
テム７４から成るデバッグシステムが用いられている。
このデバッグシステムを起動する場合は、（１）エミュ
レータのセットアップ、（２）エミュレータとコントロ
ーラの起動、（３）ホストシステムの起動、（４）デー
タ通信条件の設定、（５）コントローラのリセット、
（６）デバッガの起動という手順を踏んだ上で、はじめ
てデバッグ作業を開始することになる。また、被評価対
象のＭＣＵはチップ本体の保護とチップ交換の容易性か
ら図８に示すＩＣソケットを用いてエミュレータ７３や
ターゲットシステム７４にセットされるのが普通であ
る。
セッサが使用されるようになってきた。そして制御装置
の多くの機能はＲＯＭに書き込まれたプログラムによっ
て実行される。マイクロプロセッサには幾つもの種類が
ある上に、新機種開発のサイクルも速いので、機種ごと
に高級言語を開発するようなやり方はとられない。一般
に、図７に示すように、マンマシンインタフェースとし
て高級言語を使用することができるホストシステム７
１、ターゲットシステム７４の動作をエミュレートする
エミュレータ７３、ホストシステム７１とエミュレータ
７３との仲介をするコントローラ７２、ターゲットシス
テム７４から成るデバッグシステムが用いられている。
このデバッグシステムを起動する場合は、（１）エミュ
レータのセットアップ、（２）エミュレータとコントロ
ーラの起動、（３）ホストシステムの起動、（４）デー
タ通信条件の設定、（５）コントローラのリセット、
（６）デバッガの起動という手順を踏んだ上で、はじめ
てデバッグ作業を開始することになる。また、被評価対
象のＭＣＵはチップ本体の保護とチップ交換の容易性か
ら図８に示すＩＣソケットを用いてエミュレータ７３や
ターゲットシステム７４にセットされるのが普通であ
る。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
のデバッグシステムでは、簡単なデバッグを行なう場合
にも前述した手順を踏んでデバッグシステムを起動する
必要があるので、効率的でないという問題があった。と
くに、指定したＲＯＭのアドレスが参照されるとブレー
クするようにブレークポイントを設定したり、所定のア
ドレスを通過したかを調べるアドレスチェックは簡単な
デバッグであるが、頻繁に実行される機能であるから、
その都度、前述の手順でデバッグシステムを起動するの
は大変能率が悪い。
のデバッグシステムでは、簡単なデバッグを行なう場合
にも前述した手順を踏んでデバッグシステムを起動する
必要があるので、効率的でないという問題があった。と
くに、指定したＲＯＭのアドレスが参照されるとブレー
クするようにブレークポイントを設定したり、所定のア
ドレスを通過したかを調べるアドレスチェックは簡単な
デバッグであるが、頻繁に実行される機能であるから、
その都度、前述の手順でデバッグシステムを起動するの
は大変能率が悪い。
【０００４】本発明はこのような従来の問題を解決する
ためになされたものであり、エミュレータまたはターゲ
ットシステムのみを起動するだけでアドレスチェックを
実行することができる、実行アドレス検出機能付きＩＣ
ソケットを提供することを目的とする。
ためになされたものであり、エミュレータまたはターゲ
ットシステムのみを起動するだけでアドレスチェックを
実行することができる、実行アドレス検出機能付きＩＣ
ソケットを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、被検査プログラムが書き
込まれたＲＯＭのアドレスバスと同数のスイッチから成
るアドレス設定手段と、このアドレス設定手段によって
設定されたアドレスと前記ＲＯＭのアドレスとが一致し
たことを検出するアドレス一致検出手段と、このアドレ
ス一致検出手段の出力信号を保持するラッチ手段と、こ
のラッチ手段の出力を表示する表示手段と、前記ラッチ
手段をリセットするリセット手段とを備えたことを要旨
とする。
め、請求項１記載の発明では、被検査プログラムが書き
込まれたＲＯＭのアドレスバスと同数のスイッチから成
るアドレス設定手段と、このアドレス設定手段によって
設定されたアドレスと前記ＲＯＭのアドレスとが一致し
たことを検出するアドレス一致検出手段と、このアドレ
ス一致検出手段の出力信号を保持するラッチ手段と、こ
のラッチ手段の出力を表示する表示手段と、前記ラッチ
手段をリセットするリセット手段とを備えたことを要旨
とする。
【０００６】また、請求項２記載の発明では、被検査プ
ログラムが書き込まれたＲＯＭのアドレスバスとそれぞ
れ対応する同数のアドレスバス入力端子から成るアドレ
ス入力手段と、このアドレス入力手段から入力されたア
ドレスと前記ＲＯＭのアドレスとが一致したことを検出
するアドレス一致検出手段と、このアドレス一致検出手
段の出力信号を保持するラッチ手段と、このラッチ手段
の出力を表示する表示手段と、前記ラッチ手段をリセッ
トするリセット手段とを備えたことを要旨とする。
ログラムが書き込まれたＲＯＭのアドレスバスとそれぞ
れ対応する同数のアドレスバス入力端子から成るアドレ
ス入力手段と、このアドレス入力手段から入力されたア
ドレスと前記ＲＯＭのアドレスとが一致したことを検出
するアドレス一致検出手段と、このアドレス一致検出手
段の出力信号を保持するラッチ手段と、このラッチ手段
の出力を表示する表示手段と、前記ラッチ手段をリセッ
トするリセット手段とを備えたことを要旨とする。
【０００７】また、請求項３記載の発明では、前記リセ
ット手段が外部よりリセット信号を入力することができ
るリセット端子である請求項１および請求項２記載の実
行アドレス検出機能付きＩＣソケットであることを要旨
とする。
ット手段が外部よりリセット信号を入力することができ
るリセット端子である請求項１および請求項２記載の実
行アドレス検出機能付きＩＣソケットであることを要旨
とする。
【０００８】また、請求項４記載の発明では、前記ラッ
チ手段の出力信号を外部へ出力する出力端子を備えた請
求項１、請求項２および請求項３記載の実行アドレス検
出機能付きＩＣソケットであることを要旨とする。
チ手段の出力信号を外部へ出力する出力端子を備えた請
求項１、請求項２および請求項３記載の実行アドレス検
出機能付きＩＣソケットであることを要旨とする。
【０００９】
【作用】請求項１記載の発明はこのような手段を講じた
ことにより、アドレス設定手段によって設定されたアド
レスとＲＯＭが実行中のプログラムアドレスとが一致す
ると、ラッチ手段に保持された一致信号を表示手段によ
って表示することができる。
ことにより、アドレス設定手段によって設定されたアド
レスとＲＯＭが実行中のプログラムアドレスとが一致す
ると、ラッチ手段に保持された一致信号を表示手段によ
って表示することができる。
【００１０】また、請求項２記載の発明では、アドレス
入力手段から入力されたアドレスとＲＯＭが実行中のプ
ログラムアドレスとが一致すると、ラッチ手段に保持さ
れた一致信号を表示手段によって表示することができ
る。
入力手段から入力されたアドレスとＲＯＭが実行中のプ
ログラムアドレスとが一致すると、ラッチ手段に保持さ
れた一致信号を表示手段によって表示することができ
る。
【００１１】また、請求項３記載の発明では、リセット
端子に外部よりリセット信号を入力することにより、ラ
ッチ手段をリセットすることができる。また、請求項４
記載の発明では、出力端子よりラッチ手段の出力信号を
外部へ出力することができる。
端子に外部よりリセット信号を入力することにより、ラ
ッチ手段をリセットすることができる。また、請求項４
記載の発明では、出力端子よりラッチ手段の出力信号を
外部へ出力することができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例における構成を示すブロ
ック図である。同図において、１は被検査プログラムが
書き込まれたＲＯＭ１０のアドレスバスと同数のスイッ
チから成るアドレス設定手段であって、単投型のディッ
プスイッチ、押しボタンスイッチなどを用いることがで
きる。２はアドレス設定手段１によって設定されたアド
レスとＲＯＭ１０のアドレスとが一致したことを検出す
るアドレス一致検出手段、３はアドレス一致検出手段２
の出力信号を保持するラッチ手段、４はラッチ手段３の
出力を表示する表示手段、５はラッチ手段４をリセット
するリセット手段である。
する。図１は本発明の一実施例における構成を示すブロ
ック図である。同図において、１は被検査プログラムが
書き込まれたＲＯＭ１０のアドレスバスと同数のスイッ
チから成るアドレス設定手段であって、単投型のディッ
プスイッチ、押しボタンスイッチなどを用いることがで
きる。２はアドレス設定手段１によって設定されたアド
レスとＲＯＭ１０のアドレスとが一致したことを検出す
るアドレス一致検出手段、３はアドレス一致検出手段２
の出力信号を保持するラッチ手段、４はラッチ手段３の
出力を表示する表示手段、５はラッチ手段４をリセット
するリセット手段である。
【００１３】図２は実行アドレス検出機能付きＩＣソケ
ットの一実施例の外観図である。アドレス一致検出手段
２およびラッチ手段３は実行アドレス検出機能付きＩＣ
ソケットの内部に封止されているので、この外観図には
現れていない。
ットの一実施例の外観図である。アドレス一致検出手段
２およびラッチ手段３は実行アドレス検出機能付きＩＣ
ソケットの内部に封止されているので、この外観図には
現れていない。
【００１４】次に、以上のように構成された装置の動作
について図３を参照して説明する。ＲＯＭのアドレスバ
スは実行アドレス検出機能付きＩＣソケットのピンＡ
０，Ａ１，…，Ａ１５に接続されている。アドレス設定
手段１はアドレスバスと同数の１６個のスイッチから成
り、コモン側はＧＮＤに、出力側はプルアップ抵抗器Ｒ
１，Ｒ２，…，Ｒ１６により電源ＶＤＤに接続されてい
る。したがって、スイッチが開状態ではハイレベル信号
が出力され、スイッチが閉状態ではローレベル信号が出
力される。ピンＡ０，Ａ１，…，Ａ１５から入力された
ＲＯＭのアドレス信号とアドレス設定手段１から入力さ
れたブレークポイントのアドレス信号はそれぞれアドレ
ス一致検出手段２へ入力される。両方のアドレスが一致
するとＥＸＯＲゲート２１などから構成されたアドレス
一致検出手段２の出力信号はインバータゲート２２を介
してハイレベルとなって２個のＤタイプフリップフロッ
プ３１，３２回路から成るラッチ手段３に入力される。
ピンＣＳのチップセレクト信号およびピンＲＤのリード
信号はＮＯＲゲート３３を介してフリップフロップ３１
のＣＫ入力に接続されてラッチ手段３の出力信号をサン
プリングする。ハイレベルになったＱ出力はフリップフ
ロップ３２のＳ入力に入力され、フリップフロップ３２
をセットし、表示手段４のＬＥＤを点灯させる。フリッ
プフロップ３２のＲ入力はリセット手段５のプルダウン
抵抗器Ｒ１７に接続されているので、リセット手段５の
スイッチを閉じることによりフリップフロップ３２をリ
セットして表示手段４のＬＥＤを消灯する。
について図３を参照して説明する。ＲＯＭのアドレスバ
スは実行アドレス検出機能付きＩＣソケットのピンＡ
０，Ａ１，…，Ａ１５に接続されている。アドレス設定
手段１はアドレスバスと同数の１６個のスイッチから成
り、コモン側はＧＮＤに、出力側はプルアップ抵抗器Ｒ
１，Ｒ２，…，Ｒ１６により電源ＶＤＤに接続されてい
る。したがって、スイッチが開状態ではハイレベル信号
が出力され、スイッチが閉状態ではローレベル信号が出
力される。ピンＡ０，Ａ１，…，Ａ１５から入力された
ＲＯＭのアドレス信号とアドレス設定手段１から入力さ
れたブレークポイントのアドレス信号はそれぞれアドレ
ス一致検出手段２へ入力される。両方のアドレスが一致
するとＥＸＯＲゲート２１などから構成されたアドレス
一致検出手段２の出力信号はインバータゲート２２を介
してハイレベルとなって２個のＤタイプフリップフロッ
プ３１，３２回路から成るラッチ手段３に入力される。
ピンＣＳのチップセレクト信号およびピンＲＤのリード
信号はＮＯＲゲート３３を介してフリップフロップ３１
のＣＫ入力に接続されてラッチ手段３の出力信号をサン
プリングする。ハイレベルになったＱ出力はフリップフ
ロップ３２のＳ入力に入力され、フリップフロップ３２
をセットし、表示手段４のＬＥＤを点灯させる。フリッ
プフロップ３２のＲ入力はリセット手段５のプルダウン
抵抗器Ｒ１７に接続されているので、リセット手段５の
スイッチを閉じることによりフリップフロップ３２をリ
セットして表示手段４のＬＥＤを消灯する。
【００１５】したがって、以上のような実施例の構成に
よれば、実行アドレス検出機能付きＩＣソケットを用い
てアドレス設定手段１から設定したアドレスとＲＯＭが
実行中のプログラムアドレスとが一致したとき、一致信
号を表示することができる。
よれば、実行アドレス検出機能付きＩＣソケットを用い
てアドレス設定手段１から設定したアドレスとＲＯＭが
実行中のプログラムアドレスとが一致したとき、一致信
号を表示することができる。
【００１６】図４はアドレス設定手段１の代わりにアド
レス入力手段６を設けたことにより、アドレス信号をリ
モート入力することができるようにしたものである。図
５はリセット手段５の代わりにリセット端子７を設けた
ことにより、リセット信号をリモート入力することがで
きるようにしたものである。
レス入力手段６を設けたことにより、アドレス信号をリ
モート入力することができるようにしたものである。図
５はリセット手段５の代わりにリセット端子７を設けた
ことにより、リセット信号をリモート入力することがで
きるようにしたものである。
【００１７】図６はラッチ手段３の出力であるアドレス
一致信号を出力端子８に出力することにより、アドレス
一致信号をリモート出力することができるようにしたも
のである。
一致信号を出力端子８に出力することにより、アドレス
一致信号をリモート出力することができるようにしたも
のである。
【００１８】
【発明の効果】以上説明したように請求項１記載の発明
によれば、デバッグシステム全体を起動することなく、
エミュレータまたはターゲットシステムのみを起動する
だけで簡単にアドレスチェックを実行することができる
ので、デバッグシステムの構成が簡略化され、準備時間
を大幅に短縮することができる。また、操作が簡単であ
るほか、デバッグシステムのプローブとＩＣのピン間の
接触不良による測定誤りを避けることができるので、正
確なデータを得ることができる。
によれば、デバッグシステム全体を起動することなく、
エミュレータまたはターゲットシステムのみを起動する
だけで簡単にアドレスチェックを実行することができる
ので、デバッグシステムの構成が簡略化され、準備時間
を大幅に短縮することができる。また、操作が簡単であ
るほか、デバッグシステムのプローブとＩＣのピン間の
接触不良による測定誤りを避けることができるので、正
確なデータを得ることができる。
【００１９】また、請求項２記載の発明によれば、アド
レス入力手段にコネクタを接続することにより、離れた
位置に別途設けたアドレス設定スイッチなどを用いてア
ドレスを設定することができるので、アドレス設定手段
に直接手を触れてアドレスを設定する必要がなく、操作
性を向上させることができる。
レス入力手段にコネクタを接続することにより、離れた
位置に別途設けたアドレス設定スイッチなどを用いてア
ドレスを設定することができるので、アドレス設定手段
に直接手を触れてアドレスを設定する必要がなく、操作
性を向上させることができる。
【００２０】また、請求項３記載の発明によれば、リセ
ット端子にコネクタを接続することにより、離れた位置
に別途設けたリセットスイッチを用いてリセットするこ
とができるので、リセット手段に直接手を触れてリセッ
トする必要がないので、操作性が向上する。
ット端子にコネクタを接続することにより、離れた位置
に別途設けたリセットスイッチを用いてリセットするこ
とができるので、リセット手段に直接手を触れてリセッ
トする必要がないので、操作性が向上する。
【００２１】また、請求項４記載の発明によれば、出力
端子にシンクロスコープなどを接続して波形を観察する
ことにより繰り返し実行されるアドレスのチェック、そ
の周期の測定などを簡単に行なうことができる。また、
出力端子にコネクタを接続することにより、離れた位置
に別途設けたコントローラなどにアドレス一致信号を出
力することができるので、自動チェックや記録を残すこ
とができる。
端子にシンクロスコープなどを接続して波形を観察する
ことにより繰り返し実行されるアドレスのチェック、そ
の周期の測定などを簡単に行なうことができる。また、
出力端子にコネクタを接続することにより、離れた位置
に別途設けたコントローラなどにアドレス一致信号を出
力することができるので、自動チェックや記録を残すこ
とができる。
【図１】本発明の一実施例におけるブロック構成図であ
る。
る。
【図２】本発明の一実施例における外観図である。
【図３】請求項１記載の一実施例における回路図であ
る。
る。
【図４】請求項２記載の一実施例におけるブロック構成
図である。
図である。
【図５】請求項３記載の一実施例におけるブロック構成
図である。
図である。
【図６】請求項４記載の一実施例における回路図であ
る。
る。
【図７】従来のデバッグシステムの構成図である。
【図８】従来のデバッグシステムに用いられているＩＣ
ソケットの外観図である。
ソケットの外観図である。
１ アドレス設定手段 ２ アドレス一致検出手段 ３ ラッチ手段 ４ 表示手段 ５ リセット手段 ６ アドレス入力手段 ７ リセット端子 ８ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/66 Ｄ 7514−4Ｍ 23/32 Ａ
Claims (4)
- 【請求項１】 被検査プログラムが書き込まれたＲＯＭ
のアドレスバスと同数のスイッチから成るアドレス設定
手段と、このアドレス設定手段によって設定されたアド
レスと前記ＲＯＭのアドレスとが一致したことを検出す
るアドレス一致検出手段と、このアドレス一致検出手段
の出力信号を保持するラッチ手段と、このラッチ手段の
出力を表示する表示手段と、前記ラッチ手段をリセット
するリセット手段とを備えたことを特徴とする実行アド
レス検出機能付きＩＣソケット。 - 【請求項２】 被検査プログラムが書き込まれたＲＯＭ
のアドレスバスとそれぞれ対応する同数のアドレスバス
入力端子から成るアドレス入力手段と、このアドレス入
力手段から入力されたアドレスと前記ＲＯＭのアドレス
とが一致したことを検出するアドレス一致検出手段と、
このアドレス一致検出手段の出力信号を保持するラッチ
手段と、このラッチ手段の出力を表示する表示手段と、
前記ラッチ手段をリセットするリセット手段とを備えた
ことを特徴とする実行アドレス検出機能付きＩＣソケッ
ト。 - 【請求項３】 前記リセット手段が外部よりリセット信
号を入力することができるリセット端子であることを特
徴とする請求項１および請求項２記載の実行アドレス検
出機能付きＩＣソケット。 - 【請求項４】 前記ラッチ手段の出力信号を外部へ出力
する出力端子を備えたことを特徴とする請求項１、請求
項２および請求項３記載の実行アドレス検出機能付きＩ
Ｃソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19916594A JPH0863370A (ja) | 1994-08-24 | 1994-08-24 | 実行アドレス検出機能付きｉｃソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19916594A JPH0863370A (ja) | 1994-08-24 | 1994-08-24 | 実行アドレス検出機能付きｉｃソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0863370A true JPH0863370A (ja) | 1996-03-08 |
Family
ID=16403246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19916594A Pending JPH0863370A (ja) | 1994-08-24 | 1994-08-24 | 実行アドレス検出機能付きｉｃソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0863370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
-
1994
- 1994-08-24 JP JP19916594A patent/JPH0863370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564347B1 (en) | Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit | |
| US9152520B2 (en) | Programmable interface-based validation and debug | |
| EP1205848A1 (en) | Embedded microcontroller bound-out chip as preprocessor for a logic analyser | |
| US20220065923A1 (en) | Electronic device and corresponding self-test method | |
| US7089473B2 (en) | Method and apparatus for testing a circuit using a die frame logic analyzer | |
| US7360117B1 (en) | In-circuit emulation debugger and method of operation thereof | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| JPS6360424B2 (ja) | ||
| JPH0863370A (ja) | 実行アドレス検出機能付きｉｃソケット | |
| US20050192791A1 (en) | Method for emulating an integrated circuit and semiconductor chip for practicing the method | |
| US20210089430A1 (en) | Chip having debug memory interface and debug method thereof | |
| CN112182586B (zh) | 一种mcu读写保护的测试方法、装置及系统 | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| CN207946806U (zh) | 一种调试器和调试装置 | |
| CN209980233U (zh) | 用于调测设备安检状态的仿真调试装置 | |
| JP2861001B2 (ja) | 入出力回路 | |
| JPH11102306A (ja) | エミュレータ | |
| KR100189977B1 (ko) | 트레이스기능을 구비한 에뮬레이터시스템과 그 트레이스방법 | |
| CN116414682A (zh) | 程序的测试方法、装置、电子设备及存储介质 | |
| Alves et al. | Debug and test of microcontroller-based applications using the boundary scan test infrastructure | |
| JPH1185559A (ja) | エミュレータ | |
| TW432277B (en) | Pre-boot debugging device and method of computer system | |
| JPS62274220A (ja) | 計測機器 | |
| JPH0836505A (ja) | マイクロコンピュータの開発支援システム |