JP2001133516A - 半導体テスト回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体テスト回路において、空きビットのあ
るレジスタに対する試験結果の解析を容易にすること。
また、フラグ機能を有するレジスタに対して動作試験を
おこなうこと。 【解決手段】 期待値データとリードデータとの比較、
判定結果をマスクするマスク器４６、および期待値デー
タの一部または全部を反転する反転器４４を設ける。マ
スク器４６により、マスク対象のビットに対する判定結
果を無条件に「一致」とすることによって、アクセスす
るデータの空きビットに起因する疑似エラーの発生を防
ぐ。反転器４４により期待値データの一部または全部を
反転させたデータと、リードデータとの比較をおこなう
ことによって、ライトデータの一部または全部を書き換
えるような機能を有するレジスタに対して動作試験をお
こなう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体テスト回路
に関する。近年、ＩＣ（半導体集積回路）はますます高
集積化されてきている。また、回路構成もさらに複雑に
なってきている。そのため、ＩＣの試験に要する時間が
以前よりも長くなっている。また、試験結果の解析時間
も長時間化している。試験時間および解析時間を短縮化
するためには、試験をより効率的に実施することができ
るように構成された半導体テスト回路を開発する必要が
ある。

【０００２】

【従来の技術】一般に、ＩＣチップのテストは、外部に
テスタを接続しておこなわれる。テスタは、ＩＣチップ
への入力データを生成する。その入力データはＩＣチッ
プに入力される。ＩＣチップは、その入力データに応じ
た出力データを生成する。

【０００３】テスタは、ＩＣチップから返された出力デ
ータと期待値データとを、テスタに内蔵された比較回路
により比較する。両データが一致すればそのＩＣチップ
は良品であり、一致しなければ不良品である。

【０００４】近時、ＩＣの高速化に伴い、ＩＣチップの
動作周波数がテスタの動作周波数よりも大きい場合があ
る。このようなＩＣの中には、試験時間が長時間化を抑
制するため、チップ内に比較回路を有するものがある。
ＩＣの出力データと期待値データとの比較、判定は、そ
の比較回路においておこなわれる。

【０００５】また、試験時間をできるだけ短くするた
め、ＩＣチップ内のＣＰＵ（中央処理装置）を介さず
に、テスタとＩＣチップ内の試験対象回路との間で直接
データのやり取りをおこなう構成のＩＣもある。

【０００６】図７は、従来の、比較回路を内蔵した半導
体テスト回路の構成を示すブロック図である。ＩＣチッ
プ１は、比較回路１１、複数の機能回路（Ａ、Ｂ）１
２，１３およびＣＰＵ１４により構成されている。ＩＣ
チップ１の外部にはテスタ２が接続される。テスタ２は
メモリ２１を内蔵している。

【０００７】比較回路１１、複数の機能回路１２，１
３、ＣＰＵ１４およびテスタ２は、内部または外部のデ
ータバスおよびアドレスバスにより相互に接続されてい
る。テスタ２は比較回路１１、複数の機能回路１２，１
３およびＣＰＵ１４にリード／ライト信号（Ｒ／Ｗ）を
供給する。比較回路１１はメモリ２１に判定結果を出力
する。

【０００８】図８は、図７に示す比較回路１１の構成を
示すブロック図である。比較回路１１は、期待値レジス
タ１５および比較器１６により構成されている。期待値
レジスタ１５および比較器１６はそれぞれデータバスに
接続されている。

【０００９】期待値レジスタ１５にはリード／ライト信
号（Ｒ／Ｗ）が供給される。期待値レジスタ１５は比較
器１６に期待値データを供給する。比較器１６は期待値
データと出力データとの比較、判定結果を出力する。

【００１０】テストが開始されると、テスタ２は入力デ
ータを生成し、それをＩＣチップ１へ供給する。ＩＣチ
ップ１においては、その入力データは、ＣＰＵ１４を介
さずに、試験対象回路であるたとえば機能回路Ａ１２に
直接供給される。機能回路Ａ１２の出力データは比較器
１６に供給される。

【００１１】また、テスタ２は、入力データに応じた期
待値データを生成し、それをＩＣチップ１へ供給する。
ＩＣチップ１では、その期待値データは期待値レジスタ
１５に格納される。期待値レジスタ１５は、リード／ラ
イト信号（Ｒ／Ｗ）に基づいて所定のタイミングで比較
器１６に期待値データを供給する。

【００１２】比較器１６は、出力データと期待値データ
とを比較し、その判定結果をテスタ２に出力する。ま
た、機能回路Ａ１２の出力データはテスタ２にも供給さ
れる。判定結果と出力データはメモリ２１に格納され
る。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体テスト回路では、以下のような問題点が
ある。すなわち、アクセスするデータの単位がたとえば
３２ビット、１６ビットまたは８ビットである場合、ア
クセスするレジスタに空きビットがあると、試験対象回
路が正常であっても、判定結果が「不一致」になること
がある。

【００１４】このような疑似エラーが発生する原因は、
比較対象ビットについては出力データと期待値データと
が一致していても、空きビットの値が不定であるからで
ある。したがって、判定結果が「不一致」の場合、それ
が空きビットに起因する疑似エラーであるのか、あるい
は本当に一致していないのかを解析する必要がある。

【００１５】また、たとえばフラグ機能を有するレジス
タの場合、データの一部が反転されてレジスタに書き込
まれるため、その書き込まれたデータは、レジスタにラ
イトアクセスしたときのデータと異なってしまう。その
ため、動作試験をおこなうことができない。

【００１６】また、試験対象回路の動作終了タイミング
が不規則である場合、出力データの出力タイミングが一
定でないため、出力データと期待値データとの比較、判
定をおこなうことは困難である。

【００１７】本発明は、上記問題点に鑑みてなされたも
のであって、従来実施困難であった動作試験をおこなう
ことができ、また試験結果の解析を容易におこなうこと
ができる半導体テスト回路を提供することを目的とす
る。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、期待値データとリードデータとの比
較、判定結果をマスクするマスク器を設け、そのマスク
器により、マスク対象のビットに対する判定結果を無条
件に「一致」とするものである。この発明によれば、ア
クセスするデータの空きビットをマスク対象のビットに
設定することによって、空きビットに起因する疑似エラ
ーの発生を防ぐことができる。したがって、試験結果の
解析が容易となる。

【００１９】また、上記目的を達成するため、第２の発
明は、期待値データの一部または全部を反転する反転器
を設け、その反転器により、期待値データの、反転対象
のビットのデータを反転させたデータと、リードデータ
との比較をおこなうものである。この発明によれば、レ
ジスタがライトデータの一部または全部を書き換えるよ
うな機能を有する場合、その書き換えの機能によるライ
トデータの書き換えに対応して期待値データが反転され
るので、動作試験をおこなうことができる。

【００２０】また、上記目的を達成するため、第３の発
明は、試験対象回路（機能回路）の動作終了時に、その
試験対象回路（機能回路）から出力される動作終了信号
を検出することによって、リードデータと期待値データ
との比較をおこなうものである。この発明によれば、動
作終了が不定期な動作の試験を容易におこなうことがで
きる。また、試験結果の解析が容易となる。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態にか
かる半導体テスト回路について図面を参照しつつ詳細に
説明する。

【００２２】（実施の形態１）図１は、本発明の実施の
形態１にかかる半導体テスト回路の構成を示すブロック
図である。ＩＣチップ３は、比較回路４、複数の機能回
路（Ａ、Ｂ）３１，３２およびＣＰＵ３３を備えてい
る。ＩＣチップ３の外部にはテスタ２が接続される。テ
スタ２はメモリ２１を内蔵している。テスタ２には、試
験結果を解析するためのコンピュータ５が接続される。

【００２３】比較回路４、複数の機能回路３１，３２、
ＣＰＵ３３およびテスタ２は、内部または外部のデータ
バスおよびアドレスバスにより相互に接続されている。
テスタ２は比較回路４、複数の機能回路３１，３２およ
びＣＰＵ３３にリード／ライト信号（Ｒ／Ｗ）を供給す
る。また、テスタ２は比較回路４に制御信号を供給す
る。比較回路４はメモリ２１に判定結果を出力する。

【００２４】図２は、図１に示す比較回路４の構成を示
すブロック図である。比較回路４は、アドレスデコーダ
４１、期待値レジスタ４２、反転／マスクレジスタ４
３、反転器４４、比較器４５、マスク器４６および判定
結果レジスタ４７を備えている。

【００２５】アドレスデコーダ４１はアドレスバスに接
続されている。アドレスデコーダ４１は反転／マスクレ
ジスタ４３に接続している。反転／マスクレジスタ４３
はデータバスに接続されている。反転／マスクレジスタ
４３は反転器４４およびマスク器４６に接続している。

【００２６】期待値レジスタ４２はデータバスに接続さ
れている。期待値レジスタ４２にはリード／ライト信号
（Ｒ／Ｗ）が供給される。期待値レジスタ４２は反転器
４４に接続している。反転器４４には制御信号が供給さ
れる。反転器４４は比較器４５に接続している。

【００２７】比較器４５はデータバスに接続されてい
る。比較器４５はマスク器４６に接続している。マスク
器４６には制御信号が供給される。マスク器４６は判定
結果レジスタ４７に接続している。判定結果レジスタ４
７は判定結果を出力する。

【００２８】反転器４４は、たとえば、期待値レジスタ
４２から供給される期待値データの値を反転させるイン
バータにより構成される。また、マスク器４６はアンド
回路で構成される。そのアンド回路４６の一方の入力信
号は、比較器４５から出力される比較結果に対応した信
号である。アンド回路４６のもう一方の入力信号は、反
転／マスクレジスタ４３から供給されるマスクデータで
ある。マスクデータの値は、マスク器４６が有効とされ
る時は「０」であり、無効とされる時は「１」である。

【００２９】つぎに実施の形態１の作用について説明す
る。動作試験が開始されると、テスタ２により、ＩＣチ
ップ３内の機能回路Ａ３１のレジスタに対してライトア
クセスがおこなわれる。それと同時に、期待値レジスタ
４２にライトデータが書き込まれる。

【００３０】続いて、マスクデータまたは反転データが
反転／マスクレジスタ４３に書き込まれる。マスクデー
タまたは反転データは反転／マスクレジスタ４３により
保持される。保持されたマスクデータまたは反転データ
は、ライト信号の検出により書き換えられる。

【００３１】また、マスクをおこなうか、期待値データ
を反転させるかを選択するための制御信号がテスタ２か
ら反転器４４およびマスク器４６に供給される。この制
御信号により、期待値データを反転させる反転器４４の
機能の有効／無効が切り替えられる。また、同じ制御信
号により、比較器４５による比較、判定結果をマスクす
るマスク器４６の機能の有効／無効が切り替えられる。

【００３２】期待値データを反転させたり、判定結果を
マスクしたりする必要がない場合には、反転器４４およ
びマスク器４６の両機能はともに無効となる。なお、反
転器４４とマスク器４６が同時に有効になることはな
い。反転器４４およびマスク器４６の有効／無効を切り
替える制御信号は比較回路４内で保持される。そして、
この制御信号はライト信号の検出により書き換えられ
る。

【００３３】続いて、テスタ２により、機能回路Ａ３１
のレジスタに対してリードアクセスがおこなわれる。そ
の際、反転器４４の反転機能が有効になっていれば、期
待値レジスタ４２に格納された期待値データ（すなわ
ち、ライトデータ）のうち、反転／マスクレジスタ４３
に格納された反転データに対応するビットのデータは、
反転器４４により反転される。

【００３４】そして、機能回路Ａ３１のレジスタから読
み出されたリードデータと期待値データ（すなわち、ラ
イトデータ）との比較、判定が比較器４５によりおこな
われる。判定結果は、マスク器４６が無効であるため、
そのまま判定結果レジスタ４７に格納される。

【００３５】一方、リードアクセス時に、マスク器４６
のマスク機能が有効になっている場合には、期待値レジ
スタ４２に格納された期待値データ（すなわち、ライト
データ）のうち、反転／マスクレジスタ４３に格納され
たマスクデータに対応するビットについては、マスク器
４６から判定結果として一致信号が出力される。その判
定結果は判定結果レジスタ４７に格納される。

【００３６】このようにして機能回路Ａ３１のリードラ
イト動作が終了したら、別の機能回路Ｂ３２に対して機
能回路Ａ３１と同様にライトアクセスがおこなわれる。
機能回路Ｂ３２に対してリードライト動作がおこなわれ
ている間に、機能回路Ａ３１の判定結果が時分割で外部
に出力される。つまり、ある機能回路に対してリードラ
イト動作がおこなわれている間に、その直前にリードデ
ータとライトデータとの比較、判定が終了した別の機能
回路に関する判定結果が出力される。

【００３７】図３は、半導体テスト回路の動作フローの
一例を示すタイミングチャートである。たとえば、１つ
の機能回路内のレジスタアクセスにおける試験は４つの
ステージでおこなわれる。図３に示す例では、４つのス
テージは、ライトデータアクセスステージ（図中、「デ
ータライト」）、マスクまたは反転データライトステー
ジ（図中、「反転／マスクデータライト」）、リード／
判定ステージ（図中、「データリード、判定」）、およ
び判定結果確定／格納ステージ（図中、「判定結果格
納」）からなる。

【００３８】この場合、判定結果レジスタ４７から判定
結果の出力データを４回以下に分けて出力させると、機
能回路の試験動作と、時分割の出力動作の同期が整合す
るので、試験結果の解析が容易になる。

【００３９】上述した実施の形態１によれば、マスク器
４６は、比較器４５の比較、判定結果をマスクして「一
致」という判定結果を出力する。そのため、アクセスす
るレジスタに空きビットがあっても、マスク器４６のマ
スク機能が有効になることによって、その空きビットに
ついての判定結果は無条件に「一致」となる。したがっ
て、空きビットに起因する疑似エラーの発生を防ぐこと
ができるので、疑似エラーの解析が不要となり、試験結
果の解析が容易となる。

【００４０】また、上述した実施の形態１によれば、反
転器４４は期待値データの一部を反転させる。そのた
め、たとえばレジスタのフラグ機能によりそのレジスタ
からのリードデータが、そのレジスタに対するライトデ
ータの一部を反転させたデータに書き換えられている場
合であっても、反転器４４の反転機能が有効になること
によって動作試験をおこなうことができる。

【００４１】つまり、ライトデータの一部を書き換える
ような機能を有するレジスタに対して、反転器４４によ
りその一部が反転された期待値データと、リードデータ
とが一致しているか否かの比較、判定をおこなうことが
可能となる。

【００４２】また、上述した実施の形態１によれば、判
定結果レジスタ４７から判定結果の出力データが数回、
たとえば４回に分けて出力されるため、データバス幅分
の試験出力専用端子を設ける必要がない。つまり、試験
出力専用端子をデータバス幅の４分の１に相当する本数
だけ設ければよいため、端子数を少なくすることができ
る。それによって、チップ面積が大きくなるのを防ぐこ
とができる。

【００４３】なお、上記実施の形態１においては、１回
の試験動作ステージを４つのステージで構成している
が、これに限らない。たとえば、図４に示すように、動
作試験サイクル中に何も動作しないステージ（ノー・オ
ペレーション・ステージ、図では「ＮＯＰ」）を設ける
ことによって１回の試験動作ステージを増やすようにし
てもよい。そうすれば、判定結果を５回以上に分けて出
力することができるので、試験出力専用端子の数をより
少なくすることができる。

【００４４】（実施の形態２）半導体テスト回路の全体
構成において、実施の形態２が実施の形態１と異なるの
は、つぎの３点である。すなわち、異なる点は、比較回
路４の代わりに比較回路６を設けたことと、各機能回路
３１，３２が動作終了時に動作終了信号を出力する構成
となっていることと、ＩＣチップ３が外部に判定出力信
号出力する構成となっていることである。半導体テスト
回路のその他の構成については実施の形態１と重複する
ため、説明を省略する。

【００４５】図５は、本発明の実施の形態２にかかる半
導体テスト回路における比較回路の構成を示すブロック
図である。比較回路６は、期待値レジスタ６１、比較器
６２、判定結果レジスタ６３およびステータス判定回路
６４を備えている。

【００４６】期待値レジスタ６１はデータバスに接続さ
れている。期待値レジスタ６１にはリード／ライト信号
（Ｒ／Ｗ）が供給される。期待値レジスタ６１は比較器
６２に接続している。比較器６２はデータバスに接続さ
れている。比較器６２には、機能回路から動作終了信号
が供給される。比較器６２は判定結果レジスタ６３に接
続している。

【００４７】判定結果レジスタ６３にはリード／ライト
信号（Ｒ／Ｗ）が供給される。判定結果レジスタ６３は
判定結果を出力する。ステータス判定回路６４には、リ
ード／ライト信号（Ｒ／Ｗ）および機能回路から動作終
了信号が供給される。ステータス判定回路６４は、試験
データ受け入れ待ち、試験期間中などの試験動作のステ
ータスを表す判定出力信号を出力する。

【００４８】つぎに実施の形態２の作用について説明す
る。図６は、実施の形態２の動作フローの一例を示すタ
イミングチャートである。動作試験が開始されると、テ
スタ２により、機能回路Ａ３１のレジスタに対してライ
トアクセスがおこなわれる。それによって、機能回路Ａ
３１は動作を開始する。また、期待値レジスタ６１にラ
イトデータが書き込まれる。

【００４９】機能回路Ａ３１のレジスタにライトデータ
が書き込まれると、機能回路Ａ３１から動作終了信号が
出力される。この動作終了信号の検出によって、テスタ
２のリードアクセスにより出力されるデータと、期待値
レジスタ６１に格納されている期待値データ（すなわ
ち、ライトデータ）との比較、判定が比較器６２により
おこなわれる。続いて、判定結果レジスタ６３に判定結
果が格納される。

【００５０】その判定結果は、判定結果レジスタ６３か
ら時分割で外部に出力される。判定結果の出力期間中、
判定出力信号の電位レベルは相対的に高い「Ｈ」とな
る。判定出力信号の立ち上がりエッジに基づいて、つぎ
のデータライトが開始される。判定出力信号は、ステー
タス判定回路６４にリード信号が入力されると相対的に
電位レベルが低い「Ｌ」となる。

【００５１】上述した実施の形態２によれば、機能回路
の動作終了時に出力される動作終了信号の検出に基づい
て、リードデータと期待値データ（すなわち、ライトデ
ータ）との比較、判定がおこなわれるため、動作終了が
不定期な動作の試験を容易におこなうことができる。ま
た、試験結果の解析が容易となる。

【００５２】

【発明の効果】第１の発明によれば、マスク器により、
アクセスするデータの空きビットに対する比較、判定結
果をマスクして、判定結果を無条件に「一致」とするこ
とによって、空きビットに起因する疑似エラーの発生を
防ぐことができる。したがって、試験結果の解析が容易
となる。

【００５３】第２の発明によれば、レジスタがライトデ
ータの一部または全部を書き換えるような機能を有する
場合、反転器により、ライトデータの書き換えに対応し
て期待値データが反転されるので、動作試験をおこなう
ことができる。

【００５４】第３の発明によれば、試験対象回路の動作
終了を検出することによって、リードデータと期待値デ
ータとの比較をおこなうため、動作終了が不定期な動作
の試験を容易におこなうことができる。また、試験結果
の解析が容易となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかる半導体テスト回
路の構成を示すブロック図である。

【図２】図１に示す半導体テスト回路における比較回路
の構成を示すブロック図である。

【図３】実施の形態１の動作フローの一例を示すタイミ
ングチャートである。

【図４】実施の形態１の動作フローの他の例を示すタイ
ミングチャートである。

【図５】本発明の実施の形態２にかかる半導体テスト回
路における比較回路の構成を示すブロック図である。

【図６】実施の形態２の動作フローの一例を示すタイミ
ングチャートである。

【図７】従来の半導体テスト回路の構成を示すブロック
図である。

【図８】従来の半導体テスト回路における比較回路の構
成を示すブロック図である。

【符号の説明】

３１，３２ 試験対象回路（機能回路） ４２，６１ 期待値レジスタ ４３ マスクレジスタ、反転レジスタ（反転／マスクレ
ジスタ） ４４ 反転器 ４５，６２ 比較器 ４６ マスク器 ６４ ステータス判定回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ライトデータを期待値データとして格納
   する期待値レジスタと、 前記期待値データとリードデータとの比較をおこなう比
   較器と、 前記比較器による比較結果をマスクして「一致」という
   判定結果を出力するマスク器と、 マスク対象のビットに関するデータであるマスクデータ
   を格納し、かつそのマスクデータを前記マスク器に供給
   するマスクレジスタと、 を具備することを特徴とする半導体テスト回路。
2. 【請求項２】 前記マスク器は、前記比較結果を一方の
   入力信号とするアンド回路で構成されており、前記アン
   ド回路のもう一方の入力信号の値は、前記マスク器が有
   効とされる時は「０」であり、無効とされる時は「１」
   であることを特徴とする請求項１記載の半導体テスト回
   路。
3. 【請求項３】 ライトデータを期待値データとして格納
   する期待値レジスタと、 前記期待値データの一部または全部を反転する反転器
   と、 反転対象のビットに関するデータである反転データを格
   納し、かつその反転データを前記反転器に供給する反転
   レジスタと、 前記反転器により期待値データの一部または全部が反転
   されたデータとリードデータとの比較をおこなう比較器
   と、 を具備することを特徴とする半導体テスト回路。
4. 【請求項４】 前記反転器は、前記期待値データの値を
   反転させるインバータで構成されることを特徴とする請
   求項３記載の半導体テスト回路。
5. 【請求項５】 ライトデータを期待値データとして格納
   する期待値レジスタと、 試験対象回路の動作終了時に出力される動作終了信号の
   検出に基づいて、リードデータと前記期待値データとの
   比較をおこなう比較器と、 を具備することを特徴とする半導体テスト回路。
6. 【請求項６】 試験動作のステータスを表す信号を生成
   するステータス判定回路をさらに備えることを特徴とす
   る請求項５記載の半導体テスト回路。