CN116935945A - 裸片测试系统及其裸片测试方法 - Google Patents
裸片测试系统及其裸片测试方法 Download PDFInfo
- Publication number
- CN116935945A CN116935945A CN202210519858.3A CN202210519858A CN116935945A CN 116935945 A CN116935945 A CN 116935945A CN 202210519858 A CN202210519858 A CN 202210519858A CN 116935945 A CN116935945 A CN 116935945A
- Authority
- CN
- China
- Prior art keywords
- test
- flag
- data
- mode
- testing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 243
- 238000010998 test method Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000000523 sample Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Die Bonding (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供一种裸片测试系统及其测试方法。裸片测试方法包括:接收具有测试数据的测试样本;对测试样本进行逻辑判断以产生测试旗标;依据测试旗标决定操作模式;依据操作模式读取测试样本中的测试数据;依据测试数据对存储器控制器中的存储器进行存取测试以产生测试结果。
Description
技术领域
本发明涉及一种裸片测试系统,尤其涉及一种可进行存取测试的裸片测试系统及其裸片测试方法。
背景技术
传统上,与非门闪存(NAND Flash Memory)的存储器控制器(Memory Controller)可通过用于裸片针测(Chip Probe Test)的存储器内建式自我测试(Memory Build-In-Self Test,MBIST)来进行测试,以在晶圆(wafer)阶段测出存储器控制器中存储器的缺陷(defect)。然而,一般MBIST只能测试存储器的制程相关问题,而非存储器本身的存取功能问题,无法对存储器进行真实的存取测试。另一方面,现有技术通常以第三方工具在存储器控制器中设计复杂的MBIST电路,设计成本较高。且测试样本(design pattern)通常在暂存器传输级阶段(Register-Transfer Level,RTL)以硬件形式被设计,无法在测试阶段弹性调整。
发明内容
本发明提供一种存储器控制器的测试方法,用以对存储器控制器中的存储器进行真实的存取测试。
本发明的实施例提供一种裸片测试方法,适用于裸片测试系统,裸片测试系统包括但不限于存储器控制器与测试装置。裸片测试方法包括:接收具有测试数据的测试样本;对测试样本进行逻辑判断以产生测试旗标;依据测试旗标决定操作模式;依据操作模式读取测试数据;依据测试数据对存储器控制器中的存储器进行存取测试以产生测试结果。
本发明的实施例提供一种裸片测试系统。裸片测试系统包括但不限于存储器控制器与测试装置。测试装置提供具有测试数据的测试样本。存储器控制器耦接至测试装置,用以依据测试样本进行裸片测试。存储器控制器包括处理器、存储器、逻辑电路与暂存器。处理器通过暂存器从测试装置接收测试样本,且逻辑电路对测试样本进行逻辑判断以产生测试旗标。处理器依据测试旗标决定操作模式,依据操作模式从暂存器读取测试数据,并依据测试数据对存储器进行存取测试以产生测试结果。
基于上述,在本发明一些实施例中,通过对测试样本进行逻辑判断所产生测试旗标来决定读取测试数据的操作模式,并依据测试数据对存储器进行存取测试,可提高裸片针测的可靠性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1是依据本发明一实施例所示出的裸片测试系统的方块图;
图2是依据本发明一实施例所示出的裸片测试方法的示意图;
图3A是依据本发明一实施例所示出的裸片测试方法的时序图;
图3B是依据本发明一实施例所示出的裸片测试方法的时序图;
图4是依据本发明一实施例所示出的的裸片测试方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
在本案说明书全文(包括权利要求范围)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言,若文中描述第一装置耦接(或连接)于第二装置,则应该被解释成该第一装置可以直接连接于该第二装置,或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外,凡可能之处,在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依据本发明一实施例所示出的裸片测试系统的方块图。请参照图1,裸片测试系统10包括但不限于存储器控制器110与测试装置120。存储器控制器110例如是与非门闪存(NAND Flash Memory)的控制器,具有处理器130、逻辑电路140、暂存器150与存储器160。逻辑电路140、暂存器150与存储器160分别耦接至处理器130。处理器130通过暂存器150从测试装置120接收测试样本TP。测试装置120例如是半导体测试装置,用以提供具有测试数据的测试样本TP至存储器控制器110,本发明不限制测试装置120的种类。存储器控制器110可对测试样本TP进行逻辑判断以产生测试旗标TF、依据测试旗标TP决定操作模式以及依据对应的测试数据进行存取测试。具体将于后文详述。
图2是依据本发明一实施例所示出的测试方法的流程图。图3A是依据本发明一实施例所示出的裸片测试方法的时序图。图3B是依据本发明一实施例所示出的裸片测试方法的时序图。请同时参照图2、图3A与图3B,于步骤S210,测试系统10开始进行测试,测试系统10中的测试装置120提供测试样本TP至存储器控制器110。测试样本TP包括但不限于时脉信号clk、重置信号rst_n、测试模式信号pi_mode_test、取样正缘信号F_DQS、取样负缘信号F_DQS_N、准备信号F_READY[3:0]、数据信号F_DATA[7:0]。其中,测试样本TP中的数据信号F_DATA[7:0]具有测试数据,且测试数据是可调整数据。在测试装置120提供测试样本TP至存储器控制器110之前,可通过测试装置120设定或调整测试数据。因此,本发明的测试数据可以是随机数据,可从软件层面进行调整,而无需受硬件电路设计限制。另一方面,存储器控制器110可通过准备脚位(ready pin)是汲极开路(open drain)且需要内部上拉电组(external pull-up resistor)以在低态(active low)进行输入的特性,来传输准备信号F_READY[3:0],从而避免测试动作的误触发。
接着,于步骤S220,当侦测到存储器控制器110中的多个工作电压达到预设值并维持特定时段后,测试装置120中的处理器130对启动码(boot code)进行初始化(initial)动作。启动码用以启动存储器控制器110,初始化动作即将启动码中的多个参数进行归零动作,具体依实际设计需求而订,不限于此。
于步骤S230,处理器130对启动码中的禁能码(disable code)进行判断。具体而言,禁能码例如是电子熔丝(efuse)的状态值,但不限于此。当禁能码为1时,进入步骤S240。当禁能码为0时,进入步骤S235。接着,于步骤S235,处理器130判断第一旗标TF1的值。当第一旗标TF1为1时,进入步骤S238。当第一旗标TF1为0时,进入步骤S240。
必须说明的是,第一旗标TF1可通过图1中存储器控制器110中的逻辑电路140而产生。逻辑电路140对测试样本TP中的多个信号例如是测试模式信号pi_mode_test、取样正缘信号F_DQS、取样负缘信号F_DQS_N、准备信号F_READY[3:0]、数据信号F_DATA[7:0]进行第一逻辑判断以产生第一旗标TF1。具体而言,关于测试模式信号pi_mode_test,当测试模式信号pi_mode_test为0时,表示测试系统10处于正常测试路径(Normal Path)。当测试模式信号pi_mode_test为1时,表示测试系统10处于存储器内建式自我测试路径(MBIST Path)。另外,在正常操作下,取样正缘信号F_DQS与取样负缘信号F_DQS_N两者其中一者为1而另一者为0。本发明将测试模式信号pi_mode_test为0且取样正缘信号F_DQS、取样负缘信号F_DQS_N两者皆为1、准备信号F_READY[3:0]为值4h’A(即1010)、数据信号F_DATA[7:0]为值8’h5A(即01011010)等作为进行测试信号的多个条件,以避免因误触发而进入测试模式。因此,当以下条件同时被满足:测试模式信号pi_mode_test为0、取样正缘信号F_DQS为1、取样负缘信号F_DQS_N为1、准备信号F_READY[3:0]为值4h’A(即1010)、数据信号F_DATA[7:0]为值8’h5A(即01011010)时,逻辑电路140提供第一旗标TF1的值将被致能为1。反之,当上述条件未能全部满足时,逻辑电路140提供第一旗标TF1的值保持为0。
于步骤S238,处理器130判断准备信号F_READY[3:0]的值,以产生第二旗标TF2,并依据准备信号F_READY[3:0]的值与第二旗标TF2的值决定后续操作步骤。以图3A为例,当从准备信号F_READY[3:0]中读取到A=1(如图3A中值4’hA后的值4’h1,其中值4’h1为第一特定值)时,第二旗标TF2被致能为1,并进入步骤S250。当从准备信号F_READY[3:0]中读取到A=6(如图3B中的值4’hA后包括值4’h2、值4’h3、值4’h4、值4’h5、值4’h6,其中值4’h6为第二特定值)时,第二旗标TF2被致能为1,进入步骤S260。在此实施例中,处理器130会随时间分次监测第二旗标TF2的值,并计数第二旗标TF2为0的计数次数,当连续监测到第二旗标TF2的值为0至临界次数时,进入步骤S240。具体来说,处理器130可计数第二旗标TF2为0的计数次数,并比较计数次数与临界次数以进行步骤判断。举例来说,假定临限次数为100次,当第二旗标TF2为0的计数次数大于等于100次时,处理器130判断进入步骤S240。
于步骤S240,处理器130判断存储器控制器110进入正常操作。在正常操作模式中,存储器控制器110正常存取存储器160而不对存储器160进行测试。接着,于步骤S245,正常操作结束。于步骤S250,请参照图3A,处理器130以一字节(1-byte)模式读取数据信号F_DATA[7:0]中的byte0数据,即测试数据8’hXX,其中测试数据8’hXX是可调整数据。具体而言,处理器130将一次性地读取数据信号F_DATA[7:0]中的byte0的数据,即测试数据8’hXX。接着,在读取数据完成后,进入步骤S270。
于步骤S260,请参照图3B,处理器130以多字节模式来读取数据,是四字节(4-byte)为单位来依序读取数据信号F_DATA[7:0]中的数据,即测试数据8’hXX_1、测试数据8’hXX_2、测试数据8’hXX_3、测试数据8’hXX_4,其中测试数据8’hXX_1、测试数据8’hXX_2、测试数据8’hXX_3、测试数据8’hXX_4是可调整内容。必须说明的是,数据信号F_DATA[7:0]中的多个经读取测试数据可先被存入暂存器150中,并于第二旗标TF2被致能时处理器130才进行读取。接着,于步骤S265,处理器130将确认所要读取的数据是否读取完成(即测试数据是否准备完毕)。若读取完成则进入步骤S270,若未读取完成则回到步骤S238,直到读取完成为止。举例而言,若存储器控制器110中的存储器160所要测试的部分共8192个byte,则处理器130将以四字节(4-byte)为单位重复读取数据信号F_DATA[7:0]中测试数据8’hXX_1、测试数据8’hXX_2、测试数据8’hXX_3、测试数据8’hXX_4共128次,以此五百一十二字节(512-byte)为测试原始数据将重复填写至存储器控制器110中的存储器160。接着,在读取数据完成后,进入步骤S270。
接着,于步骤S270,处理器130对多个测试参数进行初始化。举例来说,处理器130可对多个测试参数进行归零动作,以便后续的存取测试。于步骤S280,处理器130依据步骤S250或步骤S265所准备的多个测试数据对存储器160进行存取测试,以产生存取结果。以图3A为例,处理器130可依据步骤S250所准备的测试数据8’hXX对存储器160的8192个byte进行相同数据的存取测试,以产生存取结果。以图3B为例,处理器130可依据步骤S260所准备的2048组测试数据8’hXX_1、测试数据8’hXX_2、测试数据8’hXX_3、测试数据8’hXX_4对存储器160的8192个byte进行五百一十二字节(512-byte)为测试原始数据的存取测试,以产生存取结果。
接着,于步骤S290,处理器130比较存取结果与参考结果以进行验证,从而产生测试结果TR。在此实施例中,存取结果是处理器130依据测试数据对存储器160进行存取测试的实际结果,而参考结果是处理器130依据测试数据对存储器160进行存取测试的理论结果。若存取结果相同于参考结果,则测试结果TR为通过。若存取结果不同于参考结果,则测试结果TR为失败。于步骤S295,处理器130将测试结果TR提供至测试装置120,测试结束。
在此实施例中,测试结果TR包括验证信号PASS与测试完成信号FINISH。当测试完成信号FINISH具低逻辑电平时,代表已完成测试。当验证信号PASS具高逻辑电平时,代表测试通过。当验证信号PASS不具高逻辑电平时,代表测试失败。
图4是依据本发明一实施例所示出的的裸片测试方法的流程图。于步骤S410,存储器控制器110从测试装置120接收具有测试数据的测试样本TP。接着,于步骤S420,存储器控制器110对测试样本TP进行逻辑判断以产生测试旗标TF。于步骤S430,存储器控制器110依据测试旗标TF决定操作模式。接着,于步骤S440,存储器控制器110依据操作模式读取测试数据。于步骤S450,存储器控制器110依据测试数据对存储器控制器110中的存储器160进行存取测试以产生测试结果TR。
综上所述,本发明依据对测试样本进行逻辑判断所产生测试旗标来决定读取测试数据的操作模式,并依据测试数据对存储器进行实际操作路径的存取测试,可提高裸片针测的可靠性。另一方面,测试数据可以是随机数据,可由软件层面对测试内容进行弹性调整,不受硬件电路设计限制,可降低测试成本。并且,可借由存储器控制器的准备脚位来传输测试样本,避免测试动作误触发。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视后附的权利要求所界定的为准。
Claims (15)
1.一种裸片测试方法,适用于具有存储器控制器与测试装置的裸片测试系统,其特征在于,包括:
接收具有测试数据的测试样本;
对所述测试样本进行逻辑判断以产生测试旗标;
依据所述测试旗标决定操作模式;
依据所述操作模式读取所述测试数据;以及
依据所述测试数据对所述存储器控制器中的存储器进行存取测试以产生测试结果。
2.根据权利要求1所述的裸片测试方法,其特征在于,还包括:
在接收所述测试样本之前设定所述测试数据。
3.根据权利要求1所述的裸片测试方法,其特征在于,还包括:
在接收所述测试样本之后且在对所述测试样本进行所述逻辑判断之前,初始化所述存储器控制器的启动码。
4.根据权利要求3所述的裸片测试方法,其特征在于,还包括:
对所述测试样本进行第一逻辑判断以产生第一旗标;
依据所述测试样本中的准备信号进行第二逻辑判断以产生第二旗标;以及
依据所述启动码中的禁能码、所述第一旗标与所述第二旗标决定所述操作模式,其中所述测试旗标包括所述第一旗标与所述第二旗标。
5.根据权利要求4所述的裸片测试方法,其特征在于,所述操作模式包括正常模式、一字节模式与多字节模式。
6.根据权利要求5所述的裸片测试方法,其特征在于,当所述禁能码为第一逻辑电平、或所述禁能码为第二逻辑电平且所述第一旗标为第二逻辑电平时,所述操作模式为所述正常模式。
7.根据权利要求5所述的裸片测试方法,其特征在于,当所述禁能码为第二逻辑电平、所述第一旗标为第一逻辑电平且所述第二旗标保持为第二逻辑电平时,所述操作模式为所述正常模式。
8.根据权利要求5所述的裸片测试方法,其特征在于,当所述操作模式为所述正常模式时,正常存取所述存储器控制器中的所述存储器而不对所述存储器进行测试。
9.根据权利要求5所述的裸片测试方法,其特征在于,当所述第二旗标被致能且所述准备信号包括第一特定值时,所述操作模式为所述一字节模式。
10.根据权利要求5所述的裸片测试方法,其特征在于,当所述操作模式为所述一字节模式时,以一字节为单位读取所述测试数据。
11.根据权利要求5所述的测试方法,其特征在于,当所述第二旗标被致能且所述准备信号包括第二特定值时,所述操作模式为所述多字节模式。
12.根据权利要求5所述的裸片测试方法,其特征在于,当操作模式为所述多字节模式时,以多字节为单位读取所述测试数据。
13.根据权利要求1所述的裸片测试方法,其特征在于,所述测试数据是可调整数据。
14.根据权利要求1所述的裸片测试方法,其特征在于,还包括:
比较所述存取测试的存取结果与参考结果以产生所述测试结果,其中
当所述存取结果相同于所述参考结果时,所述测试结果为通过,
当所述存取结果不同于所述参考结果时,所述测试结果为失败。
15.一种裸片测试系统,其特征在于,包括:
测试装置,配置为提供具有测试数据的测试样本;以及
存储器控制器,耦接至所述测试装置,用以依据所述测试样本进行裸片测试,包括:
处理器;
存储器,耦接至所述处理器;
逻辑电路,耦接至所述处理器;以及
暂存器,耦接在所述处理器所述测试装置之间,
其中所述处理器通过所述暂存器从所述测试装置接收所述测试样本,且所述逻辑电路对所述测试样本进行逻辑判断以产生测试旗标,
其中所述处理器依据所述测试旗标决定操作模式,依据所述操作模式从所述暂存器读取所述测试数据,并依据所述测试数据对所述存储器进行存取测试以产生测试结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111113328A TWI776785B (zh) | 2022-04-07 | 2022-04-07 | 裸晶測試系統及其裸晶測試方法 |
TW111113328 | 2022-04-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116935945A true CN116935945A (zh) | 2023-10-24 |
Family
ID=84957887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210519858.3A Pending CN116935945A (zh) | 2022-04-07 | 2022-05-13 | 裸片测试系统及其裸片测试方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116935945A (zh) |
TW (1) | TWI776785B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928593B1 (en) * | 2000-09-18 | 2005-08-09 | Intel Corporation | Memory module and memory component built-in self test |
TWI401691B (zh) * | 2009-03-20 | 2013-07-11 | Phison Electronics Corp | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
US9437328B2 (en) * | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
EP4010808A4 (en) * | 2019-08-13 | 2023-11-15 | NeuroBlade Ltd. | MEMORY-BASED PROCESSORS |
WO2021222460A1 (en) * | 2020-04-28 | 2021-11-04 | FLC Technology Group, Inc. | Memory test engine with fully programmable patterns |
-
2022
- 2022-04-07 TW TW111113328A patent/TWI776785B/zh active
- 2022-05-13 CN CN202210519858.3A patent/CN116935945A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202341164A (zh) | 2023-10-16 |
TWI776785B (zh) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818250A (en) | Apparatus and method for determining the speed of a semiconductor chip | |
EP0287303B1 (en) | Scan test apparatus for digital systems having dynamic random access memory | |
US4878209A (en) | Macro performance test | |
US8170828B2 (en) | Test method using memory programmed with tests and protocol to communicate between device under test and tester | |
EP0161639B1 (en) | Self contained array timing | |
US20080109594A1 (en) | Non-volatile memory device controlled by a micro-controller | |
US4752928A (en) | Transaction analyzer | |
US4855670A (en) | Method of providing information useful in identifying defects in electronic circuits | |
US5513186A (en) | Method and apparatus for interconnect testing without speed degradation | |
US5933381A (en) | Semiconductor integrated circuit having DRAM mounted on semiconductor chip | |
US20100107026A1 (en) | Semiconductor device having built-in self-test circuit and method of testing the same | |
US5444717A (en) | Method for providing minimal size test vector sets | |
US6275428B1 (en) | Memory-embedded semiconductor integrated circuit device and method for testing same | |
TWI776785B (zh) | 裸晶測試系統及其裸晶測試方法 | |
US20020048856A1 (en) | Method of testing a semiconductor memory device | |
US20060036803A1 (en) | Non-volatile memory device controlled by a micro-controller | |
CN116224013A (zh) | 芯片测试方法及设备 | |
US20020085439A1 (en) | Method for reading semiconductor die information in a parallel test and burn-in system | |
US7178071B2 (en) | Device for and method of examining the signal performance of semiconductor circuits | |
JP3061650B2 (ja) | Icテスターの発生パルスモニタ回路 | |
US20040193790A1 (en) | System and method for using a debug bus as a capture buffer | |
KR100336156B1 (ko) | 카운터검사방법및장치와시리얼억세스메모리 | |
JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
JP2010096728A (ja) | 半導体装置 | |
JP2001133516A (ja) | 半導体テスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |