TWI401691B - 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 - Google Patents
具快閃記憶體測試功能的控制器及其儲存系統與測試方法 Download PDFInfo
- Publication number
- TWI401691B TWI401691B TW098109170A TW98109170A TWI401691B TW I401691 B TWI401691 B TW I401691B TW 098109170 A TW098109170 A TW 098109170A TW 98109170 A TW98109170 A TW 98109170A TW I401691 B TWI401691 B TW I401691B
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- test
- physical
- error
- physical block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
Description
本發明是有關於一種具快閃記憶體測試功能的快閃記憶體控制器及快閃記憶體測試方法。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小與無機械結構等的特性，適合可攜式應用，最適合使用於這類可攜式由電池供電的產品上。固態硬碟就是一種以NAND快閃記憶體作為儲存媒體的儲存裝置。
快閃記憶體儲存裝置的快閃記憶體晶片(chip)會依據其設計容量包括1個或多個快閃記憶體晶粒(die)，且快閃記憶體晶粒會劃分為多個實體區塊，以作為儲存資料之用。一般來說，廠商在完成快閃記憶體儲存裝置的製造後，會對此快閃記憶體儲存裝置進行其中之實體區塊的讀寫測試，以確保快閃記憶體儲存裝置的品質。
在對快閃記憶體儲存裝置進行讀取測試時，習知的方法是將此快閃記憶體儲存裝置連接於安裝一測試軟體的一主機系統上，並且由此測試軟體對此快閃記憶體儲存裝置進行讀寫來測試此快閃記憶體儲存裝置的快閃記憶體晶片是否可正常儲存資料。
一般來說，實體區塊會由快閃記憶體儲存裝置的快閃記憶體控制器邏輯地分組為系統區(system area)、資料區(data area)、備用區(spare area)與取代區(replacement area)。系統區的實體區塊是用以儲存快閃記憶體儲存系統的相關重要資訊，而取代區的實體區塊是用以取代資料區或備用區中已損壞的實體區塊損壞，因此在一般存取狀態下，主機系統是無法存取系統區與取代區中的實體區塊。至於歸類為資料區的實體區塊中會儲存由寫入指令所寫入的有效資料，而備用區中的實體區塊是用以在執行寫入指令時替換資料區中的實體區塊。具體來說，當快閃記憶體儲存裝置接受到主機系統的寫入指令而欲對資料區的實體區塊進行寫入時，快閃記憶體儲存裝置會從備用區中提取一實體區塊並且將在資料區中欲寫入的實體區塊中的有效舊資料與欲寫入的新資料寫入至從備用區中提取的實體區塊中並且將已寫入新資料的實體區塊邏輯地關聯為資料區，並且將原本資料區的實體區塊進行抹除並邏輯地關聯為備用區。為了能夠讓主機系統能夠順利地存取以輪替方式儲存資料的實體區塊，快閃記憶體儲存裝置會提供邏輯區塊給主機系統。也就是說，快閃記憶體儲存系統會透過在邏輯位址-實體位址對映表(logical address-physical address mapping table)中記錄與更新邏輯區塊與資料區的實體區塊之間的對映關係來反映實體區塊的輪替，所以主機系統僅需要針對所提供邏輯區塊進行寫入而快閃記憶體儲存裝置會依據邏輯位址-實體位址對映表對所對映的實體區塊進行讀取或寫入資料。
由於上述快閃記憶體儲存系統的運作特性，因此，由主機系統上的測試軟體來對快閃記憶體儲存裝置進行讀寫測試是無法保證所有實體區塊都已進行測試。
此外，在快閃記憶體儲存裝置中快閃記憶體晶片內的快閃記憶體晶粒是由快閃記憶體儲存系統中的快閃記憶體控制器所管理，因此由主機系統上的測試軟體來對快閃記憶體儲存裝置進行讀寫測試時，必須依照快閃記憶體控制器的相關規格寫入測試資料，而無法同步對快閃記憶體儲存裝置中的所有快閃記憶體晶粒執行寫入運作，因此當待測試的快閃記憶體儲存裝置中的快閃記憶體晶片是由多個快閃記憶體晶粒所組成時，習知測試方法需要大量的時間才能完成對所有快閃記憶體晶粒的讀寫動作。
本發明提供一種具快閃記憶體測試功能的快閃記憶體控制器，其能夠有效地對與其連接之快閃記憶體晶片的所有實體區塊進行測試。
本發明提供一種快閃記憶體測試方法，其能夠有效地對快閃記憶體晶片的所有實體區塊進行測試。
本發明提供一種快閃記憶體儲存系統，其能有效地對其快閃記憶體晶片的所有實體區塊進行測試。
本發明提出一種具快閃記憶體測試功能的快閃記憶體控制器，其包括微處理器單元、快閃記憶體介面單元、主機介面單元與記憶胞測試單元(memory cell testing unit)。快閃記憶體介面單元是耦接至微處理器單元，且用以連接多個快閃記憶體晶粒且每一快閃記憶體晶粒包括多個實體區塊。主機介面單元是耦接至微處理器單元，且用以連接一主機系統。記憶胞測試單元是耦接至微處理器單元，用以同時地致能每一快閃記憶體晶粒並以一廣播方式在每一快閃記憶體晶粒中同時寫入一測試資料，其中記憶胞測試單元會從每一實體區塊中讀取測試資料來判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之快閃記憶體控制器更包括錯誤檢查與校正單元(Error Checking and Correcting Unit)，用以根據上述測試資料產生一錯誤檢查與校正碼(Error Checking and Correcting Code)並且依據此錯誤檢查與校正碼對所讀取的測試資料執行一檢查與校正，其中上述記憶胞測試單元根據該檢查與校正的結果正結果判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之記憶胞測試單元會根據每一快閃記憶體晶粒的識別碼(ID)產生欲寫入的多個實體位址，並依據實體位址將測試資料寫入至實體區塊中。
在本發明之一實施例中，上述之記憶胞測試單元動態地傳送一測試狀態訊息給所連接的主機系統。
在本發明之一實施例中，上述之測試狀態訊息包括目前狀態欄位與錯誤數欄位，其中目前狀態欄位是記錄每一快閃記憶體晶粒的測試進度，而錯誤數欄位是記錄每一快閃記憶體晶粒中損壞實體區塊的數目。
在本發明之一實施例中，上述之記憶胞測試單元建立一錯誤列表，用以記錄判斷為損壞實體區塊的實體區塊的相關資訊。
在本發明之一實施例中，上述之錯誤列表包括錯誤狀態欄位與位址欄位，其中錯誤狀態欄位是記錄判斷為損壞實體區塊的實體區塊的錯誤類型，而位址欄位是記錄判斷為損壞實體區塊的實體區塊的位址。
在本發明之一實施例中，上述之記憶胞測試單元將上述錯誤列表儲存在上述實體區塊的其中之一中。
本發明提出一種快閃記憶體測試方法，用以測試多個快閃記憶體晶粒且每一快閃記憶體晶粒具有多個實體區塊，此快閃記憶體測試方法包括使用一主機系統向一快閃記憶體控制器發送一快閃記憶體測試請求，其中此些快閃記憶體晶粒耦接至此快閃記憶體控制器。此快閃記憶體測試方法也包括由此快閃記憶體控制器同時地致能每一該些快閃記憶體晶粒並以一廣播方式在每一快閃記憶體晶粒的每一實體區塊中同時寫入一測試資料，並且由該快閃記憶體控制器從每一實體區塊中讀取該測試資料來判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之快閃記憶體測試方法更包括由此快閃記憶體控制器建立一錯誤列表，以記錄判斷為損壞實體區塊的實體區塊的相關資訊。
在本發明之一實施例中，上述之在每一快閃記憶體晶粒的每一實體區塊中寫入測試資料與讀取測試資料來判斷每一實體區塊是否為損壞實體區塊的步驟包括：根據測試資料產生一錯誤檢查與校正碼；依據錯誤檢查與校正碼對所讀取的測試資料執行一檢查與校正；以及根據檢查與校正的結果判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之以廣播方式在每一快閃記憶體晶粒的每一實體區塊中同時寫入測試資料的步驟包括：根據每一快閃記憶體晶粒的識別碼(ID)產生欲寫入的多個實體位址，並依據所產生的實體位址將測試資料寫入至實體區塊中。
在本發明之一實施例中，上述之快閃記憶體測試方法更包括使用上述主機系統向上述快閃記憶體控制器發送一快閃記憶體測試回報請求，並且由上述快閃記憶體控制器動態地建立與傳送一測試狀態訊息給上述主機系統。
在本發明之一實施例中，上述之建立測試狀態訊息的步驟包括記錄每一快閃記憶體晶粒的目前測試進度以及記錄每一快閃記憶體晶粒中損壞實體區塊的數目。
在本發明之一實施例中，上述之建立該錯誤列表的步驟包括記錄判斷為損壞實體區塊的實體區塊的錯誤類型以及記錄判斷為損壞實體區塊的實體區塊的位址。
在本發明之一實施例中，上述之快閃記憶體測試方法更包括將上述錯誤列表儲存在上述實體區塊的其中之一中。
本發明提出一種具快閃記憶體測試功能的快閃記憶體儲存系統，其包括連接器、多個快閃記憶體晶粒與快閃記憶體控制器。連接器是用以連接一主機系統，快閃記憶體晶粒包括多個實體區塊。快閃記憶體控制器是耦接至連接器與快閃記憶體晶粒，其中快閃記憶體控制器用以同時地致能每一快閃記憶體晶粒並以一廣播方式在每一快閃記憶體晶粒的每一實體區塊中同時寫入測試資料，並且快閃記憶體控制器用以從每一實體區塊中讀取該測試資料來判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之快閃記憶體控制器，用以根據測試資料產生一錯誤檢查與校正碼，依據錯誤檢查與校正碼對所讀取的測試資料執行一檢查與校正，並且根據檢查與校正的結果正結果判斷每一實體區塊是否為損壞實體區塊。
在本發明之一實施例中，上述之快閃記憶體控制器會根據每一快閃記憶體晶粒的一識別碼(ID)產生欲寫入的多個實體位址，並依據所產生的實體位址將測試資料寫入至實體區塊中。
在本發明之一實施例中，上述之快閃記憶體控制器動態地傳送一測試狀態訊息給上述主機系統。
在本發明之一實施例中，上述之測試狀態訊息包括目前狀態欄位與錯誤數欄位，其中目前狀態欄位是記錄每一快閃記憶體晶粒的測試進度，而錯誤數欄位是記錄每一快閃記憶體晶粒中損壞實體區塊的數目。
在本發明之一實施例中，上述之快閃記憶體控制器建立一錯誤列表，用以記錄判斷為損壞實體區塊的實體區塊的相關資訊。
在本發明之一實施例中，上述之錯誤列表包括錯誤狀態欄位與位址欄位，其中錯誤狀態欄位是記錄判斷為損壞實體區塊的實體區塊的錯誤類型，而位址欄位是記錄判斷為損壞實體區塊的實體區塊的位址。
在本發明之一實施例中，上述之快閃記憶體控制器將上述錯誤列表儲存在上述實體區塊的其中之一中。
基於上述，本發明可確保所有實體區塊都已進行測試，並且大幅縮短測試所需的時間。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明一範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。
請參照圖1，快閃記憶體儲存系統100是與主機系統200連接，以使主機系統200可將資料寫入至快閃記憶體儲存系統100或從快閃記憶體儲存系統100中讀取資料。在本範例實施例中，快閃記憶體儲存系統100為固態硬碟(Solid State Drive,SSD)。但必須瞭解的是，在本發明另一實施例中快閃記憶體儲存系統100亦可以是記憶卡或隨身碟。
快閃記憶體儲存系統100包括快閃記憶體晶片110、連接器120與快閃記憶體控制器130。
快閃記憶體晶片110是電性連接至快閃記憶體控制器130並且用以儲存資料。在本範例實施中，快閃記憶體晶片110為多層記憶胞(Multi Level Cell,MLC)NAND快閃記憶體晶片。然而，必須瞭解的是，本發明不限於此。在本發明另一範例實施例中，單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體晶片亦可應用於本發明。
具體來說，快閃記憶體晶片110包括快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4，其中快閃記憶體晶粒110-1與快閃記憶體晶粒110-2是經由資料匯流排152與控制匯流排154耦接至快閃記憶體控制器130並且快閃記憶體晶粒110-3與快閃記憶體晶粒110-4是經由資料匯流排156與控制匯流排158耦接至快閃記憶體控制器130。此外，快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4會劃分為多個實體區塊。必須瞭解的是，在本範例實施例中，快閃記憶體晶片110是以具有4個快閃記憶體晶粒的例子來進行說明，然而本發明不限於此，本發明可應用於具有任意數目快閃記憶體晶粒的快閃記憶體晶片。
每一實體區塊通常會分割為數個頁面(page)，例如64個頁面、128個頁面、256個頁面等。頁面通常為程式化(program)的最小單元。但要特別說明的是於有些不同的快閃記憶體設計，最小的程式化單位也可為一個扇區(sector)。也就是說，一個頁面中有多個扇區並以一個扇區為程式化的最小單元。換言之，頁面為寫入資料或讀取資料的最小單元。每一頁面通常包括使用者資料區D與冗餘區R。使用者資料區用以儲存使用者的資料，而冗餘區用以儲存系統的資料(例如，錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)。為對應於磁碟驅動器的扇區(sector)大小，一般而言，使用者資料區D通常為512位元組，而冗餘區R通常為16位元組。也就是，一個頁面位址為一個扇區。然而，亦可以多個扇區形成一個頁面位址。在本範例實施例中，每一頁面是包括4個扇區。
連接器120用以透過匯流排300連接主機系統200。在本實施例中，連接器120為SATA連接器。然而，必須瞭解的是本發明不限於此，連接器120亦可以是USB連接器、IEEE 1394連接器、PCI Express連接器、MS連接器、MMC連接器、SD連接器、CF連接器、IDE連接器或其他適合的連接器。
快閃記憶體控制器130會執行以硬體型式或韌體型式實作的多個邏輯閘或機械指令以配合連接器120與快閃記憶體晶片110來進行資料的寫入、讀取與抹除等運作。特別是，快閃記憶體控制器130具有測試快閃記憶體晶片110的功能。具體來說，在本範例實施例中，主機系統200包括測試應用程式210，並且當主機系統200執行測試應用程式210時會命令快閃記憶體控制器130測試快閃記憶體晶片110的實體區塊是否可被正常讀取、寫入與抹除。
快閃記憶體控制器130包括微處理器單元130a、快閃記憶體介面單元130b、主機介面單元130c與記憶胞測試單元130d。
微處理器單元130a用以控制快閃記憶體控制器130的整體運作。也就是說，快閃記憶體控制器130內所有組件的運作都是由微處理器單元130a來控制。
快閃記憶體介面單元130b是耦接至微處理器單元130a並且用以存取快閃記憶體晶片110。也就是，欲寫入至快閃記憶體晶片110的資料會經由快閃記憶體介面單元130b轉換為快閃記憶體晶片110所能接受的格式。
主機介面單元130c是耦接至微處理器單元130a並且用以接收與識別主機系統200所傳送的指令。也就是，主機系統200所傳送的指令與資料會透過主機介面單元130c來傳送至微處理器單元130a。在本範例實施例中，主機介面單元130c為SATA介面。然而，必須瞭解的是本發明不限於此，主機介面單元130c亦可以是USB介面、IEEE 1394介面、PCI Express介面、MS介面、MMC介面、SD介面、CF介面、IDE介面或其他適合的資料傳輸介面。值得一提的是，主機介面單元130c必須與連接器120相對應。也就是說，主機介面單元130c必須與連接器120互相搭配來配置。
記憶胞(memory cell)測試單元130d是耦接至微處理器單元130a，並且用以對快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的實體區塊進行測試，以判斷快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4中是否存有損壞(或不良)的實體區塊。
例如，在本發明一範例實施例中，記憶胞測試單元130d會在快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的每一實體區塊中寫入一測試資料，並且藉由讀取此測試資料來判斷每一實體區塊是否可被正常寫入與讀取。此外，在本發明另一範例實施例中，記憶胞測試單元130d更會根據快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的一識別碼(ID)來產生欲寫入的多個實體位址，並依據所產生的實體位址將測試資料寫入至該些實體區塊中。
此外，在本發明一範例實施例中，快閃記憶體控制器130更包括錯誤檢查與校正單元130e。錯誤檢查與校正單元130e是用以依據欲寫入至快閃記憶體晶片110的資料來產生對應的錯誤檢查與校正碼，並且可依據對應的錯誤檢查與校正碼來檢查所讀取的資料是否正確。錯誤檢查與校正單元為此領域技術人員所熟知之技術，在此不詳細說明其運作方式。由此，記憶胞測試單元130d可依據測試資料所對應的錯誤檢查與校正碼來驗證測試資料是否被正確地寫入至快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的每一實體區塊，或者測試資料是否正確地從快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的每一實體區塊中被讀取，或者快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的每一實體區塊是否被正確地抹除。
值得一提的是，在本發明一範例實施例中，當記憶胞測試單元130d對快閃記憶體晶片110執行測試時，記憶胞測試單元130d會透過控制匯流排154與控制匯流排158同時致能(Enable)快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4，並且將測試資料同步地寫入至快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4的實體區塊中。特別是，在本範例實施例中，由於測試快閃記憶體晶片110的動作是由快閃記憶體控制器130來執行，因此快閃記憶體控制器130可同時致能快閃記憶體晶粒110-1、快閃記憶體晶粒110-2、快閃記憶體晶粒110-3與快閃記憶體晶粒110-4以同步地寫入測試資料。值得一提的是，在本發明另一範例實施例中，快閃記憶體儲存系統100亦可僅配置單一控制匯流排(即，控制匯流排154與控制匯流排158為同一控制匯流排)，並由此控制匯流排致能快閃記憶體晶片中的所有快閃記憶體晶粒。
此外，記憶胞測試單元130d會在完成對快閃記憶體晶片110的測試後，建立錯誤列表以記錄測試結果。具體來說，當在測試過程中記憶胞測試單元130d發現快閃記憶體晶片110存有損壞的實體區塊時，則記憶胞測試單元130d會建立錯誤列表以記錄每一損壞實體區塊的相關資訊。
圖2是根據本發明一範例實施例繪示錯誤列表的資料結構示意圖。
請參照圖2，錯誤列表250包括錯誤狀態欄位252與位址欄位254。
錯誤狀態欄位252是用以記錄損壞實體區塊的錯誤類型。例如，在本範例實施例中，錯誤狀態欄位252會記錄此損壞實體區塊的異常情況是屬於寫入錯誤、讀取錯誤或抹除錯誤。例如，在錯誤狀態欄位252中0表示寫入錯誤，1表示讀取錯誤，而2表示抹除錯誤。位址欄位254是用以記錄損壞實體區塊的位址，例如，位址欄位254會包括兩個子欄位分別地記錄此損壞實體區塊是屬於那個快閃記憶體晶粒及那個實體區塊。例如，如圖2的範例所示，其中記錄2個發生錯誤的損壞實體區塊，第一個錯誤是寫入錯誤且此損壞位址是在快閃記憶體晶粒110-1的第26個實體區塊，並且第二個錯誤是讀取錯誤且此損壞位址是發生在快閃記憶體晶粒110-3的第56個實體區塊。
值得一提的是，在本發明另一範例實施例中，記憶胞測試單元130d除了會將所建立的錯誤列表250傳送給主機系統200的測試應用程式210外，亦會將錯誤列表250儲存在快閃記憶體晶片110中未損壞的實體區塊內。因此，已測試過之快閃記憶體晶片110的相關測試結果可由其他主機系統來讀取。例如，當測試工程師使用主機系統200的測試應用程式210完成快閃記憶體晶片110的測試後，測試工程師可繼續進行其他快閃記憶體晶片的測試程序，而其他工程師可於其他主機系統上讀取已完成測試之快閃記憶體晶片110中所儲存之測試結果，進而執行錯誤分析等後續工作。
此外，在記憶胞測試單元130d正對快閃記憶體晶片110執行測試的過程中，主機系統200的測試應用程式210可持續地輪詢目前的測試狀況。例如，測試應用程式210可在測試過程中以透過相關指令(例如，製造商指令(vendor command))向記憶胞測試單元130d下達快閃記憶體測試回報請求以請求回報目前的測試狀態，由此可由測試者自行決定是否停止測試。
例如，當記憶胞測試單元130d從主機系統200的測試應用程式210中接收到快閃記憶體測試回報請求時，記憶胞測試單元130d會動態地傳送測試狀態訊息給主機系統200的測試應用程式210。由此，測試人員可依據目前的測試狀態決定是否停止測試。特別是，在測試應用程式210下達快閃記憶體測試回報請求以請求回報目前的測試狀態的同時，快閃記憶體控制器130的記憶胞測試單元130d可繼續其對實體區塊所進行的測試，而無需為了回應測試狀態而暫停測試。
圖3是根據本發明一範例實施例繪示測試狀態訊息的資料結構示意圖。
請參照圖3，測試狀態訊息350包括目前狀態欄位352與錯誤數欄位354。
目前狀態欄位352是記錄每一快閃記憶體晶粒的測試進度，例如目前狀態欄位352會記錄已完成測試或目前測試到那個實體區塊，例如，在目前狀態欄位352中0表示已完成，並且當目前狀態欄位352為非0時表示正進行某個實體區塊的測試。錯誤數欄位354是記錄每一快閃記憶體晶粒中損壞實體區塊的數目。例如，如圖3的範例所示，快閃記憶體晶粒110-1已完成測試，且其中損壞實體區塊的數目為0；快閃記憶體晶粒110-2目前測試第1020個實體區塊，且其中損壞實體區塊的數目為1；快閃記憶體晶粒110-3已完成測試，且其中損壞實體區塊的數目為1；快閃記憶體晶粒110-4目前測試第1021個實體區塊，且其中損壞實體區塊的數目為0。
在本範例實施例中，記憶胞測試單元130d是以一韌體型式實作在控制器130中，例如以程式語言撰寫相關機械指令並且儲存於程式記憶體(例如，唯讀記憶體(Read Only Memory,ROM))來實作記憶胞測試單元130d。當快閃記憶體儲存系統100從主機系統200的測試應用程式210中接收到快閃記憶體測試請求時，記憶胞測試單元130d的多個機器指令會由微處理器單元130a來執行，以對快閃記憶體晶片110進行測試。此外，在本發明另一實施例中，記憶胞測試單元130d亦可以一硬體型式實作在控制器130中。
此外，雖未繪示於本範例實施例，但快閃記憶體控制器130可更包括緩衝記憶體、電源管理單元模組等用於控制快閃記憶體控制器的一般功能元件。
圖4是根據本發明一範例實施例繪示快閃記憶體測試方法的流程圖。
請參照圖4，在測試程序400中，首先是藉由主機系統200的測試應用程式210向快閃記憶體控制器130發送快閃記憶體測試請求(S401)。
接著，當快閃記憶體控制器130接收到測試請求時，由快閃記憶體控制器130在與其連接的每一快閃記憶體晶粒的每一實體區塊中寫入一測試資料(S403)。例如，在本範例實施例中，快閃記憶體控制器130會透過所有控制匯流排同時致能所有快閃記憶體晶粒，並以廣播方式同步地在所有快閃記憶體晶粒中寫入測試資料。在此所謂廣播方式是指透過資料匯流排152與資料匯流排156將資料同時寫入至所有的快閃記憶體晶粒中。值得一提的是，在本發明另一範例實施例中，快閃記憶體儲存系統100亦可僅配置單一資料匯流排(即，資料匯流排152與資料匯流排156為同一資料匯流排)，並由此資料匯流排將資料寫入至所有的快閃記憶體晶粒中。
之後，在步驟S405中會從快閃記憶體晶粒的實體區塊中讀取此測試資料來判斷實體區塊是否為損壞實體區塊。例如，在步驟S403中，當寫入測試資料至實體區塊時可依據此所寫入的測試資料產生錯誤檢查與校正碼，並將所產生的錯誤檢查與校正碼寫入至實體區塊中。之後，在步驟S405中可讀取在寫入運作中所寫入的錯誤檢查與校正碼並依據所讀取的錯誤檢查與校正碼來判斷實體區塊是否發生寫入、讀取或抹除錯誤。
倘若在步驟S405中判斷有損壞實體區塊時，則在步驟S407中會於錯誤列表(例如，錯誤列表250)中記錄損壞實體區塊的相關資訊。
然後，在步驟S409中會判斷是否從測試應用程式210中接收到快閃記憶體測試回報請求。倘若在步驟S409中接收到快閃記憶體測試回報請求時，則在步驟S411中會建立測試狀態訊息(例如，測試狀態訊息350)並且將此測試狀態訊息傳送給測試應用程式210。
此外，在步驟S413中會判斷是否從測試應用程式210中接收到停止測試請求。倘若在步驟S413中接收到停止測試請求時，則將錯誤列表儲存在快閃記憶體晶片中(S415)並結束測試程序400。
此外，在步驟S417中會判斷是否仍有實體區塊未完成測試，倘若仍有實體區塊未完成測試時，則返回步驟S405，若已完成所有快閃記憶體晶粒的測試時，則會執行步驟S415並結束測試程序400。
綜上所述，本發明是由快閃記憶體控制器依據主機系統的指示來對快閃記憶體晶片來執行測試程序，因此可由快閃記憶體控制器對實體區塊直接進行測試，而確保所有實體區塊都會被執行測試。此外，本發明是由快閃記憶體控制器來執行測試程序，因此可同時致能所有快閃記憶體晶粒，對其進行廣播式寫入，因此可有效地縮短測試時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．快閃記憶體儲存系統
110．．．快閃記憶體晶片
110-1、110-2、110-3、110-4．．．快閃記憶體晶粒
120．．．連接器
130．．．快閃記憶體控制器
130a．．．微處理器單元
130b．．．快閃記憶體介面單元
130c‧‧‧主機介面單元
130d‧‧‧記憶胞測試單元
130e‧‧‧錯誤檢查與校正單元
152、156‧‧‧資料匯流排
154、158‧‧‧控制匯流排
200‧‧‧主機系統
210‧‧‧測試應用程式
300‧‧‧匯流排
250‧‧‧錯誤列表
252‧‧‧錯誤狀態欄位
254‧‧‧位址欄位
350‧‧‧測試狀態訊息
352‧‧‧目前狀態欄位
354‧‧‧錯誤數欄位
400‧‧‧測試程序
S401、S403、S405、S407、S409、S411、S413、S415、S417‧‧‧測試程序的步驟
圖1是根據本發明一範例實施例所繪示的快閃記憶體儲存系統的概要方塊圖。
圖2是根據本發明一範例實施例繪示錯誤列表的資料結構示意圖。
圖3是根據本發明一範例實施例繪示測試狀態訊息的資料結構示意圖。
圖4是根據本發明一範例實施例繪示快閃記憶體測試方法的流程圖。
100．．．快閃記憶體儲存系統
110．．．快閃記憶體晶片
110-1、110-2、110-3、110-4．．．快閃記憶體晶粒
120．．．連接器
130．．．快閃記憶體控制器
130a．．．微處理器單元
130b．．．快閃記憶體介面單元
130c．．．主機介面單元
130d．．．記憶胞測試單元
130e．．．錯誤檢查與校正單元
152、156．．．資料匯流排
154、158．．．控制匯流排
200．．．主機系統
210．．．測試應用程式
300．．．匯流排
Claims (21)
- 一種具快閃記憶體測試功能的快閃記憶體控制器，包括：一微處理器單元；一快閃記憶體介面單元，耦接至該微處理器單元，用以連接多個快閃記憶體晶粒且每一快閃記憶體晶粒包括多個實體區塊；一主機介面單元，耦接至該微處理器單元，用以連接一主機系統；以及一記憶胞測試單元，耦接至該微處理器單元，該記憶胞測試單元會根據每一該些快閃記憶體晶粒的一識別碼(ID)產生欲寫入的多個實體位址，其中該記憶胞測試單元同時地致能每一該些快閃記憶體晶粒並以一廣播方式在每一該些快閃記憶體晶粒中依據該些實體位址同時將該測試資料寫入至該些實體區塊中，其中該記憶胞測試單元會從每一該些實體區塊中讀取該測試資料來判斷每一該些實體區塊是否為一損壞實體區塊。
- 如申請專利範圍第1項所述之具快閃記憶體測試功能的快閃記憶體控制器，更包括一錯誤檢查與校正單元，用以根據該測試資料產生一錯誤檢查與校正碼並且依據該錯誤檢查與校正碼對所讀取的該測試資料執行一檢查與校正， 其中該記憶胞測試單元根據該檢查與校正的結果判斷每一該些實體區塊是否為損壞實體區塊。
- 如申請專利範圍第1項所述之具快閃記憶體測試功能的快閃記憶體控制器，其中該記憶胞測試單元動態地傳送一測試狀態訊息給該主機系統。
- 如申請專利範圍第3項所述之具快閃記憶體測試功能的快閃記憶體控制器，其中該測試狀態訊息包括：一目前狀態欄位，記錄每一該些快閃記憶體晶粒的測試進度；以及一錯誤數欄位，記錄每一該些快閃記憶體晶粒中所述損壞實體區塊的數目。
- 如申請專利範圍第1項所述之具快閃記憶體測試功能的快閃記憶體控制器，其中該記憶胞測試單元建立一錯誤列表，用以記錄判斷為該損壞實體區塊的該些實體區塊的相關資訊。
- 如申請專利範圍第5項所述之具快閃記憶體測試功能的快閃記憶體控制器，其中該錯誤列表包括：一錯誤狀態欄位，記錄判斷為該損壞實體區塊的該些實體區塊的錯誤類型；以及一位址欄位，記錄判斷為該損壞實體區塊的該些實體區塊的位址。
- 如申請專利範圍第5項所述之具快閃記憶體測試功能的快閃記憶體控制器，其中該記憶胞測試單元將該錯誤列表儲存在該些實體區塊的其中之一中。
- 一種快閃記憶體測試方法，用以測試多個快閃記憶體晶粒，其中每一該些快閃記憶體晶粒具有多個實體區塊，該快閃記憶體測試方法包括：使用一主機系統向一快閃記憶體控制器發送一快閃記憶體測試請求，其中該些快閃記憶體晶粒耦接至該快閃記憶體控制器；以及由該快閃記憶體控制器同時地致能每一該些快閃記憶體晶粒並以一廣播方式在每一該些快閃記憶體晶粒的每一實體區塊中同時寫入一測試資料，並且由該快閃記憶體控制器從每一實體區塊中讀取該測試資料來判斷每一該些實體區塊是否為一損壞實體區塊，其中以該廣播方式在每一該些快閃記憶體晶粒的每一該些實體區塊中同時寫入該測試資料的步驟包括：根據每一該些快閃記憶體晶粒的一識別碼(ID)產生欲寫入的多個實體位址，並依據該些實體位址將該測試資料寫入至該些實體區塊中。
- 如申請專利範圍第8項所述之快閃記憶體測試方法，更包括由該快閃記憶體控制器建立一錯誤列表，以記錄判斷為該損壞實體區塊的該些實體區塊的相關資訊。
- 如申請專利範圍第8項所述之快閃記憶體測試方法，其中在每一該些快閃記憶體晶粒的每一實體區塊中同時寫入該測試資料與讀取該測試資料來判斷每一該些實體區塊是否為該損壞實體區塊的步驟包括：根據該測試資料產生一錯誤檢查與校正碼； 依據該錯誤檢查與校正碼對所讀取的該測試資料執行一檢查與校正；以及根據該檢查與校正的結果判斷每一該些實體區塊是否為損壞實體區塊。
- 如申請專利範圍第8項所述之快閃記憶體測試方法，更包括：使用該主機系統向該快閃記憶體控制器發送一快閃記憶體測試回報請求，並且由該快閃記憶體控制器動態地建立與傳送一測試狀態訊息給該主機系統。
- 如申請專利範圍第11項所述之快閃記憶體測試方法，其中建立該測試狀態訊息的步驟包括：記錄每一該些快閃記憶體晶粒的目前測試進度；以及記錄每一該些快閃記憶體晶粒中所述損壞實體區塊的數目。
- 如申請專利範圍第9項所述之快閃記憶體測試方法，其中建立該錯誤列表的步驟包括：記錄判斷為該損壞實體區塊的該些實體區塊的錯誤類型；以及記錄判斷為該損壞實體區塊的該些實體區塊的位址。
- 如申請專利範圍第9項所述之快閃記憶體測試方法，更包括將該錯誤列表儲存在該些實體區塊的其中之一中。
- 一種具快閃記憶體測試功能的快閃記憶體儲存系統，包括： 一連接器，用以連接一主機系統；多個快閃記體晶粒，每一該些快閃記憶體晶粒包括多個實體區塊；以及一快閃記憶體控制器，耦接至該連接器與該些快閃記憶體晶粒，其中該快閃記憶體控制器用以根據每一該些快閃記憶體晶粒的一識別碼(ID)產生欲寫入的多個實體位址，其中該快閃記憶體控制器同時地致能每一該些快閃記憶體晶粒並以一廣播方式在每一該些快閃記憶體晶粒中依據該些實體位址同時將該測試資料寫入至該些實體區塊中，其中該快閃記憶體控制器會從每一該些實體區塊中讀取該測試資料來判斷每一該些實體區塊是否為一損壞實體區塊。
- 如申請專利範圍第15項所述之具快閃記憶體測試功能的快閃記憶體儲存系統，其中該快閃記憶體控制器用以根據該測試資料產生一錯誤檢查與校正碼，依據該錯誤檢查與校正碼對所讀取的該測試資料執行一檢查與校正，並且根據該檢查與校正的結果判斷每一該些實體區塊是否為損壞實體區塊。
- 如申請專利範圍第15項所述之具快閃記憶體測試功能的快閃記憶體儲存系統，其中該快閃記憶體控制器動態地傳送一測試狀態訊息給該主機系統。
- 如申請專利範圍第17項所述之具快閃記憶體測 試功能的快閃記憶體儲存系統，其中該測試狀態訊息包括：一目前狀態欄位，記錄每一該些快閃記憶體晶粒的測試進度；以及一錯誤數欄位，記錄每一該些快閃記憶體晶粒中所述損壞實體區塊的數目。
- 如申請專利範圍第15具快閃記憶體測試功能的快閃記憶體儲存系統，其中該快閃記憶體控制器建立一錯誤列表，用以記錄判斷為該損壞實體區塊的該些實體區塊的相關資訊。
- 如申請專利範圍第19項所述之具快閃記憶體測試功能的快閃記憶體儲存系統，其中該錯誤列表包括：一錯誤狀態欄位，記錄判斷為該損壞實體區塊的該些實體區塊的錯誤類型；以及一位址欄位，記錄判斷為該損壞實體區塊的該些實體區塊的位址。
- 如申請專利範圍第19項所述之具快閃記憶體測試功能的快閃記憶體儲存系統，其中該快閃記憶體控制器將該錯誤列表儲存在該些實體區塊的其中之一中。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098109170A TWI401691B (zh) | 2009-03-20 | 2009-03-20 | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
| US12/470,799 US8086919B2 (en) | 2009-03-20 | 2009-05-22 | Controller having flash memory testing functions, and storage system and testing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098109170A TWI401691B (zh) | 2009-03-20 | 2009-03-20 | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201035982A TW201035982A (en) | 2010-10-01 |
| TWI401691B true TWI401691B (zh) | 2013-07-11 |
Family
ID=42738679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098109170A TWI401691B (zh) | 2009-03-20 | 2009-03-20 | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8086919B2 (zh) |
| TW (1) | TWI401691B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI676991B (zh) * | 2016-10-08 | 2019-11-11 | 中國商上海寶存信息科技有限公司 | 測試儲存單元的方法以及使用該方法的裝置 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906961B2 (en) * | 2003-06-24 | 2005-06-14 | Micron Technology, Inc. | Erase block data splitting |
| US8209474B1 (en) * | 2009-09-30 | 2012-06-26 | Emc Corporation | System and method for superblock data writes |
| KR101826137B1 (ko) * | 2011-03-24 | 2018-03-22 | 삼성전자주식회사 | 메모리 컨트롤러, 이를 포함하는 장치들, 및 이의 동작 방법 |
| CN102736012A (zh) * | 2011-04-02 | 2012-10-17 | 鸿富锦精密工业（深圳）有限公司 | 直流回路测试系统及其测试方法 |
| US20130100752A1 (en) * | 2011-10-20 | 2013-04-25 | Fluiditech Ip Limited | Method of restoring reconstructed memory spaces |
| TWI451106B (zh) | 2012-03-26 | 2014-09-01 | Silicon Motion Inc | 晶圓測試系統及其測試方法 |
| US8760922B2 (en) * | 2012-04-10 | 2014-06-24 | Sandisk Technologies Inc. | System and method for micro-tiering in non-volatile memory |
| TWI498912B (zh) * | 2013-03-04 | 2015-09-01 | Winbond Electronics Corp | 快閃記憶體的驗證裝置 |
| TWI497280B (zh) * | 2013-07-08 | 2015-08-21 | Phison Electronics Corp | 資料保護方法、記憶體儲存裝置與記憶體控制器 |
| US20150026528A1 (en) * | 2013-07-16 | 2015-01-22 | Manuel A. d'Abreu | Controller based memory evaluation |
| US9922718B2 (en) | 2014-05-22 | 2018-03-20 | Seagate Technology Llc | Flash command that reports a count of cell program failures |
| KR102179829B1 (ko) * | 2014-07-10 | 2020-11-18 | 삼성전자주식회사 | 런 타임 배드 셀을 관리하는 스토리지 시스템 |
| TWI559319B (zh) * | 2014-08-08 | 2016-11-21 | Memory device detection device and detection method thereof | |
| TWI557560B (zh) * | 2015-02-12 | 2016-11-11 | 慧榮科技股份有限公司 | 資料儲存裝置以及資料讀取方法 |
| KR102267041B1 (ko) | 2015-06-05 | 2021-06-22 | 삼성전자주식회사 | 스토리지 장치 및 그것의 동작 방법 |
| US10261697B2 (en) | 2015-06-08 | 2019-04-16 | Samsung Electronics Co., Ltd. | Storage device and operating method of storage device |
| US9672091B2 (en) | 2015-11-10 | 2017-06-06 | Samsung Electronics Co., Ltd. | Storage device and debugging method thereof |
| KR102487553B1 (ko) * | 2016-12-07 | 2023-01-11 | 삼성전자주식회사 | 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법 |
| TWI779069B (zh) * | 2017-07-30 | 2022-10-01 | 埃拉德 希提 | 具有以記憶體為基礎的分散式處理器架構的記憶體晶片 |
| KR102350644B1 (ko) | 2018-01-26 | 2022-01-14 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
| CN109408406B (zh) * | 2018-10-18 | 2023-02-14 | 深圳三地一芯电子有限责任公司 | 闪存的数据存储方法及存储介质 |
| CN114530191A (zh) * | 2018-11-14 | 2022-05-24 | 慧荣科技股份有限公司 | 自动化测试的方法、计算机装置以及用户接口 |
| US11397635B2 (en) * | 2019-12-09 | 2022-07-26 | Sandisk Technologies Llc | Block quality classification at testing for non-volatile memory, and multiple bad block flags for product diversity |
| CN112069004B (zh) * | 2020-08-21 | 2023-01-06 | 苏州浪潮智能科技有限公司 | 一种闪存芯片中块读取与页读取换算关系测试方法及系统 |
| CN113436671B (zh) * | 2021-06-30 | 2023-09-08 | 芯天下技术股份有限公司 | Spi nor flash测试平台、测试方法、测试装置和电子设备 |
| US11941290B2 (en) * | 2021-09-01 | 2024-03-26 | Micron Technology, Inc. | Managing distribution of page addresses and partition numbers in a memory sub-system |
| TWI776785B (zh) * | 2022-04-07 | 2022-09-01 | 點序科技股份有限公司 | 裸晶測試系統及其裸晶測試方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896331A (en) * | 1997-12-23 | 1999-04-20 | Lsi Logic Corporation | Reprogrammable addressing process for embedded DRAM |
| TW200604787A (en) * | 2004-02-03 | 2006-02-01 | Nextest Systems Corp | Method for testing and programming memory devices and system for same |
| US20080049504A1 (en) * | 2004-05-19 | 2008-02-28 | Matsushita Electric Industrial Co., Ltd. | Memory Control Circuit, Nonvolatile Storage Apparatus, and Memory Control Method |
| TW200903506A (en) * | 2007-03-08 | 2009-01-16 | Advantest Corp | Test apparatus |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3154892B2 (ja) * | 1994-05-10 | 2001-04-09 | 株式会社東芝 | Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法 |
| US5715193A (en) * | 1996-05-23 | 1998-02-03 | Micron Quantum Devices, Inc. | Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks |
| DE69706991T2 (de) * | 1996-07-19 | 2002-04-25 | Tokyo Electron Device Ltd | Flash-speicherkarte |
| US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
| JP4073799B2 (ja) * | 2003-02-07 | 2008-04-09 | 株式会社ルネサステクノロジ | メモリシステム |
| US6906961B2 (en) * | 2003-06-24 | 2005-06-14 | Micron Technology, Inc. | Erase block data splitting |
| JP4404625B2 (ja) * | 2003-12-25 | 2010-01-27 | パナソニック株式会社 | 情報処理装置および該装置用のｒｏｍイメージ生成装置 |
| US7873885B1 (en) * | 2004-01-20 | 2011-01-18 | Super Talent Electronics, Inc. | SSD test systems and methods |
| JP2006012367A (ja) * | 2004-06-29 | 2006-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7275190B2 (en) * | 2004-11-08 | 2007-09-25 | Micron Technology, Inc. | Memory block quality identification in a memory device |
| US7366825B2 (en) * | 2005-04-26 | 2008-04-29 | Microsoft Corporation | NAND flash memory management |
| JP2007272635A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | メモリシステム及びコントローラ |
-
2009
- 2009-03-20 TW TW098109170A patent/TWI401691B/zh active
- 2009-05-22 US US12/470,799 patent/US8086919B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896331A (en) * | 1997-12-23 | 1999-04-20 | Lsi Logic Corporation | Reprogrammable addressing process for embedded DRAM |
| TW200604787A (en) * | 2004-02-03 | 2006-02-01 | Nextest Systems Corp | Method for testing and programming memory devices and system for same |
| US20080049504A1 (en) * | 2004-05-19 | 2008-02-28 | Matsushita Electric Industrial Co., Ltd. | Memory Control Circuit, Nonvolatile Storage Apparatus, and Memory Control Method |
| TW200903506A (en) * | 2007-03-08 | 2009-01-16 | Advantest Corp | Test apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI676991B (zh) * | 2016-10-08 | 2019-11-11 | 中國商上海寶存信息科技有限公司 | 測試儲存單元的方法以及使用該方法的裝置 |
| US10636506B2 (en) | 2016-10-08 | 2020-04-28 | Shannon Systems Ltd. | Methods for testing a storage unit and apparatuses using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100241914A1 (en) | 2010-09-23 |
| TW201035982A (en) | 2010-10-01 |
| US8086919B2 (en) | 2011-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI401691B (zh) | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 | |
| CN101853692B (zh) | 具闪存测试功能的控制器及其储存系统与测试方法 | |
| JP4371771B2 (ja) | 不揮発性メモリシステムにおいて用いられる電力管理ブロック | |
| US10372619B2 (en) | Data backup method, data recovery method and storage controller | |
| TWI557561B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
| US9213629B2 (en) | Block management method, memory controller and memory stoarge apparatus | |
| US8667348B2 (en) | Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same | |
| US20200026464A1 (en) | Data writing method and storage controller | |
| US9442834B2 (en) | Data management method, memory controller and memory storage device | |
| TW201719412A (zh) | 記憶體管理方法與系統及其記憶體儲存裝置 | |
| TWI420308B (zh) | 區塊管理方法、記憶體控制器與記憶體儲存裝置 | |
| TWI489466B (zh) | 記憶體抹除方法、記憶體控制器與記憶體儲存裝置 | |
| TW201339835A (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI584291B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
| TWI420313B (zh) | 資料管理方法、記憶體控制器與嵌入式記憶體儲存裝置 | |
| US20090259796A1 (en) | Data writing method for non-volatile memory and storage system and controller using the same | |
| US9858366B2 (en) | Simulator and simulating method for flash memory background | |
| KR20160074025A (ko) | 데이터 저장 장치의 동작 방법 | |
| TWI473103B (zh) | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 | |
| TWI509615B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
| TW201725589A (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TW201820114A (zh) | 資料寫入方法以及儲存控制器 | |
| JP2014041468A (ja) | フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリ制御方法 | |
| CN110764947B (zh) | 数据写入方法以及存储控制器 | |
| TWI417888B (zh) | An embedded chip system, a method for burning a wafer, and a computer program product |