TWI776785B - 裸晶測試系統及其裸晶測試方法 - Google Patents

裸晶測試系統及其裸晶測試方法 Download PDF

Info

Publication number
TWI776785B
TWI776785B TW111113328A TW111113328A TWI776785B TW I776785 B TWI776785 B TW I776785B TW 111113328 A TW111113328 A TW 111113328A TW 111113328 A TW111113328 A TW 111113328A TW I776785 B TWI776785 B TW I776785B
Authority
TW
Taiwan
Prior art keywords
test
flag
bare die
data
mode
Prior art date
Application number
TW111113328A
Other languages
English (en)
Other versions
TW202341164A (zh
Inventor
丁啓恒
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW111113328A priority Critical patent/TWI776785B/zh
Priority to CN202210519858.3A priority patent/CN116935945A/zh
Application granted granted Critical
Publication of TWI776785B publication Critical patent/TWI776785B/zh
Publication of TW202341164A publication Critical patent/TW202341164A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Die Bonding (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種裸晶測試系統及其測試方法。裸晶測試方法包括：接收具有測試資料的測試樣本；對測試樣本進行邏輯判斷以產生測試旗標；依據測試旗標決定操作模式；依據操作模式讀取測試樣本中的測試資料；依據測試資料對記憶體控制器中的記憶體進行存取測試以產生測試結果。

Description

裸晶測試系統及其裸晶測試方法
本發明是有關於一種裸晶測試系統，且特別是有關於一種可進行存取測試的裸晶測試系統及其裸晶測試方法。
傳統上，反及閘快閃記憶體(NAND Flash Memory)的記憶體控制器(Memory Controller)可藉由用於裸晶針測(Chip Probe Test)的記憶體內建式自我測試(Memory Build-In-Self Test，MBIST)來進行測試，以在晶圓(wafer)階段測出記憶體控制器中記憶體的缺陷(defect)。然而，一般MBIST只能測試記憶體的製程相關問題，而非記憶體本身的存取功能問題，無法對記憶體進行真實的存取測試。另一方面，先前技術通常以第三方工具在記憶體控制器中設計複雜的MBIST電路，設計成本較高。且測試樣本(design pattern)通常在暫存器傳輸級階段(Register-Transfer Level，RTL)以硬體形式被設計，無法在測試階段彈性調整。
本發明提供一種記憶體控制器的測試方法，用以對記憶體控制器中的記憶體進行真實的存取測試。
本發明的實施例提供一種裸晶測試方法，適用於裸晶測試系統，裸晶測試系統包括但不限於記憶體控制器與測試裝置。裸晶測試方法包括：接收具有測試資料的測試樣本；對測試樣本進行邏輯判斷以產生測試旗標；依據測試旗標決定操作模式；依據操作模式讀取測試資料；依據測試資料對記憶體控制器中的記憶體進行存取測試以產生測試結果。
本發明的實施例提供一種裸晶測試系統。裸晶測試系統包括但不限於記憶體控制器與測試裝置。測試裝置提供具有測試資料的測試樣本。記憶體控制器耦接至測試裝置，用以依據測試樣本進行裸晶測試。記憶體控制器包括處理器、記憶體、邏輯電路與暫存器。處理器藉由暫存器從測試裝置接收測試樣本，且邏輯電路對測試樣本進行邏輯判斷以產生測試旗標。處理器依據測試旗標決定操作模式，依據操作模式從暫存器讀取測試資料，並依據測試資料對記憶體進行存取測試以產生測試結果。
基於上述，在本發明一些實施例中，藉由對測試樣本進行邏輯判斷所產生測試旗標來決定讀取測試資料的操作模式，並依據測試資料對記憶體進行存取測試，可提高裸晶針測的可靠性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:裸晶測試系統
110:記憶體控制器
120:測試裝置
130:處理器
140:邏輯電路
150:暫存器
160:記憶體
TP:測試樣本
TR:測試結果
clk:時脈訊號
rst_n:重置訊號
pi_mode_test:測試模式訊號
F_DQS:取樣正緣訊號
F_DQS_N:取樣負緣訊號
F_READY[3：0]:準備訊號
F_DATA[7：0]:資料訊號
4’hA、4’h1、4’h2、4’h3、4’h4、4’h5、4’h6、8’h5A、:值
8’hXX、8’hXX_1、8’hXX_2、8’hXX_3、8’hXX_4:測試資料
TF1:第一旗標
TF2:第二旗標
PASS:驗證訊號
FINISH:測試完成訊號
S210、S220、S230、S235、S238、S240、S245、S250、S260、S265、S270、S280、S290、S295、S410、S420、S430、S440、S450:步驟
圖1是依據本發明一實施例所繪示的裸晶測試系統的方塊圖。
圖2是依據本發明一實施例所繪示的裸晶測試方法的示意圖。
圖3A是依據本發明一實施例所繪示的裸晶測試方法的時序圖。
圖3B是依據本發明一實施例所繪示的裸晶測試方法的時序圖。
圖4是依據本發明一實施例所繪示的的裸晶測試方法的流程圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依據本發明一實施例所繪示的裸晶測試系統的方塊圖。請參照圖1，裸晶測試系統10包括但不限於記憶體控制器 110與測試裝置120。記憶體控制器110例如是反及閘快閃記憶體(NAND Flash Memory)的控制器，具有處理器130、邏輯電路140、暫存器150與記憶體160。邏輯電路140、暫存器150與記憶體160分別耦接至處理器130。處理器130藉由暫存器150從測試裝置120接收測試樣本TP。測試裝置120例如是半導體測試裝置，用以提供具有測試資料的測試樣本TP至記憶體控制器110，本發明不限制測試裝置120的種類。記憶體控制器110可對測試樣本TP進行邏輯判斷以產生測試旗標TF、依據測試旗標TP決定操作模式以及依據對應的測試資料進行存取測試。具體將於後文詳述。
圖2是依據本發明一實施例所繪示的測試方法的流程圖。圖3A是依據本發明一實施例所繪示的裸晶測試方法的時序圖。圖3B是依據本發明一實施例所繪示的裸晶測試方法的時序圖。請同時參照圖2、圖3A與圖3B，於步驟S210，測試系統10開始進行測試，測試系統10中的測試裝置120提供測試樣本TP至記憶體控制器110。測試樣本TP包括但不限於時脈訊號clk、重置訊號rst_n、測試模式訊號pi_mode_test、取樣正緣訊號F_DQS、取樣負緣訊號F_DQS_N、準備訊號F_READY[3：0]、資料訊號F_DATA[7：0]。其中，測試樣本TP中的資料訊號F_DATA[7：0]具有測試資料，且測試資料是可調整資料。在測試裝置120提供測試樣本TP至記憶體控制器110之前，可藉由測試裝置120設定或調整測試資料。因此，本發明的測試資料可以是隨機資料，可從軟體層面進行調整，而無需受硬體電路設計限制。另一方面，記憶體 控制器110可藉由準備腳位(ready pin)是汲極開路(open drain)且需要內部上拉電組(external pull-up resistor)以在低態(active low)進行輸入的特性，來傳輸準備訊號F_READY[3：0]，從而避免測試動作的誤觸發。
接著，於步驟S220，當偵測到記憶體控制器110中的多個工作電壓達到預設值並維持特定時段後，記憶體控制器110中的處理器130對啟動碼(boot code)進行初始化(initial)動作。啟動碼用以啟動記憶體控制器110，初始化動作即將啟動碼中的多個參數進行歸零動作，具體依實際設計需求而訂，不限於此。
於步驟S230，處理器130對啟動碼中的禁能碼(diable code)進行判斷。具體而言，禁能碼例如是電子熔絲(efuse)的狀態值，但不限於此。當禁能碼為1時，進入步驟S240。當禁能碼為0時，進入步驟S235。接著，於步驟S235，處理器130判斷第一旗標TF1的值。當第一旗標TF1為1時，進入步驟S238。當第一旗標TF1為0時，進入步驟S240。
必須說明的是，第一旗標TF1可藉由圖1中記憶體控制器110中的邏輯電路140而產生。邏輯電路140對測試樣本TP中的多個訊號例如是測試模式訊號pi_mode_test、取樣正緣訊號F_DQS、取樣負緣訊號F_DQS_N、準備訊號F_READY[3：0]、資料訊號F_DATA[7：0]進行第一邏輯判斷以產生第一旗標TF1。具體而言，關於測試模式訊號pi_mode_test，當測試模式訊號pi_mode_test為0時，表示測試系統10處於正常測試路徑(Normal Path)。當測試模式訊號pi_mode_test為1時，表示測試系統10處於記憶體內建式自我測試路徑(MBIST Path)。另外，在正常操作下，取樣正緣訊號F_DQS與取樣負緣訊號F_DQS_N兩者其中一者為1而另一者為0。本發明將測試模式訊號pi_mode_test為0且取樣正緣訊號F_DQS、取樣負緣訊號F_DQS_N兩者皆為1、準備訊號F_READY[3：0]為值4h’A(即1010)、資料訊號F_DATA[7：0]為值8’h5A(即01011010)等做為進行測試訊號的多個條件，以避免因誤觸發而進入測試模式。因此，當以下條件同時被滿足：測試模式訊號pi_mode_test為0、取樣正緣訊號F_DQS為1、取樣負緣訊號F_DQS_N為1、準備訊號F_READY[3：0]為值4h’A(即1010)、資料訊號F_DATA[7：0]為值8’h5A(即01011010)時，邏輯電路140提供第一旗標TF1的值將被致能為1。反之，當上述條件未能全部滿足時，邏輯電路140提供第一旗標TF1的值保持為0。
於步驟S238，處理器130判斷準備訊號F_READY[3：0]的值，以產生第二旗標TF2，並依據準備訊號F_READY[3：0]的值與第二旗標TF2的值決定後續操作步驟。以圖3A為例，當從準備訊號F_READY[3：0]中讀取到A=1(如圖3A中值4’hA後的值4’h1，其中值4’h1為第一特定值)時，第二旗標TF2被致能為1，並進入步驟S250。當從準備訊號F_READY[3：0]中讀取到A=6(如圖3B中的值4’hA後包括值4’h2、值4’h3、值4’h4、值4’h5、值4’h6，其中值4’h6為第二特定值)時，第二旗標TF2被致能為1，進入步驟S260。在此實施例中，處理器130會隨時間分次監測第二旗標 TF2的值，並計數第二旗標TF2為0的計數次數，當連續監測到第二旗標TF2的值為0至臨界次數時，進入步驟S240。具體來說，處理器130可計數第二旗標TF2為0的計數次數，並比較計數次數與臨界次數以進行步驟判斷。舉例來說，假定臨限次數為100次，當第二旗標TF2為0的計數次數大於等於100次時，處理器130判斷進入步驟S240。
於步驟S240，處理器130判斷記憶體控制器110進入正常操作。在正常操作模式中，記憶體控制器110正常存取記憶體160而不對記憶體160進行測試。接著，於步驟S245，正常操作結束。於步驟S250，請參照圖3A，處理器130以一位元組(1-byte)模式讀取資料訊號F_DATA[7：0]中的byte0資料，即測試資料8’hXX，其中測試資料8’hXX是可調整資料。具體而言，處理器130將一次性地讀取資料訊號F_DATA[7：0]中的byte0的資料，即測試資料8’hXX。接著，在讀取資料完成後，進入步驟S270。
於步驟S260，請參照圖3B，處理器130以多位元組模式來讀取資料，是四位元組(4-byte)為單位來依序讀取資料訊號F_DATA[7：0]中的資料，即測試資料8’hXX_1、測試資料8’hXX_2、測試資料8’hXX_3、測試資料8’hXX_4，其中測試資料8’hXX_1、測試資料8’hXX_2、測試資料8’hXX_3、測試資料8’hXX_4是可調整內容。必須說明的是，資料訊號F_DATA[7：0]中的多個經讀取測試資料可先被存入暫存器150中，並於第二旗標TF2被致能時處理器130才進行讀取。接著，於步驟S265，處理器130將確認 所要讀取的資料是否讀取完成(即測試資料是否準備完畢)。若讀取完成則進入步驟S270，若未讀取完成則回到步驟S238，直到讀取完成為止。舉例而言，若記憶體控制器110中的記憶體160所要測試的部分共8192個byte，則處理器130將以四位元組(4-byte)為單位重複讀取資料訊號F_DATA[7：0]中測試資料8’hXX_1、測試資料8’hXX_2、測試資料8’hXX_3、測試資料8’hXX_4共128次，以此五百一十二位元組(512-byte)為測試原始資料將重複填寫至記憶體控制器110中的記憶體160。接著，在讀取資料完成後，進入步驟S270。
接著，於步驟S270，處理器130對多個測試參數進行初始化。舉例來說，處理器130可對多個測試參數進行歸零動作，以便後續的存取測試。於步驟S280，處理器130依據步驟S250或步驟S265所準備的多個測試資料對記憶體160進行存取測試，以產生存取結果。以圖3A為例，處理器130可依據步驟S250所準備的測試資料8’hXX對記憶體160的8192個byte進行相同資料的存取測試，以產生存取結果。以圖3B為例，處理器130可依據步驟S260所準備的2048組測試資料8’hXX_1、測試資料8’hXX_2、測試資料8’hXX_3、測試資料8’hXX_4對記憶體160的8192個byte進行五百一十二位元組(512-byte)為測試原始資料的存取測試，以產生存取結果。
接著，於步驟S290，處理器130比較存取結果與參考結果以進行驗證，從而產生測試結果TR。在此實施例中，存取結果 是處理器130依據測試資料對記憶體160進行存取測試的實際結果，而參考結果是處理器130依據測試資料對記憶體160進行存取測試的理論結果。若存取結果相同於參考結果，則測試結果TR為通過。若存取結果不同於參考結果，則測試結果TR為失敗。於步驟S295，處理器130將測試結果TR提供至測試裝置120，測試結束。
在此實施例中，測試結果TR包括驗證訊號PASS與測試完成訊號FINISH。當測試完成訊號FINISH具低邏輯準位時，代表已完成測試。當驗證訊號PASS具高邏輯準位時，代表測試通過。當驗證訊號PASS不具高邏輯準位時，代表測試失敗。
圖4是依據本發明一實施例所繪示的的裸晶測試方法的流程圖。於步驟410，記憶體控制器110從測試裝置120接收具有測試資料的測試樣本TP。接著，於步驟S420，記憶體控制器110對測試樣本TP進行邏輯判斷以產生測試旗標TF。於步驟S430，記憶體控制器110依據測試旗標TF決定操作模式。接著，於步驟S440，記憶體控制器110依據操作模式讀取測試資料。於步驟S450，記憶體控制器110依據測試資料對記憶體控制器110中的記憶體160進行存取測試以產生測試結果TR。
綜上所述，本發明依據對測試樣本進行邏輯判斷所產生測試旗標來決定讀取測試資料的操作模式，並依據測試資料對記憶體進行實際操作路徑的存取測試，可提高裸晶針測的可靠性。另一方面，測試資料可以是隨機資料，可由軟體層面對測試內容進行 彈性調整，不受硬體電路設計限制，可降低測試成本。並且，可藉由記憶體控制器的準備腳位來傳輸測試樣本，避免測試動作誤觸發。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S210、S220、S230、S235、S238、S240、S245、S250、 S260、S265、S270、S280、S290、S295:步驟

Claims (15)

  1. 一種裸晶測試方法，適用於具有記憶體控制器與測試裝置的裸晶測試系統，包括： 接收具有測試資料的測試樣本； 對所述測試樣本進行邏輯判斷以產生測試旗標； 依據所述測試旗標決定操作模式； 依據所述操作模式讀取所述測試資料；以及 依據所述測試資料對所述記憶體控制器中的記憶體進行存取測試以產生測試結果。
  2. 如請求項1所述的裸晶測試方法，更包括： 在接收所述測試樣本之前設定所述測試資料。
  3. 如請求項1所述的裸晶測試方法，更包括： 在接收所述測試樣本之後且在對所述測試樣本進行所述邏輯判斷之前，初始化所述記憶體控制器的啟動碼。
  4. 如請求項3所述的裸晶測試方法，更包括： 對所述測試樣本進行第一邏輯判斷以產生第一旗標； 依據所述測試樣本中的準備訊號進行第二邏輯判斷以產生第二旗標；以及 依據所述啟動碼中的禁能碼、所述第一旗標與所述第二旗標決定所述操作模式，其中所述測試旗標包括所述第一旗標與所述第二旗標。
  5. 如請求項4所述的裸晶測試方法，其中所述操作模式包括正常模式、一位元組模式與多位元組模式。
  6. 如請求項5所述的裸晶測試方法，其中當所述禁能碼為第一邏輯準位、或所述禁能碼為第二邏輯準位且所述第一旗標為第二邏輯準位時，所述操作模式為所述正常模式。
  7. 如請求項5所述的裸晶測試方法，其中當所述禁能碼為第二邏輯準位、所述第一旗標為第一邏輯準位且所述第二旗標保持為第二邏輯準位時，所述操作模式為所述正常模式。
  8. 如請求項5所述的裸晶測試方法，其中當所述操作模式為所述正常模式時，正常存取所述記憶體控制器中的所述記憶體而不對所述記憶體進行測試。
  9. 如請求項5所述的裸晶測試方法，其中當所述第二旗標被致能且所述準備訊號包括第一特定值時，所述操作模式為所述一位元組模式。
  10. 如請求項5所述的裸晶測試方法，其中當所述操作模式為所述一位元組模式時，以一位元組為單位讀取所述測試資料。
  11. 如請求項5所述的測試方法，其中當所述第二旗標被致能且所述準備訊號包括第二特定值時，所述操作模式為所述多位元組模式。
  12. 如請求項5所述的裸晶測試方法，其中當操作模式為所述多位元組模式時，以多位元組為單位讀取所述測試資料。
  13. 如請求項1所述的裸晶測試方法，其中所述測試資料是可調整資料。
  14. 如請求項1所述的裸晶測試方法，更包括： 比較所述存取測試的存取結果與參考結果以產生所述測試結果，其中 當所述存取結果相同於所述參考結果時，所述測試結果為通過， 當所述存取結果不同於所述參考結果時，所述測試結果為失敗。
  15. 一種裸晶測試系統，包括： 測試裝置，配置為提供具有測試資料的測試樣本；以及 記憶體控制器，耦接至所述測試裝置，用以依據所述測試樣本進行裸晶測試，包括： 處理器； 記憶體，耦接至所述處理器； 邏輯電路，耦接至所述處理器；以及 暫存器，耦接在所述處理器所述測試裝置之間， 其中所述處理器藉由所述暫存器從所述測試裝置接收所述測試樣本，且所述邏輯電路對所述測試樣本進行邏輯判斷以產生測試旗標， 其中所述處理器依據所述測試旗標決定操作模式，依據所述操作模式從所述暫存器讀取所述測試資料，並依據所述測試資料對所述記憶體進行存取測試以產生測試結果。
TW111113328A 2022-04-07 2022-04-07 裸晶測試系統及其裸晶測試方法 TWI776785B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111113328A TWI776785B (zh) 2022-04-07 2022-04-07 裸晶測試系統及其裸晶測試方法
CN202210519858.3A CN116935945A (zh) 2022-04-07 2022-05-13 裸片测试系统及其裸片测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111113328A TWI776785B (zh) 2022-04-07 2022-04-07 裸晶測試系統及其裸晶測試方法

Publications (2)

Publication Number Publication Date
TWI776785B true TWI776785B (zh) 2022-09-01
TW202341164A TW202341164A (zh) 2023-10-16

Family

ID=84957887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113328A TWI776785B (zh) 2022-04-07 2022-04-07 裸晶測試系統及其裸晶測試方法

Country Status (2)

Country Link
CN (1) CN116935945A (zh)
TW (1) TWI776785B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234784B (en) * 2000-09-18 2005-06-21 Intel Corp Memory module and memory component built-in self test
US8086919B2 (en) * 2009-03-20 2011-12-27 Phison Electronics Corp. Controller having flash memory testing functions, and storage system and testing method thereof
TWI541522B (zh) * 2012-11-30 2016-07-11 慧榮科技股份有限公司 待測裝置、測試器及用於測試待測裝置的方法
TW202122993A (zh) * 2019-08-13 2021-06-16 埃利亞德 希勒爾 記憶體式處理器
US20210335440A1 (en) * 2020-04-28 2021-10-28 FLC Technology Group, Inc. Memory test engine with fully programmable patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234784B (en) * 2000-09-18 2005-06-21 Intel Corp Memory module and memory component built-in self test
US8086919B2 (en) * 2009-03-20 2011-12-27 Phison Electronics Corp. Controller having flash memory testing functions, and storage system and testing method thereof
TWI541522B (zh) * 2012-11-30 2016-07-11 慧榮科技股份有限公司 待測裝置、測試器及用於測試待測裝置的方法
TW202122993A (zh) * 2019-08-13 2021-06-16 埃利亞德 希勒爾 記憶體式處理器
US20210335440A1 (en) * 2020-04-28 2021-10-28 FLC Technology Group, Inc. Memory test engine with fully programmable patterns

Also Published As

Publication number Publication date
TW202341164A (zh) 2023-10-16
CN116935945A (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
US5818250A (en) Apparatus and method for determining the speed of a semiconductor chip
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
US4460999A (en) Memory tester having memory repair analysis under pattern generator control
US4736373A (en) Memory tester having concurrent failure data readout and memory repair analysis
US4460997A (en) Memory tester having memory repair analysis capability
US7519873B2 (en) Methods and apparatus for interfacing between test system and memory
EP0337106A2 (en) Embedded array access time test
US20080109594A1 (en) Non-volatile memory device controlled by a micro-controller
US10622090B2 (en) Arbitration for memory diagnostics
US7132823B2 (en) Design for test for a high speed serial interface
WO2021042706A1 (zh) 一种数字逻辑自动测试装置及方法
US9110133B2 (en) Reconfigurable circuit and decoder therefor
US5933381A (en) Semiconductor integrated circuit having DRAM mounted on semiconductor chip
US7231565B2 (en) Method for performing built-in and at-speed test in system-on-chip
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
US8627155B1 (en) Integrated circuit testing with clock manipulation and auto-step features
TWI776785B (zh) 裸晶測試系統及其裸晶測試方法
US20050088871A1 (en) Semiconductor device and method of inspecting the same
US20060036803A1 (en) Non-volatile memory device controlled by a micro-controller
US5471153A (en) Methods and circuits for testing open collectors and open drains
US20030237036A1 (en) Semiconductor integrated circuit with built-in self-test function and system including the same
US7107394B2 (en) Apparatus for capturing data on a debug bus
US6587982B1 (en) Method of micro-architectural implementation of interface between bist state machine and tester interface to enable bist cycling
JP3165131B2 (ja) 半導体集積回路のテスト方法及びテスト回路
JP2001133516A (ja) 半導体テスト回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent