JP4073799B2 - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP4073799B2 JP4073799B2 JP2003030292A JP2003030292A JP4073799B2 JP 4073799 B2 JP4073799 B2 JP 4073799B2 JP 2003030292 A JP2003030292 A JP 2003030292A JP 2003030292 A JP2003030292 A JP 2003030292A JP 4073799 B2 JP4073799 B2 JP 4073799B2
- Authority
- JP
- Japan
- Prior art keywords
- data block
- data
- controller
- area
- memory system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性のメモリシステムに関し、例えばフラッシュメモリカード及びハードディスク互換のフラッシュディスクなどに適用して有効な技術に関する。
【０００２】
【従来の技術】
フラッシュメモリに代表される電気的に書換え可能な不揮発性メモリに対する記憶情報の書き換えではメモリセルに電気的なストレスがかり、書き換え回数が増すに従ってメモリセルの特性が劣化する。このため、前記不揮発性メモリには特性を保証することができる書換え可能回数を定めるのが一般的である。書き換えは一部のデータブロックに局在化する場合が有り、一部のデータブロックが書換え可能回数に達したら、当該データブロックを代替エリアに有る未使用メモリブロックと入れ替える技術が提供されている（特許文献１，２参照）。
【０００３】
また、各データブロックにおけるＥＣＣによる訂正回数をカウントし、ある一定値に達したらそのデータブロックを代替エリアに有る未使用データブロックと入れ替える技術が有る（特許文献３参照）。
【０００４】
また、局所的に書き込みが集中すると一部のデータブロックだけ特性劣化が著しくなるので、ある一定の書き換え回数に至ると、自動的に書き換え回数の少ない領域との間でデータとアドレスの入れ替えを行って、不揮発性メモリの書き換え回数寿命を延ばすようにした技術が有る。例えば書き込み回数が規定値を超えるとデータブロックのアドレス割り当てを変更する（特許文献４参照）。またＥＣＣエラー回数が規定値を超えるとデータブロックのアドレス割り当てを変更する（特許文献５参照）。
【０００５】
【特許文献１】
特開平０８−９６５８９
【特許文献２】
特開平２００１−２２９０６９
【特許文献３】
ＷＯ ０１／２２２３２
【特許文献４】
特開平０４−５０３７２０
【特許文献５】
特開平０２−１１８９９７
【０００６】
【発明が解決しようとする課題】
本発明者はフラッシュメモリなどの不揮発性メモリにおけるデータブロックの代替処理について検討した。特に、本発明者はフラッシュメモリなどの不揮発性メモリを適用した大容量且つ高速のフラッシュメモリカードやフラッシュディスクといったハードディスク互換の大容量ストレージについて検討した。
【０００７】
第１は、不揮発性メモリのデータブロックに対する代替処理の適正化である。データブロックの書き換え回数が保証値を超えても、必ずメモリセルに特性劣化を生ずるというわけではないから、特許文献１，２のように単に書き換え回数だけでデータブロックの代替を行うと、まだ使用可能なデータブロックを無駄に代替する虞がある。要するに、プロセスバラツキなどによって書換え可能回数には個体差がある。
【０００８】
第２は、情報記憶の高信頼性である。特許文献３のようにＥＣＣによる訂正回数が規定値に達した場合にデータブロックの代替を行うと、例えば３０万回書換え回数を保証しているフラッシュメモリに対して、書換え回数が５０万回を超えて始めてＥＣＣの訂正が発生してもそのデータブロックには継続して書き換えが可能になる。要するに、特性劣化が進んだ状態で依然として書き換え可能な状態に放置されるデータブロックが存在することになり、情報記憶に対する信頼性を低下させる虞がある。例えば、特性劣化によりＥＣＣ回路で訂正可能な誤りの発生が頻発すると、これに加えてディスターブなどの影響によるデータ化けを生ずれば、ＥＣＣ回路による訂正可能なビット数を超えてしまうことが予想され、最早ＥＣＣ回路の能力では誤りの訂正を行うことができず、記憶データを保護することができなくなる。
【０００９】
誤りデータが音声や画像データの場合にはその一部のデータ誤りは他の処理に影響を与えることは少ない。これに対し、演算処理データやプログラムの場合には一部のデータ誤りが他の処理に与える影響が比較的大きく、データ処理の性質によっては致命的な欠陥を生ずる場合もある。従って、ハードディスク互換のフラッシュメモリカードやフラッシュディスク等には特に情報記憶に対する高信頼性が要求される。
【００１０】
第３は、高速アクセス処理である。ハードディスク互換のフラッシュメモリカードやフラッシュディスク等に演算処理データやプログラムを格納する場合を想定すると、データ処理を高速化するには、フラッシュメモリカード等は高速アクセス処理が可能でなければならない。書き換え回数寿命を延ばすのにアクセス処理に付随してテーブル参照などが毎回必要になれば、大容量故に、その参照処理がオーバーヘッドになる。例えば特許文献４，５の技術では、データブロックに対するアドレス割り当てを示す対応テーブルをアクセス毎に毎回読み込まなければならない。
【００１１】
本発明の目的は、書換え回数寿命を伸ばすのに使用可能なデータブロックを無駄に代替することを抑制可能なメモリシステムを提供することにある。換言すれば、書換え回数寿命を伸ばすのに用意すべき代替用のメモリブロックを少なくすることができるメモリシステムを提供することにある。
【００１２】
本発明の別の目的は、特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができるメモリシステムを提供することにある。
【００１３】
本発明の更に別の目的は、書き換え回数寿命を延ばすのにアクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができるメモリシステムを提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
〔１〕本発明の第１の観点は読み出し動作時における代替制御である。この観点によるメモリシステムは、所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有する。前記データブロックは夫々のデータ領域に対する書き換え回数とエラー検査情報を保持する領域（３１，３２）を有する。前記コントローラは前記不揮発性メモリに対する読み出し動作において、読み出し対象領域のデータに対しエラー検査情報によるエラー検査を行い、エラーがあるとき、書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければエラーに係るデータブロック上のデータを訂正する。
【００１７】
規定の書き換え回数になっても、素性の良い不揮発性メモリであればまだ書き換えを行うことができる。その指標としてデータブロックのデータ誤り発生状況とその時の書き換え回数とを考慮する。データブロックからの読み出しデータにデータエラーがある時に書き換え回数が所定回数に達していなければＥＣＣなどによるエラー訂正を行う。一般にフラッシュメモリなどの不揮発性メモリは、保証する書換え回数の限度内では、メモリ開発メーカが推奨又は指示するエラー訂正能力（エラー訂正可能なビット数）を持てば、訂正不可能な状況は発生しない為、ＥＣＣ等でエラー訂正されたデータを当該データブロックに書き戻してもデータ信頼度の点では問題ないと考えられるからである。一方、前記データエラーがある時に書き換え回数が所定の回数に達していれば、ＥＣＣのエラー訂正能力を超えたビット数のエラーを生ずる虞がそれ以降顕在化すると考えられるので、データブロックを代替し、代替先の新たなデータブロックに訂正データを保持させて利用する。
【００１８】
したがって、上記代替手法によれば、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、結果として、単に規定の書き換え回数だけを指標として代替を行う場合に比べて、１データブロックアドレス当たりの平均書換え回数を増やすことができる。このことにより、過剰に代替エリアを持たなくてもよく、また代替処理にかかる処理オーバヘッドを抑制することが出来ることから、高速アクセスを保証することが可能となる。
【００１９】
更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。
【００２０】
本発明の具体的な形態として、前記データブロックはその物理アドレスに対応させる論理アドレスの情報保持に利用することが可能なアドレス情報保持領域（３０）を有する。このとき、前記コントローラは論理アドレスを物理アドレスとしてデータブロックを選択し、選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との一致により当該データブロックが代替されていないと判定する。したがって、選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との不一致を判別したときだけ、代替先を調べるためのテーブル参照等を行えばよい。アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００２１】
代替先を調べるためのテーブルとして、前記不揮発性メモリは例えば代替先テーブルを有する。前記代替先テーブルは、物理アドレスの配列順に則して対応する論理アドレス情報の保持に利用されるテーブル情報保持領域（４０）を有する。前記コントローラは論理アドレスを物理アドレスとして選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との不一致を判別したとき、物理アドレスに対応するテーブル情報保持領域を参照して、論理アドレスがどのデータブロックで代替されているかを判定することができる。
【００２２】
新たな代替先の判別の為に、前記テーブル情報保持領域は論理アドレスの割り当てが行なわれていないデータブロックに対応して未使用コード（ＵＳＦＬＧ）が格納される。前記コントローラはデータブロックの代替を行うとき前記代替先テーブルを参照し、前記未使用コードに応ずるデータブロックを新たな代替先として判別する。
【００２３】
前記アドレス情報保持領域に対して、前記コントローラは論理アドレスの割り当てが行なわれていないデータブロックのアドレス情報保持領域を論理アドレス以外の無効コードにより初期化する。更に前記コントローラはデータブロックの代替を行なうとき、代替元データブロックのアドレス情報保持領域に代替先データブロックの物理アドレスを保持させる。また、前記コントローラは書き換え失敗のデータブロックを消去状態にする。代替されたデータブロックのアドレス情報保持領域に対する取扱を統一し、また、障害発生時などにデータブロックの情報から代替履歴を参照可能にするためである。
【００２４】
本発明の具体的な別の形態として、前記複数のデータブロックのうち特定のデータブロックは書き換え閾値回数データ（ＴＤＡＴ）の記憶領域を有する。前記コントローラは、前記書き換え閾値回数データに一致する書き換え回数を前記書き換え回数の所定値と判定する。書き換え可能な回数は半導体製造プロセスに応じてばらつきがあるから、それに則して書き換え回数寿命を伸ばすことが可能になる。
【００２５】
不揮発性メモリは例えばフラッシュメモリである。前記論理アドレス情報は３２ビット以上である。フラッシュメモリの記憶容量をギガ・ビット以上の大容量化することができる。前記エラー検査情報にはＥＣＣコード、ＣＲＣコード、パリティコード、及び総積和(ＳＵＭ値)コードを用いてよい。
【００２６】
前記コントローラは、例えば外部インタフェース回路、バッファ、ＣＰＵ、ＥＣＣ回路、及びメモリインタフェース回路によって構成すればよい。
【００２７】
〔２〕本発明の第２の観点は書き換え動作時における代替制御である。この観点によるメモリシステムでは、前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行う。前記再書き換えに失敗したときは別のデータブロックへの代替を行う。
【００２８】
本発明の第３の観点は書き換え動作時における別の代替制御である。この観点によるメモリシステムは、所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有し、前記データブロックはデータ領域に対する書き換え回数とエラー訂正フラグを保持する領域（３１，３３）を有する。前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換え回数が所定値を超えていないとき当該データブロックに対する書き換え処理を行い、書き換え回数が所定値を超えているときは当該データブロックのエラー訂正フラグがエラー訂正済みを示していれば別のデータブロックへの代替、エラー訂正済みを示していなければ当該データブロックに対する書き換え処理を行う。前記コントローラは前記不揮発性メモリに対する書き換え処理において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行なってよい。前記エラー訂正フラグは例えばエラー訂正が行なわれたか否かを示す１ビット以上のフラグ情報である。
【００２９】
第２及び第３の観点による発明の具体的な形態として上記第１の観点の発明と同じ手段を採用して良い。
【００３０】
第２及び第３の観点による発明も上記第１の観点の発明と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００３１】
【発明の実施の形態】
《フラッシュメモリカード》図１には本発明のメモリシステムの一例であるフラッシュメモリカードが示される。同図に示されるフラッシュメモリカード１は、所定のケーシングに、所定の物理アドレス単位に複数のデータブロック２を有する不揮発性メモリ例えばフラッシュメモリ３と、外部情報処理装置４からのアクセス要求に応答して前記フラッシュメモリ３を制御するコントローラ５とを有する。所定のケーシングは例えばＰＣカード又は１．８インチのハードディスクのケーシングなどである。外部情報処理装置４はパーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）、又はディジタルカメラなどのホスト装置である。データブロック２はデータ領域２Ｄと管理領域２Ｃに大別される。
【００３２】
前記フラッシュメモリ２は、特に図示はしないが、電気的に消去及び書き込み可能なフラッシュメモリセルをマトリクス配置したメモリセルアレイを有する。このメモリセルアレイに前記複数のデータブロックが構成される。各データブロックは１０２４ビットのような一定の記憶容量を有し、複数個のフラッシュメモリセルから成る。
【００３３】
フラッシュメモリセルには、特に制限されないが、チャンネル領域の上に絶縁膜で分離された導体としてのフローティングゲートに電荷を注入可能にするフローティングゲート構造、或はシリコン窒化膜などの電荷トラップ領域に電荷を局在的に注入可能にする電荷トラップ構造などを採用することができる。例えばフローティングゲート構造の場合には電荷の注入状態と放出状態の閾値電圧の相違に応じて記憶情報の論理値を決める。電荷トラップ構造においては電荷のトラップ位置やトラップ電荷の極性に応じて多値の情報記憶を行なうことが容易である。そのようなフラッシュメモリセルに対するデータの記憶は、例えばメモリセルが保持する電荷を初期的状態にする第１処理（例えばイレーズ処理若しくは消去処理）、初期的状態から電荷状態を変更する第２処理（例えばプログラム処理若しくは書き込み処理）によって行なわれる。例えばフローティングゲート型のフラッシュモリセルのドレインはビット線に、ソースはソース線に、コントロールゲートはワード線に接続される。イレーズ処理はソース線に高電圧を印加して電子をソース線に引き抜く。プログラム処理はワード線に高電圧を印加してドレインからフローティングゲートにホットエレクトロンを注入する。特に制限されないがイレーズ処理はデータブロック単位とされる。
【００３４】
前記コントローラ５は、特に制限されないが、外部装置インタフェース回路１０、フラッシュメモリインタフェース回路１１、マイクロコンピュータ（ＭＰＵ）１２、ＲＡＭ（ランダムアクセスメモリ）から成るバッファ１３、ＥＣＣ（エラーコレクティングコード）回路１４、及び内部バス１５を有する。外部装置インタフェース回路１０は外部情報処理装置４とのインタフェース制御を行う。例えば外部とのインタフェース仕様は、ハードディスク互換を考慮すればＩＤＥ（Integrated Device Electronics）等とされる。フラッシュメモリインタフェース回路１１は、フラッシュメモリ３のコマンド及びデータアクセス仕様を満足するフラッシュメモリインタフェース制御を行う。ＭＰＵ１２は中央処理装置（ＣＰＵ）、ＣＰＵのワークＲＡＭ、及びＣＰＵの制御プログラムＲＯＭ等を有し、ＣＰＵが制御プログラムを実行して、外部装置インタフェース回路１０による外部インタフェース制御、フラッシュメモリインタフェース回路１１によるメモリインタフェース制御等を行う。バッファ１３は外部情報処理装置４からの書込みデータ、外部情報処理装置４への読み出しデータを一時的に蓄える。
【００３５】
本発明の実施形態では、コントローラとメモリを分離しているが、その２つ及び周辺部品を１つにした混載半導体としてもかまわない。
【００３６】
外部情報処理装置４から外部装置インタフェース回路１０にデータアクセス要求があると、ＭＰＵ１２はアクセス対象データの物理アドレスであるセクタアドレス及びアクセスコマンド等をフラッシュメモリインタフェース回路６からフラッシュメモリ２に与え、フラッシュメモリ２のデータ書き換え動作及びデータ読み出し動作等を制御する。データ書き換え動作は前記イレーズ処理とプログラム処理によって行なわれる。書き換え動作では外部情報処理装置４から供給された書き込みデータがフラッシュメモリ３に与えられる。読み出し動作ではフラッシュメモリ３から読み出されたデータが外部情報処理装置１１に出力される。
【００３７】
フラッシュメモリ３の各データブロック（例えばセクタとも称する）２にはデータブロックの物理的な配置である物理アドレス（セクタアドレスとも称する）が割当てられる。要するに、アドレス信号をデコードしてデータブロックを選択するためのアドレスデコーダのデコード論理にそのアドレス割り当てが組み込まれている。前記物理アドレスのビット数は例えば３２ビットである。外部情報処理装置４はデータブロックの論理的な配置を論理アドレスで管理する。ＭＰＵ１２は外部情報処理装置４が指定する論理アドレスを物理アドレスとしてフラッシュメモリ３のアクセスに利用する。要するに、ＭＰＵ１２は論理アドレスと物理アドレスの対応テーブルを常時参照することを要しないということである。
【００３８】
《フラッシュメモリのデータ構造》図２にはフラッシュメモリ３のデータブロックによるデータ構造が例示される。図２ではデータブロック２として例えば物理アドレス０〜ｚまでのデータブロック２（０）〜２（ｚ）を有し、物理アドレス０〜ｎ−１までのデータブロック２（０）〜２（ｎ−１）はユーザデータ領域２０、物理アドレスｎ〜ｚ−１までのデータブロック２（ｎ）〜２（ｚ−１）は代替領域２１、物理アドレスｚのデータブロック２（ｚ）は代替先テーブルの形成領域２２とされる。各データブロック２には前述の通り物理アドレスが割り当てられ、管理領域２Ｃとして、論理アドレス領域３０、書換え回数領域３１、ＥＣＣコード領域３２を有する。
【００３９】
前記論理アドレス領域３０は物理アドレスに対応される論理アドレスの情報保持に利用することが可能なアドレス情報保持領域とされる。書換え回数領域３１には対応するデータブロック２の書換え回数が保持される。ＥＣＣコード領域３２は対応するデータブロック２のエラー検査情報としてＥＣＣコードを保有する。ＥＣＣコードは例えばデータブロック全体に対するＥＣＣコードとされる。データ領域だけに対するＥＣＣコードであってもよい。論理アドレスの割り当てに利用されていない論理アドレス領域３０はコントローラ５により無効コードＩＶＣＯＤが初期的に書込まれる。即ち、物理アドレスｚを除く代替領域３１の論理アドレス領域３０は当初無効コードＩＶＣＯＤを有する。前記物理アドレスｚのデータブロック２（ｚ）において論理アドレス領域３０にはテーブルフラグが格納され、当該データブロック２（ｚ）のデータ領域には代替先テーブルＳＴＬＢが格納される。
【００４０】
前記コントローラ５は論理アドレスを物理アドレスとしてデータブロック２を検索し、検索したデータブロック２の物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との一致により当該データブロックが代替されていないと判定する。したがって、検索されたデータブロックの物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との不一致を判別したときだけ、代替先を調べるために代替先テーブルＳＴＬＢの参照等を行えばよい。アクセス処理に付随して毎回代替先テーブルＳＴＬＢの参照を行わなくてもよい。
【００４１】
本発明の実施形態では、毎回代替先テーブルＳＴＬＢを参照する方式を説明する。しかし、代替領域を最小限にすることが本発明では可能なので、テーブルＳＴＬＢ参照をせずに直接代替領域を検索することも可能である。
【００４２】
図３には前記代替先テーブルＳＴＬＢの一例が示される。代替先テーブルＳＴＬＢは、ユーザデータ領域２０における不良若しくは書換え寿命が尽きたデータブロック２を代替する代替領域２１のデータブロックを調べるためのデータテーブルである。この代替先テーブルＳＴＬＢは、物理アドレスの配列順に則してテーブル情報保持領域４０、即ち４０（０）〜４０（ｚ）を有する。テーブル情報保持領域４０（０）〜４０（ｚ）は物理アドレスの配列順に則して対応する論理アドレス情報の保持に利用される。テーブル情報保持領域４０（０）〜４０（ｚ）に対応する物理アドレスは当該テーブル情報保持領域のオフセットから得られる。例えば物理アドレス（ｎ−１）に対応する論理アドレス（ｎ−１）は代替先テーブルＳＴＬＢのオフセット（ｎ−１）に位置するテーブル情報保持領域４０（ｎ−１）から得られる。この代替先テーブルＳＴＬＢは、現在の論理アドレスが何処の物理アドレスに割り当てられているか、及び未使用領域は何処にあるのかを示すことができる。
【００４３】
前記コントローラ５は論理アドレスを物理アドレスとして検索したデータブロックの物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との不一致を判別したとき、前記代替先テーブルＳＴＬＢの物理アドレスに対応するテーブル情報保持領域４０を参照して、論理アドレスがどのデータブロックで代替されているかを判定することができる。例えば図３に従えば、物理アドレス（ｎ）に対応する論理アドレスは、代替先テーブルＳＴＬＢのオフセット（ｎ）に位置するテーブル情報保持領域４０（ｎ）の情報より、論理アドレス（ｍ）となる。
【００４４】
新たな代替先の判別の為に、前記代替先テーブルＳＴＬＢのテーブル情報保持領域４０（０）〜４０（ｚ(―１)）は論理アドレスの割り当てが行なわれていないデータブロックに対応して未使用コードとしての未使用フラグＵＳＦＬＧが格納される。前記コントローラ５はデータブロックの代替を行うとき前記代替先テーブルＳＴＬＢを参照し、前記未使用フラグＵＳＦＬＧに応ずるデータブロックを新たな代替先と判定する。
【００４５】
前記代替先テーブルＳＴＬＢのオフセット（ｚ）におけるテーブル情報保持領域４０（ｚ）は書き換え閾値回数データＴＤＡＴの記憶領域４０（ｚ）として利用される。コントローラ５はデータブロックの代替可否の判別若しくは書換え寿命の判別にその書き換え閾値回数データＴＤＡＴを利用する。データブロックの書換え可能回数は半導体製造プロセスに応じてばらつきがあるから、それに則して書き換え回数寿命を判定できるようにするためである。
【００４６】
《読出し動作時の代替制御》次に前記データブロックに対する読出し動作時における代替制御について説明する。
【００４７】
図４にはコントローラによる読出し動作の制御フローが例示される。論理アドレスｍのデータ読み出し処理が指示されると、それに応答して物理アドレスｍのデータブロックをバッファ１３に読み出す（Ｓ１）。読み出されたデータブロック２（ｍ）の論理アドレス領域３０が保持する論理アドレス情報とデータブロック２（ｍ）の物理アドレスが一致するか否かが判定される（Ｓ２）。一致であればデータブロックの代替は行なわれていないと判断される。不一致であればデータブロックの代替が行なわれていると判断され、代替先テーブルＳＴＬＢを参照して代替領域２１より論理アドレスｍのデータブロックを検索して当該データブロックの記憶情報をバッファ１３に読み出す（Ｓ３）。ステップＳ２における一致判定に係るデータブロック、又はステップＳ３で検索された代替データブロックの全データに対してＥＣＣ回路により誤りの有無を判定する（Ｓ４）。本発明では、論理アドレスコードを用いてユーザデータを管理している。しかし、これ以外に例えばＳ２のチェックでＥＣＣコードが訂正無し又は訂正可能であれば、物理アドレスと論理アドレスが一致しているとみなし、訂正不可能であれば代替されているとみなして、代替領域を検索して論理アドレスｍを参照する方式でも、本発明を実現することが出来る。誤りがなければコントローラ５は論理アドレスｍのユーザデータの転送許可を外部情報処理装置４に要求し（Ｓ５）、外部情報処理装置４からの許可を待って論理アドレスｍのデータをバッファ１３から外部情報処理装置４に転送する（Ｓ６）。
【００４８】
前記ステップＳ４の判定にて誤りが有れば、バッファ１３上で読み出しデータを訂正する（Ｓ７）。そして書き換え回数が書き換え閾値回数データＴＤＡＴの示す回数（例えばＫ回）以上であるかの判定が行なわれる（Ｓ８）。Ｋ回以上でなければバッファ１３内の論理アドレスｍのデータを訂正して、当該論理アドレスｍに対応する物理アドレスのデータブロックに訂正データを書き戻して、フラッシュメモリ３上の対応する記憶データを訂正する。その後、前記ステップＳ５、Ｓ６へ進んで外部情報処理装置４へのデータ転送を行なう。
【００４９】
前記ステップＳ８の判定により書き換え回数がＫ回以上の場合、代替先テーブルＳＴＬＢを参照して代替領域２１より未使用のデータブロックを検索する（Ｓ９）。検索された未使用データブロックを論理アドレスｍの新たなデータブロックとする代替処理を行なう（Ｓ１０）。この代替処理では、第１に、前記検索された前記未使用データブロックの論理アドレス領域に論理アドレスｍの情報を格納し、前記未使用データブロックのデータ領域にユーザデータｍを格納し、また、代替前の論理アドレスｍのデータブロックの論理アドレス領域に前記未使用データブロックの物理アドレス情報を格納する。第２に、前記代替先テーブルＳＴＬＢ上のテーブル情報保持領域４０に対し、未使用データブロックの物理アドレスに応ずるオフセット位置に論理アドレスｍの情報を格納する。その後、前記ステップＳ５、Ｓ６へ進んで外部情報処理装置４へのデータ転送を行なう。
【００５０】
図５には図４の読み出し制御を用いてフラッシュメモリカード１からデータを読み出す動作の全体的なフローチャートが例示される。同図の動作では、読み出し前のフラッシュメモリ３の状態は図２の状態とされ、読み出し後のフラッシュメモリ３の状態は図６の状態、読み出し後の代替先テーブルＳＴＬＢの状態は図３の状態とされる。書き換え閾値回数はＫ回とする。
【００５１】
外部情報処理装置４がユーザデータ領域２０の特定のデータブロック、例えば論理アドレスｍのデータ読み出し要求をコントローラ５に指示する（Ｔ１）。これを受けてコントローラ５は、物理アドレスｍのデータブロックのデータをフラッシュメモリ３から受取る（Ｔ２）。コントローラ５は受取った読み出しデータに対して図４の処理を行なう。この例では、図２の通り、データブロック２（ｍ）の論理アドレス領域３０の論理アドレスは物理アドレスｍに等しく、また、そのデータブロック２（ｍ）のデータにはＥＣＣコードによって訂正可能な誤りが発生しているものとする。更に、データブロック２（ｍ）の書き換え回数は上限Ｋ回を超えてＫ＋１回とされている。コントローラ５は代替領域２１の未使用データブロックを検索するために物理アドレスｚの代替先テーブルＳＴＬＢをフラッシュメモリ３から読み込む（Ｔ３）。コントローラ５は代替先テーブルＳＴＬＢから未使用フラグ（ＵＳＦＬＧ）を保有するテーブル情報保持領域を検索して、例えばテーブル情報保持領域４０（ｎ）を得る。この領域４０（ｎ）のオフセットに基づいてコントローラ５は物理アドレス（ｎ）のデータテーブルの情報を読出し、その論理アドレス領域３０に無効コードＩＶＣＯＤが格納されていること、ＥＣＣコード領域のＥＣＣコードに基づいてエラーが無いことを確認する。（Ｔ４）。無効コードが格納されていなかったり、ＥＣＣコードによる誤りがある場合にはＴ３，Ｔ４の処理を繰り返す。
【００５２】
処理Ｔ４において無効コードが確認され、ＥＣＣコードによる誤りのないことが確認された場合には、代替前の論理アドレスｍのデータブロックの論理アドレス領域をアドレス情報ｎに書き換え（Ｔ５）、物理アドレスｎのデータブロックの論理アドレス領域に論理アドレスｍの情報を格納すると共にそのデータ領域にユーザデータｍを書込み（Ｔ６）、物理アドレスｎに応ずるオフセット位置に論理アドレスｍの情報を格納するように前記代替先テーブルＳＴＬＢを書き換える（Ｔ７）。
【００５３】
この後コントローラ５は読出しデータの転送許可を外部情報処理装置４に要求し（Ｔ８）、外部情報処理装置４からの許可を待って論理アドレスｍのデータ（ユーザデータｍ）を外部情報処理装置４に転送する（Ｔ９）。転送の後、コントローラ５は外部情報処理装置４に読出し処理終了を通知する（Ｔ１０）。
【００５４】
上記読出し動作時の代替制御では、規定の書き換え回数になっても、素性の良い不揮発性メモリであればまだ書き換えを行うことができる、という点に着目している。その指標としてデータブロックのデータに対するＥＣＣエラーチェックの結果と書き換え回数とを考慮する。データブロックからの読み出しデータにデータエラーがある時に書き換え回数が規定の閾値に達していなければＥＣＣなどによる訂正を行う。一般にフラッシュメモリなどの不揮発性メモリは、保証する書換え回数の限度内では、メモリ開発メーカが推奨又は指示するエラー訂正能力（エラー訂正可能なビット数）を持てば、訂正不可能な状況は発生しない為、ＥＣＣ等でエラー訂正されたデータを当該データブロックに書き戻してもデータ信頼度の点では問題ないと考えられるからである。一方、前記データエラーがある時に書き換え回数が規定の閾値を超えていれば、ＥＣＣのエラー訂正能力を超えたビット数のエラーを生ずる虞がそれ以降顕在化すると考えられるので、データブロックを代替し、代替先の新たなデータブロックに訂正データを保持させて利用する。
【００５５】
したがって、上記代替手法によれば、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、結果として、単に規定の書き換え回数だけを指標として代替を行う場合に比べて、１データブロックアドレス当たりの平均書換え回数を増やすことができる。このことにより、過剰に代替エリアを持たなくてもよい。
【００５６】
更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。
【００５７】
《書換え動作時における代替制御》次に前記データブロックに対する書換え動作時における代替制御について説明する。
【００５８】
図７にはコントローラによる書換え動作の制御フローが例示される。論理アドレスｍのデータ書換え処理が指示されると、それに応答してコントローラ５は外部情報処理装置４に論理アドレスｍに対する書き換えデータ（ユーザデータｍの書き換えデータ）の転送許可を通知する（Ｓ１１）。コントローラ５はこの許可を受けて外部情報処理装置４が出力する前記書き換えデータを受取ってバッファ１３に格納する（Ｓ１２）。コントローラ５は物理アドレスｍのデータブロックをバッファ１３に読み出す（Ｓ１３）。読み出されたデータブロック２（ｍ）の論理アドレス領域３０が保持する論理アドレス情報とデータブロック２（ｍ）の物理アドレスが一致するか否かが判定される（Ｓ１４）。一致であればデータブロックの代替は行なわれていないと判断され、論理アドレスｍに応ずる物理アドレスｍのデータブロック２（ｍ）におけるデータ領域をバッファ１３内のデータで書換える（Ｓ１５）。不一致であればデータブロックの代替が行なわれていると判断され、代替先テーブルＳＴＬＢを参照して論理アドレスｍが代替されているデータブロックを検索し（Ｓ１６）、その代替されているデータブロックにおけるデータ領域をバッファ１３内のデータで書換える（Ｓ１５）。ステップＳ１５の書き換えにおいて、コントローラ５はフラッシュメモリ３より書換え失敗の通知の有無を判定する（Ｓ１７）。失敗がなければその書き換え処理は終了される。失敗が有るときは、コントローラ５は、そのときの書き換え回数が書き換え閾値回数データＴＤＡＴの示す回数（例えばＫ回）以上であるかの判定が行なわれる（Ｓ１８）。
【００５９】
前記ステップＳ１８の判定により書き換え回数がＫ回以上の場合、代替先テーブルＳＴＬＢを参照して代替領域２１より未使用のデータブロックを検索する（Ｓ１９）。検索された未使用データブロックを論理アドレスｍの新たなデータブロックとする代替処理を行なう（Ｓ２０）。この代替処理では、第１に、前記検索された前記未使用データブロックの論理アドレス領域に論理アドレスｍの情報を格納し、前記未使用データブロックのデータ領域にバッファ１３上の書換え用ユーザデータｍを格納し、また、代替前の論理アドレスｍのデータブロックの論理アドレス領域に前記未使用データブロックの物理アドレス情報を格納する。第２に、前記代替先テーブルＳＴＬＢ上のテーブル情報保持領域４０に対し、未使用データブロックの物理アドレスに応ずるオフセット位置に論理アドレスｍの情報を格納する。コントローラ５は当該代替処理に対してフラッシュメモリ３より書き換え失敗通知が有るか否かを判定し（Ｓ２１）、なければその書き換え処理を終了する。書き換え失敗であれば再度ステップＳ１９，Ｓ２０の処理を繰返す。ステップＳ２０の代替処理に対してはリトライ回数の制限、又は書き換え回数によって制限を付しても良く、制限回数に足したときはエラー終了とされる。
【００６０】
前記ステップＳ１８の判定により書き換え回数がＫ回以上でなければコントローラ５はバッファ１３内の書換え用ユーザデータｍで論理アドレスｍのデータ領域に対して再度書き込み処理を行なう（Ｓ２２）。この書き込みに対してもステップＳ２１で書き込み失敗通知の有無を判定し、失敗であればステップＳ１９，Ｓ２０の処理が行なわれる。
【００６１】
図８には書き換え処理要求に応答するフラッシュメモリの書換えが失敗したときの動作フローチャートが示される。同図の書き換えでは、書き換え前のフラッシュメモリ３の状態は図２の状態とされ、書き換え後のフラッシュメモリ３の状態は図９の状態とされる。書き換え閾値回数はＫ回とする。
【００６２】
外部情報処理装置４から論理アドレスｍのデータ書換え処理（Ｔ１１）、それに応答するコントローラ５から外部情報処理装置４への書き換えデータ（ユーザデータｍ書き換えデータ）の転送許可通知（Ｔ１２）、外部情報処理装置４からコントローラ５への前記ユーザデータｍ書き換えデータの転送処理（Ｔ１３）が行なわれる。コントローラ５は物理アドレスｍのデータブロックをフラッシュッメモリ３から読み出し（Ｔ１４）、論理アドレスｍのデータブロックが代替されていないことを確認して当該物理アドレスｍのデータブロックをユーザデータｍ書き換えデータにより書き換える（Ｔ１５）。このとき、例えばフラッシュメモリ３は書き換え失敗通知をコントローラ５に発行する（Ｔ１６）。書き換え回数は上限回数Ｋを超えているから、データブロックを代替するためにデータブロック２（ｚ）の代替先テーブルＳＴＬＢをフラッシュメモリ３から読み出す（Ｔ１７）。コントローラ５は代替先テーブルＳＴＬＢを検索して代替先としてアドレスｎのデータブロックを認識し、今度は当該物理アドレスｎのデータブロックをフラッシュメモリ３から読み出す（Ｔ１８）。読み出した物理アドレスｎのデータブロックに対してエラー検出などを行ない、正常であればこの物理アドレスｎのデータブロックを代替に用いるため、コントローラ５は前述の通り其の代替を反映するために代替先テーブルＳＴＬＢを書き換え（Ｔ１９）、物理アドレスｎのデータブロックをユーザデータｍ書き換えデータで書き換える（Ｔ２０）。最後にコントローラ５は外部情報処理装置４に処理の終了を通知する（Ｔ２１）。
【００６３】
図８の動作による書き換え処理結果を示す図９において、図２の初期状態のフラッシュメモリの物理アドレスｍに対し、図６と比べると、物理アドレスｍの書換えが失敗している為、全てのデータが無効になっている。ここでいう無効とは例えば全データが消去状態又はＥＣＣ訂正不可状態等になっていることを意味する。
【００６４】
読み出し動作ではＥＣＣエラーが有ったときに書き換え回数を参照してそれが上限を超えている場合にデータブロックの代替を行なった。書き換えの場合は、書き換えに失敗したときに書き換え回数を参照してそれが上限を超えている場合にデータブロックの代替を行なう。これはメモリセルの特性が劣化するに従って書き換え失敗の確率も高くなると考えられるからであり、書き換え失敗のときに書き換え回数が上限を超えていればメモリセルの書き換え回数寿命が尽きるのも真近であると考える。これは、読み出し動作時にＥＣＣエラーが有ったとき書き換え回数が上限を超えている場合にはメモリセルの書き換え回数寿命が尽きるのも真近であると考えるのと同様である。したがって、書き換えの場合にも読み出しの場合と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００６５】
《書換え動作時における別の代替制御》次に前記データブロックに対する書換え動作時における代替制御の別の例について説明する。
【００６６】
図１０にはフラッシュメモリ３のデータ構造の別の例が示される。図２のデータ構造との相違点は各データブロック２にＥＣＣ訂正フラグ領域３３を追加したことである。ＥＣＣ訂正フラグ領域３３は対応するデータブロックをリードした時、１回でもＥＣＣ訂正を行ったことがある場合に訂正有りフラグが立てられる。訂正がなければ訂正無しフラグが立てられている。代替領域２１において代替される前のＥＣＣ訂正フラグ領域３３は無効データ、即ち、消去状態にされている。図１０の例では、物理アドレスｍに以前ＥＣＣによる訂正が発生していたことを表している。
【００６７】
図１１には図１０のデータ構造に対するコントローラによる書換え動作の制御フローが例示される。論理アドレスｍのデータ書換え処理が指示されると、それに応答してコントローラ５は外部情報処理装置４に論理アドレスｍに対する書き換えデータ（ユーザデータｍの書き換えデータ）の転送許可を通知する（Ｓ３０）。コントローラ５はこの許可を受けて外部情報処理装置４が出力する前記書き換えデータを受取ってバッファ１３に格納する（Ｓ３１）。コントローラ５は論理アドレスｍのデータブロックを読み出し（Ｓ３２）、当該データブロックの書き換え回数が上限のＫ回以上であるか否かを判定する（Ｓ３３）。Ｋ回に達していなければバッファ１３が保有するユーザデータｍ書き換えデータによって論理アドレスｍのデータブロックのデータ領域を書き換える（Ｓ３４）。書き換え回数がＫ回以上であるときは、その論理アドレスｍのデータブロックにＥＣＣ訂正フラグが立っているか否かを判定する（Ｓ３５）。ＥＣＣ訂正フラグが立っていなければステップＳ３４の書き換え処理を行なう。ＥＣＣ訂正フラグが立っているときはその論理アドレスｍのデータブロックを未使用データブロックに代替し、代替先にユーザデータｍ書き換えデータを書き込む（Ｓ３６）。
【００６８】
特に図示はしないがステップＳ３４にて書き込み失敗のときはステップＳ３６の処理に進めばよい。また、特に図示はしないが、図７における書き換えを失敗したときの処理と、図１１におけるＥＣＣエラー訂正フラグの有無に応じた処理の双方を行なうことも可能である。
【００６９】
図１２には図１０のデータ構造のフラッシュメモリ３に対して図１１の処理にしたがって代替が行なわれた後におけるフラッシュメモリのデータ構造が例示される。物理アドレスｍのデータ領域２Ｄに記憶されていたユーザデータｍは物理アドレスｎに代替されている。
【００７０】
図１１の書き換えの場合は、書き換え回数が上限を超えている場合に一度でもＥＣＣ訂正が行なわれている場合にはデータブロックの代替を行なって書き換えを行なう。これは、読み出し動作時にＥＣＣエラーが有ったとき書き換え回数が上限を超えている場合にはメモリセルの書き換え回数寿命が尽きるのも真近であると考えるのと同様である。したがって、図１１の書き換えの場合にも読み出しの場合と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００７１】
最後に高速アクセスの保証という点について説明を加える。図１３には以上説明した本発明による読み出し処理と書き込み処理の動作フローの概略が示される。図１４にはある一定の書き換え回数に至ると、自動的に書き換え回数の少ない領域との間でデータとアドレスの入れ替えを行って、不揮発性メモリの書き換え回数寿命を延ばすようにした比較例に係る技術による読み出し処理と書き込み処理の動作フローの概略が示される。図１４の場合には、読み出しと書き換えの何れにおいても、論理アドレスと物理アドレスの対応を定義した入れ替えテーブルの参照が必須となる。その意味で図１４の動作は常時入れ替え先参照方式とされる。これに対し本発明に係る図１３の場合には前述の通り論理アドレスを物理アドレスとしてフラッシュメモリのアクセスを行なうから、代替されているときだけ代替先テーブルを参照すれば足りる。本発明の場合にはテーブル参照という点において高速アクセスも保証されている。
【００７２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７３】
例えば、不揮発性メモリはフラッシュメモリに限定されない。ＥＥＰＲＯＭ、高誘電体メモリ等であってもよい。代替領域の検索方式として代替先テーブルＳＴＬＢのようなテーブルを参照する方式に限定されない。そのようなテーブルを用いる代わりに、直接代替領域の論理アドレス領域３０を読み出して検索するようにしてもよい。但し検索時間は増える傾向に有ると考えられる。代替領域の未使用データブロックに対しその論理アドレス領域には無効コードＩＶＣＯＤを保持させることに限定されない。単に無効データ等にしておいてもよい。また、図１０のデータ構造においてＥＣＣ訂正フラグ領域３３に訂正有りフラグを立てる条件は上記説明に限定されない。所定の複数回ＥＣＣによるエラー訂正を行なったことを条件にしてもよい。
【００７４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるハードディスク互換のフラッシュディスク若しくはフラッシュメモリカードに適用した場合について説明したが、本発明はその他種々のメモリシステムに適用することができる。
【００７５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００７６】
すなわち、メモリシステムにおいて書換え回数寿命を伸ばすのに使用可能なデータブロックを無駄に代替することを抑制することができる。換言すれば、書換え回数寿命を伸ばすのに用意すべき代替用のメモリブロックを少なくすることができる。
【００７７】
特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、メモリシステムの情報記憶に対する信頼性を向上させることができる。
【００７８】
メモリシステムの書き換え回数寿命を延ばすのにアクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【図面の簡単な説明】
【図１】本発明のメモリシステムの一例であるフラッシュメモリカードを示すブロック図である。
【図２】フラッシュメモリのデータブロックによるデータ構造を例示する説明図である。
【図３】代替先テーブルの一例を示す説明図である。
【図４】コントローラによる読出し動作の制御フローを例示するフローチャートである。
【図５】図４の読み出し制御を用いてフラッシュメモリカードからデータを読み出す動作を全体的に示すフローチャートである。
【図６】フラッシュメモリカードからデータを読み出したとき図２のフラッシュメモリのデータ構造の変化の一例を示す説明図である。
【図７】コントローラによる書換え動作の制御フローを例示するフローチャートである。
【図８】外部情報処理装置からの書き換え処理要求に応答するフラッシュメモリの書換えが失敗たときの動作を例示するフローチャートである。
【図９】図８の動作による書き換え処理結果を示す説明図である。
【図１０】フラッシュメモリ３のデータ構造としてＥＣＣ訂正フラグ領域を有する例を示す説明図である。
【図１１】コントローラによるＥＣＣ訂正フラグ領域を参照した書換え動作の制御フローを例示するフローチャートである。
【図１２】図１０のデータ構造のフラッシュメモリに対して図１１の処理にしたがって代替が行なわれた後におけるフラッシュメモリのデータ構造を例示する説明図である。
【図１３】本発明による読み出し処理と書き込み処理を概略的に示すフローチャートである。
【図１４】常時入れ替え先参照方式による比較例に係る読み出し処理と書き込み処理を概略的に示すフローチャートである。
【符号の説明】
１ フラッシュメモリカード
２ データブロック
２Ｃ 管理領域
２Ｄ データ領域
３ フラッシュメモリ
４ 外部情報処理装置
５ コントローラ
１０ 外部装置インタフェース回路
１１フラッシュメモリインタフェース回路
１２ マイクロコンピュータ
１３ バッファ
２０ ユーザデータ領域
２１ 代替領域
２２ 代替先テーブルの形成領域
３０ 論理アドレス領域
３１ 書き換え回数領域
３２ ＥＣＣコード領域
ＩＶＣＯＤ 無効コード
ＳＴＬＢ 代替先テーブル
４０ テーブル情報保持領域
ＵＳＦＬＧ 未使用フラグ
ＴＤＡＴ 書き換え閾値回数データ
３３ ＥＣＣ訂正フラグ領域
【発明の属する技術分野】
本発明は、不揮発性のメモリシステムに関し、例えばフラッシュメモリカード及びハードディスク互換のフラッシュディスクなどに適用して有効な技術に関する。
【０００２】
【従来の技術】
フラッシュメモリに代表される電気的に書換え可能な不揮発性メモリに対する記憶情報の書き換えではメモリセルに電気的なストレスがかり、書き換え回数が増すに従ってメモリセルの特性が劣化する。このため、前記不揮発性メモリには特性を保証することができる書換え可能回数を定めるのが一般的である。書き換えは一部のデータブロックに局在化する場合が有り、一部のデータブロックが書換え可能回数に達したら、当該データブロックを代替エリアに有る未使用メモリブロックと入れ替える技術が提供されている（特許文献１，２参照）。
【０００３】
また、各データブロックにおけるＥＣＣによる訂正回数をカウントし、ある一定値に達したらそのデータブロックを代替エリアに有る未使用データブロックと入れ替える技術が有る（特許文献３参照）。
【０００４】
また、局所的に書き込みが集中すると一部のデータブロックだけ特性劣化が著しくなるので、ある一定の書き換え回数に至ると、自動的に書き換え回数の少ない領域との間でデータとアドレスの入れ替えを行って、不揮発性メモリの書き換え回数寿命を延ばすようにした技術が有る。例えば書き込み回数が規定値を超えるとデータブロックのアドレス割り当てを変更する（特許文献４参照）。またＥＣＣエラー回数が規定値を超えるとデータブロックのアドレス割り当てを変更する（特許文献５参照）。
【０００５】
【特許文献１】
特開平０８−９６５８９
【特許文献２】
特開平２００１−２２９０６９
【特許文献３】
ＷＯ ０１／２２２３２
【特許文献４】
特開平０４−５０３７２０
【特許文献５】
特開平０２−１１８９９７
【０００６】
【発明が解決しようとする課題】
本発明者はフラッシュメモリなどの不揮発性メモリにおけるデータブロックの代替処理について検討した。特に、本発明者はフラッシュメモリなどの不揮発性メモリを適用した大容量且つ高速のフラッシュメモリカードやフラッシュディスクといったハードディスク互換の大容量ストレージについて検討した。
【０００７】
第１は、不揮発性メモリのデータブロックに対する代替処理の適正化である。データブロックの書き換え回数が保証値を超えても、必ずメモリセルに特性劣化を生ずるというわけではないから、特許文献１，２のように単に書き換え回数だけでデータブロックの代替を行うと、まだ使用可能なデータブロックを無駄に代替する虞がある。要するに、プロセスバラツキなどによって書換え可能回数には個体差がある。
【０００８】
第２は、情報記憶の高信頼性である。特許文献３のようにＥＣＣによる訂正回数が規定値に達した場合にデータブロックの代替を行うと、例えば３０万回書換え回数を保証しているフラッシュメモリに対して、書換え回数が５０万回を超えて始めてＥＣＣの訂正が発生してもそのデータブロックには継続して書き換えが可能になる。要するに、特性劣化が進んだ状態で依然として書き換え可能な状態に放置されるデータブロックが存在することになり、情報記憶に対する信頼性を低下させる虞がある。例えば、特性劣化によりＥＣＣ回路で訂正可能な誤りの発生が頻発すると、これに加えてディスターブなどの影響によるデータ化けを生ずれば、ＥＣＣ回路による訂正可能なビット数を超えてしまうことが予想され、最早ＥＣＣ回路の能力では誤りの訂正を行うことができず、記憶データを保護することができなくなる。
【０００９】
誤りデータが音声や画像データの場合にはその一部のデータ誤りは他の処理に影響を与えることは少ない。これに対し、演算処理データやプログラムの場合には一部のデータ誤りが他の処理に与える影響が比較的大きく、データ処理の性質によっては致命的な欠陥を生ずる場合もある。従って、ハードディスク互換のフラッシュメモリカードやフラッシュディスク等には特に情報記憶に対する高信頼性が要求される。
【００１０】
第３は、高速アクセス処理である。ハードディスク互換のフラッシュメモリカードやフラッシュディスク等に演算処理データやプログラムを格納する場合を想定すると、データ処理を高速化するには、フラッシュメモリカード等は高速アクセス処理が可能でなければならない。書き換え回数寿命を延ばすのにアクセス処理に付随してテーブル参照などが毎回必要になれば、大容量故に、その参照処理がオーバーヘッドになる。例えば特許文献４，５の技術では、データブロックに対するアドレス割り当てを示す対応テーブルをアクセス毎に毎回読み込まなければならない。
【００１１】
本発明の目的は、書換え回数寿命を伸ばすのに使用可能なデータブロックを無駄に代替することを抑制可能なメモリシステムを提供することにある。換言すれば、書換え回数寿命を伸ばすのに用意すべき代替用のメモリブロックを少なくすることができるメモリシステムを提供することにある。
【００１２】
本発明の別の目的は、特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができるメモリシステムを提供することにある。
【００１３】
本発明の更に別の目的は、書き換え回数寿命を延ばすのにアクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができるメモリシステムを提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
〔１〕本発明の第１の観点は読み出し動作時における代替制御である。この観点によるメモリシステムは、所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有する。前記データブロックは夫々のデータ領域に対する書き換え回数とエラー検査情報を保持する領域（３１，３２）を有する。前記コントローラは前記不揮発性メモリに対する読み出し動作において、読み出し対象領域のデータに対しエラー検査情報によるエラー検査を行い、エラーがあるとき、書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければエラーに係るデータブロック上のデータを訂正する。
【００１７】
規定の書き換え回数になっても、素性の良い不揮発性メモリであればまだ書き換えを行うことができる。その指標としてデータブロックのデータ誤り発生状況とその時の書き換え回数とを考慮する。データブロックからの読み出しデータにデータエラーがある時に書き換え回数が所定回数に達していなければＥＣＣなどによるエラー訂正を行う。一般にフラッシュメモリなどの不揮発性メモリは、保証する書換え回数の限度内では、メモリ開発メーカが推奨又は指示するエラー訂正能力（エラー訂正可能なビット数）を持てば、訂正不可能な状況は発生しない為、ＥＣＣ等でエラー訂正されたデータを当該データブロックに書き戻してもデータ信頼度の点では問題ないと考えられるからである。一方、前記データエラーがある時に書き換え回数が所定の回数に達していれば、ＥＣＣのエラー訂正能力を超えたビット数のエラーを生ずる虞がそれ以降顕在化すると考えられるので、データブロックを代替し、代替先の新たなデータブロックに訂正データを保持させて利用する。
【００１８】
したがって、上記代替手法によれば、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、結果として、単に規定の書き換え回数だけを指標として代替を行う場合に比べて、１データブロックアドレス当たりの平均書換え回数を増やすことができる。このことにより、過剰に代替エリアを持たなくてもよく、また代替処理にかかる処理オーバヘッドを抑制することが出来ることから、高速アクセスを保証することが可能となる。
【００１９】
更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。
【００２０】
本発明の具体的な形態として、前記データブロックはその物理アドレスに対応させる論理アドレスの情報保持に利用することが可能なアドレス情報保持領域（３０）を有する。このとき、前記コントローラは論理アドレスを物理アドレスとしてデータブロックを選択し、選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との一致により当該データブロックが代替されていないと判定する。したがって、選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との不一致を判別したときだけ、代替先を調べるためのテーブル参照等を行えばよい。アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００２１】
代替先を調べるためのテーブルとして、前記不揮発性メモリは例えば代替先テーブルを有する。前記代替先テーブルは、物理アドレスの配列順に則して対応する論理アドレス情報の保持に利用されるテーブル情報保持領域（４０）を有する。前記コントローラは論理アドレスを物理アドレスとして選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との不一致を判別したとき、物理アドレスに対応するテーブル情報保持領域を参照して、論理アドレスがどのデータブロックで代替されているかを判定することができる。
【００２２】
新たな代替先の判別の為に、前記テーブル情報保持領域は論理アドレスの割り当てが行なわれていないデータブロックに対応して未使用コード（ＵＳＦＬＧ）が格納される。前記コントローラはデータブロックの代替を行うとき前記代替先テーブルを参照し、前記未使用コードに応ずるデータブロックを新たな代替先として判別する。
【００２３】
前記アドレス情報保持領域に対して、前記コントローラは論理アドレスの割り当てが行なわれていないデータブロックのアドレス情報保持領域を論理アドレス以外の無効コードにより初期化する。更に前記コントローラはデータブロックの代替を行なうとき、代替元データブロックのアドレス情報保持領域に代替先データブロックの物理アドレスを保持させる。また、前記コントローラは書き換え失敗のデータブロックを消去状態にする。代替されたデータブロックのアドレス情報保持領域に対する取扱を統一し、また、障害発生時などにデータブロックの情報から代替履歴を参照可能にするためである。
【００２４】
本発明の具体的な別の形態として、前記複数のデータブロックのうち特定のデータブロックは書き換え閾値回数データ（ＴＤＡＴ）の記憶領域を有する。前記コントローラは、前記書き換え閾値回数データに一致する書き換え回数を前記書き換え回数の所定値と判定する。書き換え可能な回数は半導体製造プロセスに応じてばらつきがあるから、それに則して書き換え回数寿命を伸ばすことが可能になる。
【００２５】
不揮発性メモリは例えばフラッシュメモリである。前記論理アドレス情報は３２ビット以上である。フラッシュメモリの記憶容量をギガ・ビット以上の大容量化することができる。前記エラー検査情報にはＥＣＣコード、ＣＲＣコード、パリティコード、及び総積和(ＳＵＭ値)コードを用いてよい。
【００２６】
前記コントローラは、例えば外部インタフェース回路、バッファ、ＣＰＵ、ＥＣＣ回路、及びメモリインタフェース回路によって構成すればよい。
【００２７】
〔２〕本発明の第２の観点は書き換え動作時における代替制御である。この観点によるメモリシステムでは、前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行う。前記再書き換えに失敗したときは別のデータブロックへの代替を行う。
【００２８】
本発明の第３の観点は書き換え動作時における別の代替制御である。この観点によるメモリシステムは、所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有し、前記データブロックはデータ領域に対する書き換え回数とエラー訂正フラグを保持する領域（３１，３３）を有する。前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換え回数が所定値を超えていないとき当該データブロックに対する書き換え処理を行い、書き換え回数が所定値を超えているときは当該データブロックのエラー訂正フラグがエラー訂正済みを示していれば別のデータブロックへの代替、エラー訂正済みを示していなければ当該データブロックに対する書き換え処理を行う。前記コントローラは前記不揮発性メモリに対する書き換え処理において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行なってよい。前記エラー訂正フラグは例えばエラー訂正が行なわれたか否かを示す１ビット以上のフラグ情報である。
【００２９】
第２及び第３の観点による発明の具体的な形態として上記第１の観点の発明と同じ手段を採用して良い。
【００３０】
第２及び第３の観点による発明も上記第１の観点の発明と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００３１】
【発明の実施の形態】
《フラッシュメモリカード》図１には本発明のメモリシステムの一例であるフラッシュメモリカードが示される。同図に示されるフラッシュメモリカード１は、所定のケーシングに、所定の物理アドレス単位に複数のデータブロック２を有する不揮発性メモリ例えばフラッシュメモリ３と、外部情報処理装置４からのアクセス要求に応答して前記フラッシュメモリ３を制御するコントローラ５とを有する。所定のケーシングは例えばＰＣカード又は１．８インチのハードディスクのケーシングなどである。外部情報処理装置４はパーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）、又はディジタルカメラなどのホスト装置である。データブロック２はデータ領域２Ｄと管理領域２Ｃに大別される。
【００３２】
前記フラッシュメモリ２は、特に図示はしないが、電気的に消去及び書き込み可能なフラッシュメモリセルをマトリクス配置したメモリセルアレイを有する。このメモリセルアレイに前記複数のデータブロックが構成される。各データブロックは１０２４ビットのような一定の記憶容量を有し、複数個のフラッシュメモリセルから成る。
【００３３】
フラッシュメモリセルには、特に制限されないが、チャンネル領域の上に絶縁膜で分離された導体としてのフローティングゲートに電荷を注入可能にするフローティングゲート構造、或はシリコン窒化膜などの電荷トラップ領域に電荷を局在的に注入可能にする電荷トラップ構造などを採用することができる。例えばフローティングゲート構造の場合には電荷の注入状態と放出状態の閾値電圧の相違に応じて記憶情報の論理値を決める。電荷トラップ構造においては電荷のトラップ位置やトラップ電荷の極性に応じて多値の情報記憶を行なうことが容易である。そのようなフラッシュメモリセルに対するデータの記憶は、例えばメモリセルが保持する電荷を初期的状態にする第１処理（例えばイレーズ処理若しくは消去処理）、初期的状態から電荷状態を変更する第２処理（例えばプログラム処理若しくは書き込み処理）によって行なわれる。例えばフローティングゲート型のフラッシュモリセルのドレインはビット線に、ソースはソース線に、コントロールゲートはワード線に接続される。イレーズ処理はソース線に高電圧を印加して電子をソース線に引き抜く。プログラム処理はワード線に高電圧を印加してドレインからフローティングゲートにホットエレクトロンを注入する。特に制限されないがイレーズ処理はデータブロック単位とされる。
【００３４】
前記コントローラ５は、特に制限されないが、外部装置インタフェース回路１０、フラッシュメモリインタフェース回路１１、マイクロコンピュータ（ＭＰＵ）１２、ＲＡＭ（ランダムアクセスメモリ）から成るバッファ１３、ＥＣＣ（エラーコレクティングコード）回路１４、及び内部バス１５を有する。外部装置インタフェース回路１０は外部情報処理装置４とのインタフェース制御を行う。例えば外部とのインタフェース仕様は、ハードディスク互換を考慮すればＩＤＥ（Integrated Device Electronics）等とされる。フラッシュメモリインタフェース回路１１は、フラッシュメモリ３のコマンド及びデータアクセス仕様を満足するフラッシュメモリインタフェース制御を行う。ＭＰＵ１２は中央処理装置（ＣＰＵ）、ＣＰＵのワークＲＡＭ、及びＣＰＵの制御プログラムＲＯＭ等を有し、ＣＰＵが制御プログラムを実行して、外部装置インタフェース回路１０による外部インタフェース制御、フラッシュメモリインタフェース回路１１によるメモリインタフェース制御等を行う。バッファ１３は外部情報処理装置４からの書込みデータ、外部情報処理装置４への読み出しデータを一時的に蓄える。
【００３５】
本発明の実施形態では、コントローラとメモリを分離しているが、その２つ及び周辺部品を１つにした混載半導体としてもかまわない。
【００３６】
外部情報処理装置４から外部装置インタフェース回路１０にデータアクセス要求があると、ＭＰＵ１２はアクセス対象データの物理アドレスであるセクタアドレス及びアクセスコマンド等をフラッシュメモリインタフェース回路６からフラッシュメモリ２に与え、フラッシュメモリ２のデータ書き換え動作及びデータ読み出し動作等を制御する。データ書き換え動作は前記イレーズ処理とプログラム処理によって行なわれる。書き換え動作では外部情報処理装置４から供給された書き込みデータがフラッシュメモリ３に与えられる。読み出し動作ではフラッシュメモリ３から読み出されたデータが外部情報処理装置１１に出力される。
【００３７】
フラッシュメモリ３の各データブロック（例えばセクタとも称する）２にはデータブロックの物理的な配置である物理アドレス（セクタアドレスとも称する）が割当てられる。要するに、アドレス信号をデコードしてデータブロックを選択するためのアドレスデコーダのデコード論理にそのアドレス割り当てが組み込まれている。前記物理アドレスのビット数は例えば３２ビットである。外部情報処理装置４はデータブロックの論理的な配置を論理アドレスで管理する。ＭＰＵ１２は外部情報処理装置４が指定する論理アドレスを物理アドレスとしてフラッシュメモリ３のアクセスに利用する。要するに、ＭＰＵ１２は論理アドレスと物理アドレスの対応テーブルを常時参照することを要しないということである。
【００３８】
《フラッシュメモリのデータ構造》図２にはフラッシュメモリ３のデータブロックによるデータ構造が例示される。図２ではデータブロック２として例えば物理アドレス０〜ｚまでのデータブロック２（０）〜２（ｚ）を有し、物理アドレス０〜ｎ−１までのデータブロック２（０）〜２（ｎ−１）はユーザデータ領域２０、物理アドレスｎ〜ｚ−１までのデータブロック２（ｎ）〜２（ｚ−１）は代替領域２１、物理アドレスｚのデータブロック２（ｚ）は代替先テーブルの形成領域２２とされる。各データブロック２には前述の通り物理アドレスが割り当てられ、管理領域２Ｃとして、論理アドレス領域３０、書換え回数領域３１、ＥＣＣコード領域３２を有する。
【００３９】
前記論理アドレス領域３０は物理アドレスに対応される論理アドレスの情報保持に利用することが可能なアドレス情報保持領域とされる。書換え回数領域３１には対応するデータブロック２の書換え回数が保持される。ＥＣＣコード領域３２は対応するデータブロック２のエラー検査情報としてＥＣＣコードを保有する。ＥＣＣコードは例えばデータブロック全体に対するＥＣＣコードとされる。データ領域だけに対するＥＣＣコードであってもよい。論理アドレスの割り当てに利用されていない論理アドレス領域３０はコントローラ５により無効コードＩＶＣＯＤが初期的に書込まれる。即ち、物理アドレスｚを除く代替領域３１の論理アドレス領域３０は当初無効コードＩＶＣＯＤを有する。前記物理アドレスｚのデータブロック２（ｚ）において論理アドレス領域３０にはテーブルフラグが格納され、当該データブロック２（ｚ）のデータ領域には代替先テーブルＳＴＬＢが格納される。
【００４０】
前記コントローラ５は論理アドレスを物理アドレスとしてデータブロック２を検索し、検索したデータブロック２の物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との一致により当該データブロックが代替されていないと判定する。したがって、検索されたデータブロックの物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との不一致を判別したときだけ、代替先を調べるために代替先テーブルＳＴＬＢの参照等を行えばよい。アクセス処理に付随して毎回代替先テーブルＳＴＬＢの参照を行わなくてもよい。
【００４１】
本発明の実施形態では、毎回代替先テーブルＳＴＬＢを参照する方式を説明する。しかし、代替領域を最小限にすることが本発明では可能なので、テーブルＳＴＬＢ参照をせずに直接代替領域を検索することも可能である。
【００４２】
図３には前記代替先テーブルＳＴＬＢの一例が示される。代替先テーブルＳＴＬＢは、ユーザデータ領域２０における不良若しくは書換え寿命が尽きたデータブロック２を代替する代替領域２１のデータブロックを調べるためのデータテーブルである。この代替先テーブルＳＴＬＢは、物理アドレスの配列順に則してテーブル情報保持領域４０、即ち４０（０）〜４０（ｚ）を有する。テーブル情報保持領域４０（０）〜４０（ｚ）は物理アドレスの配列順に則して対応する論理アドレス情報の保持に利用される。テーブル情報保持領域４０（０）〜４０（ｚ）に対応する物理アドレスは当該テーブル情報保持領域のオフセットから得られる。例えば物理アドレス（ｎ−１）に対応する論理アドレス（ｎ−１）は代替先テーブルＳＴＬＢのオフセット（ｎ−１）に位置するテーブル情報保持領域４０（ｎ−１）から得られる。この代替先テーブルＳＴＬＢは、現在の論理アドレスが何処の物理アドレスに割り当てられているか、及び未使用領域は何処にあるのかを示すことができる。
【００４３】
前記コントローラ５は論理アドレスを物理アドレスとして検索したデータブロックの物理アドレスと当該データブロックの前記論理アドレス領域３０が保有する情報との不一致を判別したとき、前記代替先テーブルＳＴＬＢの物理アドレスに対応するテーブル情報保持領域４０を参照して、論理アドレスがどのデータブロックで代替されているかを判定することができる。例えば図３に従えば、物理アドレス（ｎ）に対応する論理アドレスは、代替先テーブルＳＴＬＢのオフセット（ｎ）に位置するテーブル情報保持領域４０（ｎ）の情報より、論理アドレス（ｍ）となる。
【００４４】
新たな代替先の判別の為に、前記代替先テーブルＳＴＬＢのテーブル情報保持領域４０（０）〜４０（ｚ(―１)）は論理アドレスの割り当てが行なわれていないデータブロックに対応して未使用コードとしての未使用フラグＵＳＦＬＧが格納される。前記コントローラ５はデータブロックの代替を行うとき前記代替先テーブルＳＴＬＢを参照し、前記未使用フラグＵＳＦＬＧに応ずるデータブロックを新たな代替先と判定する。
【００４５】
前記代替先テーブルＳＴＬＢのオフセット（ｚ）におけるテーブル情報保持領域４０（ｚ）は書き換え閾値回数データＴＤＡＴの記憶領域４０（ｚ）として利用される。コントローラ５はデータブロックの代替可否の判別若しくは書換え寿命の判別にその書き換え閾値回数データＴＤＡＴを利用する。データブロックの書換え可能回数は半導体製造プロセスに応じてばらつきがあるから、それに則して書き換え回数寿命を判定できるようにするためである。
【００４６】
《読出し動作時の代替制御》次に前記データブロックに対する読出し動作時における代替制御について説明する。
【００４７】
図４にはコントローラによる読出し動作の制御フローが例示される。論理アドレスｍのデータ読み出し処理が指示されると、それに応答して物理アドレスｍのデータブロックをバッファ１３に読み出す（Ｓ１）。読み出されたデータブロック２（ｍ）の論理アドレス領域３０が保持する論理アドレス情報とデータブロック２（ｍ）の物理アドレスが一致するか否かが判定される（Ｓ２）。一致であればデータブロックの代替は行なわれていないと判断される。不一致であればデータブロックの代替が行なわれていると判断され、代替先テーブルＳＴＬＢを参照して代替領域２１より論理アドレスｍのデータブロックを検索して当該データブロックの記憶情報をバッファ１３に読み出す（Ｓ３）。ステップＳ２における一致判定に係るデータブロック、又はステップＳ３で検索された代替データブロックの全データに対してＥＣＣ回路により誤りの有無を判定する（Ｓ４）。本発明では、論理アドレスコードを用いてユーザデータを管理している。しかし、これ以外に例えばＳ２のチェックでＥＣＣコードが訂正無し又は訂正可能であれば、物理アドレスと論理アドレスが一致しているとみなし、訂正不可能であれば代替されているとみなして、代替領域を検索して論理アドレスｍを参照する方式でも、本発明を実現することが出来る。誤りがなければコントローラ５は論理アドレスｍのユーザデータの転送許可を外部情報処理装置４に要求し（Ｓ５）、外部情報処理装置４からの許可を待って論理アドレスｍのデータをバッファ１３から外部情報処理装置４に転送する（Ｓ６）。
【００４８】
前記ステップＳ４の判定にて誤りが有れば、バッファ１３上で読み出しデータを訂正する（Ｓ７）。そして書き換え回数が書き換え閾値回数データＴＤＡＴの示す回数（例えばＫ回）以上であるかの判定が行なわれる（Ｓ８）。Ｋ回以上でなければバッファ１３内の論理アドレスｍのデータを訂正して、当該論理アドレスｍに対応する物理アドレスのデータブロックに訂正データを書き戻して、フラッシュメモリ３上の対応する記憶データを訂正する。その後、前記ステップＳ５、Ｓ６へ進んで外部情報処理装置４へのデータ転送を行なう。
【００４９】
前記ステップＳ８の判定により書き換え回数がＫ回以上の場合、代替先テーブルＳＴＬＢを参照して代替領域２１より未使用のデータブロックを検索する（Ｓ９）。検索された未使用データブロックを論理アドレスｍの新たなデータブロックとする代替処理を行なう（Ｓ１０）。この代替処理では、第１に、前記検索された前記未使用データブロックの論理アドレス領域に論理アドレスｍの情報を格納し、前記未使用データブロックのデータ領域にユーザデータｍを格納し、また、代替前の論理アドレスｍのデータブロックの論理アドレス領域に前記未使用データブロックの物理アドレス情報を格納する。第２に、前記代替先テーブルＳＴＬＢ上のテーブル情報保持領域４０に対し、未使用データブロックの物理アドレスに応ずるオフセット位置に論理アドレスｍの情報を格納する。その後、前記ステップＳ５、Ｓ６へ進んで外部情報処理装置４へのデータ転送を行なう。
【００５０】
図５には図４の読み出し制御を用いてフラッシュメモリカード１からデータを読み出す動作の全体的なフローチャートが例示される。同図の動作では、読み出し前のフラッシュメモリ３の状態は図２の状態とされ、読み出し後のフラッシュメモリ３の状態は図６の状態、読み出し後の代替先テーブルＳＴＬＢの状態は図３の状態とされる。書き換え閾値回数はＫ回とする。
【００５１】
外部情報処理装置４がユーザデータ領域２０の特定のデータブロック、例えば論理アドレスｍのデータ読み出し要求をコントローラ５に指示する（Ｔ１）。これを受けてコントローラ５は、物理アドレスｍのデータブロックのデータをフラッシュメモリ３から受取る（Ｔ２）。コントローラ５は受取った読み出しデータに対して図４の処理を行なう。この例では、図２の通り、データブロック２（ｍ）の論理アドレス領域３０の論理アドレスは物理アドレスｍに等しく、また、そのデータブロック２（ｍ）のデータにはＥＣＣコードによって訂正可能な誤りが発生しているものとする。更に、データブロック２（ｍ）の書き換え回数は上限Ｋ回を超えてＫ＋１回とされている。コントローラ５は代替領域２１の未使用データブロックを検索するために物理アドレスｚの代替先テーブルＳＴＬＢをフラッシュメモリ３から読み込む（Ｔ３）。コントローラ５は代替先テーブルＳＴＬＢから未使用フラグ（ＵＳＦＬＧ）を保有するテーブル情報保持領域を検索して、例えばテーブル情報保持領域４０（ｎ）を得る。この領域４０（ｎ）のオフセットに基づいてコントローラ５は物理アドレス（ｎ）のデータテーブルの情報を読出し、その論理アドレス領域３０に無効コードＩＶＣＯＤが格納されていること、ＥＣＣコード領域のＥＣＣコードに基づいてエラーが無いことを確認する。（Ｔ４）。無効コードが格納されていなかったり、ＥＣＣコードによる誤りがある場合にはＴ３，Ｔ４の処理を繰り返す。
【００５２】
処理Ｔ４において無効コードが確認され、ＥＣＣコードによる誤りのないことが確認された場合には、代替前の論理アドレスｍのデータブロックの論理アドレス領域をアドレス情報ｎに書き換え（Ｔ５）、物理アドレスｎのデータブロックの論理アドレス領域に論理アドレスｍの情報を格納すると共にそのデータ領域にユーザデータｍを書込み（Ｔ６）、物理アドレスｎに応ずるオフセット位置に論理アドレスｍの情報を格納するように前記代替先テーブルＳＴＬＢを書き換える（Ｔ７）。
【００５３】
この後コントローラ５は読出しデータの転送許可を外部情報処理装置４に要求し（Ｔ８）、外部情報処理装置４からの許可を待って論理アドレスｍのデータ（ユーザデータｍ）を外部情報処理装置４に転送する（Ｔ９）。転送の後、コントローラ５は外部情報処理装置４に読出し処理終了を通知する（Ｔ１０）。
【００５４】
上記読出し動作時の代替制御では、規定の書き換え回数になっても、素性の良い不揮発性メモリであればまだ書き換えを行うことができる、という点に着目している。その指標としてデータブロックのデータに対するＥＣＣエラーチェックの結果と書き換え回数とを考慮する。データブロックからの読み出しデータにデータエラーがある時に書き換え回数が規定の閾値に達していなければＥＣＣなどによる訂正を行う。一般にフラッシュメモリなどの不揮発性メモリは、保証する書換え回数の限度内では、メモリ開発メーカが推奨又は指示するエラー訂正能力（エラー訂正可能なビット数）を持てば、訂正不可能な状況は発生しない為、ＥＣＣ等でエラー訂正されたデータを当該データブロックに書き戻してもデータ信頼度の点では問題ないと考えられるからである。一方、前記データエラーがある時に書き換え回数が規定の閾値を超えていれば、ＥＣＣのエラー訂正能力を超えたビット数のエラーを生ずる虞がそれ以降顕在化すると考えられるので、データブロックを代替し、代替先の新たなデータブロックに訂正データを保持させて利用する。
【００５５】
したがって、上記代替手法によれば、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、結果として、単に規定の書き換え回数だけを指標として代替を行う場合に比べて、１データブロックアドレス当たりの平均書換え回数を増やすことができる。このことにより、過剰に代替エリアを持たなくてもよい。
【００５６】
更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。
【００５７】
《書換え動作時における代替制御》次に前記データブロックに対する書換え動作時における代替制御について説明する。
【００５８】
図７にはコントローラによる書換え動作の制御フローが例示される。論理アドレスｍのデータ書換え処理が指示されると、それに応答してコントローラ５は外部情報処理装置４に論理アドレスｍに対する書き換えデータ（ユーザデータｍの書き換えデータ）の転送許可を通知する（Ｓ１１）。コントローラ５はこの許可を受けて外部情報処理装置４が出力する前記書き換えデータを受取ってバッファ１３に格納する（Ｓ１２）。コントローラ５は物理アドレスｍのデータブロックをバッファ１３に読み出す（Ｓ１３）。読み出されたデータブロック２（ｍ）の論理アドレス領域３０が保持する論理アドレス情報とデータブロック２（ｍ）の物理アドレスが一致するか否かが判定される（Ｓ１４）。一致であればデータブロックの代替は行なわれていないと判断され、論理アドレスｍに応ずる物理アドレスｍのデータブロック２（ｍ）におけるデータ領域をバッファ１３内のデータで書換える（Ｓ１５）。不一致であればデータブロックの代替が行なわれていると判断され、代替先テーブルＳＴＬＢを参照して論理アドレスｍが代替されているデータブロックを検索し（Ｓ１６）、その代替されているデータブロックにおけるデータ領域をバッファ１３内のデータで書換える（Ｓ１５）。ステップＳ１５の書き換えにおいて、コントローラ５はフラッシュメモリ３より書換え失敗の通知の有無を判定する（Ｓ１７）。失敗がなければその書き換え処理は終了される。失敗が有るときは、コントローラ５は、そのときの書き換え回数が書き換え閾値回数データＴＤＡＴの示す回数（例えばＫ回）以上であるかの判定が行なわれる（Ｓ１８）。
【００５９】
前記ステップＳ１８の判定により書き換え回数がＫ回以上の場合、代替先テーブルＳＴＬＢを参照して代替領域２１より未使用のデータブロックを検索する（Ｓ１９）。検索された未使用データブロックを論理アドレスｍの新たなデータブロックとする代替処理を行なう（Ｓ２０）。この代替処理では、第１に、前記検索された前記未使用データブロックの論理アドレス領域に論理アドレスｍの情報を格納し、前記未使用データブロックのデータ領域にバッファ１３上の書換え用ユーザデータｍを格納し、また、代替前の論理アドレスｍのデータブロックの論理アドレス領域に前記未使用データブロックの物理アドレス情報を格納する。第２に、前記代替先テーブルＳＴＬＢ上のテーブル情報保持領域４０に対し、未使用データブロックの物理アドレスに応ずるオフセット位置に論理アドレスｍの情報を格納する。コントローラ５は当該代替処理に対してフラッシュメモリ３より書き換え失敗通知が有るか否かを判定し（Ｓ２１）、なければその書き換え処理を終了する。書き換え失敗であれば再度ステップＳ１９，Ｓ２０の処理を繰返す。ステップＳ２０の代替処理に対してはリトライ回数の制限、又は書き換え回数によって制限を付しても良く、制限回数に足したときはエラー終了とされる。
【００６０】
前記ステップＳ１８の判定により書き換え回数がＫ回以上でなければコントローラ５はバッファ１３内の書換え用ユーザデータｍで論理アドレスｍのデータ領域に対して再度書き込み処理を行なう（Ｓ２２）。この書き込みに対してもステップＳ２１で書き込み失敗通知の有無を判定し、失敗であればステップＳ１９，Ｓ２０の処理が行なわれる。
【００６１】
図８には書き換え処理要求に応答するフラッシュメモリの書換えが失敗したときの動作フローチャートが示される。同図の書き換えでは、書き換え前のフラッシュメモリ３の状態は図２の状態とされ、書き換え後のフラッシュメモリ３の状態は図９の状態とされる。書き換え閾値回数はＫ回とする。
【００６２】
外部情報処理装置４から論理アドレスｍのデータ書換え処理（Ｔ１１）、それに応答するコントローラ５から外部情報処理装置４への書き換えデータ（ユーザデータｍ書き換えデータ）の転送許可通知（Ｔ１２）、外部情報処理装置４からコントローラ５への前記ユーザデータｍ書き換えデータの転送処理（Ｔ１３）が行なわれる。コントローラ５は物理アドレスｍのデータブロックをフラッシュッメモリ３から読み出し（Ｔ１４）、論理アドレスｍのデータブロックが代替されていないことを確認して当該物理アドレスｍのデータブロックをユーザデータｍ書き換えデータにより書き換える（Ｔ１５）。このとき、例えばフラッシュメモリ３は書き換え失敗通知をコントローラ５に発行する（Ｔ１６）。書き換え回数は上限回数Ｋを超えているから、データブロックを代替するためにデータブロック２（ｚ）の代替先テーブルＳＴＬＢをフラッシュメモリ３から読み出す（Ｔ１７）。コントローラ５は代替先テーブルＳＴＬＢを検索して代替先としてアドレスｎのデータブロックを認識し、今度は当該物理アドレスｎのデータブロックをフラッシュメモリ３から読み出す（Ｔ１８）。読み出した物理アドレスｎのデータブロックに対してエラー検出などを行ない、正常であればこの物理アドレスｎのデータブロックを代替に用いるため、コントローラ５は前述の通り其の代替を反映するために代替先テーブルＳＴＬＢを書き換え（Ｔ１９）、物理アドレスｎのデータブロックをユーザデータｍ書き換えデータで書き換える（Ｔ２０）。最後にコントローラ５は外部情報処理装置４に処理の終了を通知する（Ｔ２１）。
【００６３】
図８の動作による書き換え処理結果を示す図９において、図２の初期状態のフラッシュメモリの物理アドレスｍに対し、図６と比べると、物理アドレスｍの書換えが失敗している為、全てのデータが無効になっている。ここでいう無効とは例えば全データが消去状態又はＥＣＣ訂正不可状態等になっていることを意味する。
【００６４】
読み出し動作ではＥＣＣエラーが有ったときに書き換え回数を参照してそれが上限を超えている場合にデータブロックの代替を行なった。書き換えの場合は、書き換えに失敗したときに書き換え回数を参照してそれが上限を超えている場合にデータブロックの代替を行なう。これはメモリセルの特性が劣化するに従って書き換え失敗の確率も高くなると考えられるからであり、書き換え失敗のときに書き換え回数が上限を超えていればメモリセルの書き換え回数寿命が尽きるのも真近であると考える。これは、読み出し動作時にＥＣＣエラーが有ったとき書き換え回数が上限を超えている場合にはメモリセルの書き換え回数寿命が尽きるのも真近であると考えるのと同様である。したがって、書き換えの場合にも読み出しの場合と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００６５】
《書換え動作時における別の代替制御》次に前記データブロックに対する書換え動作時における代替制御の別の例について説明する。
【００６６】
図１０にはフラッシュメモリ３のデータ構造の別の例が示される。図２のデータ構造との相違点は各データブロック２にＥＣＣ訂正フラグ領域３３を追加したことである。ＥＣＣ訂正フラグ領域３３は対応するデータブロックをリードした時、１回でもＥＣＣ訂正を行ったことがある場合に訂正有りフラグが立てられる。訂正がなければ訂正無しフラグが立てられている。代替領域２１において代替される前のＥＣＣ訂正フラグ領域３３は無効データ、即ち、消去状態にされている。図１０の例では、物理アドレスｍに以前ＥＣＣによる訂正が発生していたことを表している。
【００６７】
図１１には図１０のデータ構造に対するコントローラによる書換え動作の制御フローが例示される。論理アドレスｍのデータ書換え処理が指示されると、それに応答してコントローラ５は外部情報処理装置４に論理アドレスｍに対する書き換えデータ（ユーザデータｍの書き換えデータ）の転送許可を通知する（Ｓ３０）。コントローラ５はこの許可を受けて外部情報処理装置４が出力する前記書き換えデータを受取ってバッファ１３に格納する（Ｓ３１）。コントローラ５は論理アドレスｍのデータブロックを読み出し（Ｓ３２）、当該データブロックの書き換え回数が上限のＫ回以上であるか否かを判定する（Ｓ３３）。Ｋ回に達していなければバッファ１３が保有するユーザデータｍ書き換えデータによって論理アドレスｍのデータブロックのデータ領域を書き換える（Ｓ３４）。書き換え回数がＫ回以上であるときは、その論理アドレスｍのデータブロックにＥＣＣ訂正フラグが立っているか否かを判定する（Ｓ３５）。ＥＣＣ訂正フラグが立っていなければステップＳ３４の書き換え処理を行なう。ＥＣＣ訂正フラグが立っているときはその論理アドレスｍのデータブロックを未使用データブロックに代替し、代替先にユーザデータｍ書き換えデータを書き込む（Ｓ３６）。
【００６８】
特に図示はしないがステップＳ３４にて書き込み失敗のときはステップＳ３６の処理に進めばよい。また、特に図示はしないが、図７における書き換えを失敗したときの処理と、図１１におけるＥＣＣエラー訂正フラグの有無に応じた処理の双方を行なうことも可能である。
【００６９】
図１２には図１０のデータ構造のフラッシュメモリ３に対して図１１の処理にしたがって代替が行なわれた後におけるフラッシュメモリのデータ構造が例示される。物理アドレスｍのデータ領域２Ｄに記憶されていたユーザデータｍは物理アドレスｎに代替されている。
【００７０】
図１１の書き換えの場合は、書き換え回数が上限を超えている場合に一度でもＥＣＣ訂正が行なわれている場合にはデータブロックの代替を行なって書き換えを行なう。これは、読み出し動作時にＥＣＣエラーが有ったとき書き換え回数が上限を超えている場合にはメモリセルの書き換え回数寿命が尽きるのも真近であると考えるのと同様である。したがって、図１１の書き換えの場合にも読み出しの場合と同様に、ＥＣＣとの組み合わせにより書き換え回数が保証限度を超えても代替でき、過剰に代替エリアを持たなくても済み、更に、専らＥＣＣによるエラー発生回数をデータブロック代替の指標とする場合のように特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、情報記憶に対する信頼性を向上させることができる。そして、コントローラは論理アドレスを物理アドレスとしてデータブロックを選択するから、アクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【００７１】
最後に高速アクセスの保証という点について説明を加える。図１３には以上説明した本発明による読み出し処理と書き込み処理の動作フローの概略が示される。図１４にはある一定の書き換え回数に至ると、自動的に書き換え回数の少ない領域との間でデータとアドレスの入れ替えを行って、不揮発性メモリの書き換え回数寿命を延ばすようにした比較例に係る技術による読み出し処理と書き込み処理の動作フローの概略が示される。図１４の場合には、読み出しと書き換えの何れにおいても、論理アドレスと物理アドレスの対応を定義した入れ替えテーブルの参照が必須となる。その意味で図１４の動作は常時入れ替え先参照方式とされる。これに対し本発明に係る図１３の場合には前述の通り論理アドレスを物理アドレスとしてフラッシュメモリのアクセスを行なうから、代替されているときだけ代替先テーブルを参照すれば足りる。本発明の場合にはテーブル参照という点において高速アクセスも保証されている。
【００７２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７３】
例えば、不揮発性メモリはフラッシュメモリに限定されない。ＥＥＰＲＯＭ、高誘電体メモリ等であってもよい。代替領域の検索方式として代替先テーブルＳＴＬＢのようなテーブルを参照する方式に限定されない。そのようなテーブルを用いる代わりに、直接代替領域の論理アドレス領域３０を読み出して検索するようにしてもよい。但し検索時間は増える傾向に有ると考えられる。代替領域の未使用データブロックに対しその論理アドレス領域には無効コードＩＶＣＯＤを保持させることに限定されない。単に無効データ等にしておいてもよい。また、図１０のデータ構造においてＥＣＣ訂正フラグ領域３３に訂正有りフラグを立てる条件は上記説明に限定されない。所定の複数回ＥＣＣによるエラー訂正を行なったことを条件にしてもよい。
【００７４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるハードディスク互換のフラッシュディスク若しくはフラッシュメモリカードに適用した場合について説明したが、本発明はその他種々のメモリシステムに適用することができる。
【００７５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００７６】
すなわち、メモリシステムにおいて書換え回数寿命を伸ばすのに使用可能なデータブロックを無駄に代替することを抑制することができる。換言すれば、書換え回数寿命を伸ばすのに用意すべき代替用のメモリブロックを少なくすることができる。
【００７７】
特性劣化が進んだデータブロックが依然として書き換え可能な状態に放置されるのを抑制することができ、メモリシステムの情報記憶に対する信頼性を向上させることができる。
【００７８】
メモリシステムの書き換え回数寿命を延ばすのにアクセス処理に付随して毎回テーブル参照などを行わずに済み、高速アクセスを保証して書き換え回数寿命を延ばすことができる。
【図面の簡単な説明】
【図１】本発明のメモリシステムの一例であるフラッシュメモリカードを示すブロック図である。
【図２】フラッシュメモリのデータブロックによるデータ構造を例示する説明図である。
【図３】代替先テーブルの一例を示す説明図である。
【図４】コントローラによる読出し動作の制御フローを例示するフローチャートである。
【図５】図４の読み出し制御を用いてフラッシュメモリカードからデータを読み出す動作を全体的に示すフローチャートである。
【図６】フラッシュメモリカードからデータを読み出したとき図２のフラッシュメモリのデータ構造の変化の一例を示す説明図である。
【図７】コントローラによる書換え動作の制御フローを例示するフローチャートである。
【図８】外部情報処理装置からの書き換え処理要求に応答するフラッシュメモリの書換えが失敗たときの動作を例示するフローチャートである。
【図９】図８の動作による書き換え処理結果を示す説明図である。
【図１０】フラッシュメモリ３のデータ構造としてＥＣＣ訂正フラグ領域を有する例を示す説明図である。
【図１１】コントローラによるＥＣＣ訂正フラグ領域を参照した書換え動作の制御フローを例示するフローチャートである。
【図１２】図１０のデータ構造のフラッシュメモリに対して図１１の処理にしたがって代替が行なわれた後におけるフラッシュメモリのデータ構造を例示する説明図である。
【図１３】本発明による読み出し処理と書き込み処理を概略的に示すフローチャートである。
【図１４】常時入れ替え先参照方式による比較例に係る読み出し処理と書き込み処理を概略的に示すフローチャートである。
【符号の説明】
１ フラッシュメモリカード
２ データブロック
２Ｃ 管理領域
２Ｄ データ領域
３ フラッシュメモリ
４ 外部情報処理装置
５ コントローラ
１０ 外部装置インタフェース回路
１１フラッシュメモリインタフェース回路
１２ マイクロコンピュータ
１３ バッファ
２０ ユーザデータ領域
２１ 代替領域
２２ 代替先テーブルの形成領域
３０ 論理アドレス領域
３１ 書き換え回数領域
３２ ＥＣＣコード領域
ＩＶＣＯＤ 無効コード
ＳＴＬＢ 代替先テーブル
４０ テーブル情報保持領域
ＵＳＦＬＧ 未使用フラグ
ＴＤＡＴ 書き換え閾値回数データ
３３ ＥＣＣ訂正フラグ領域
Claims (16)
- 所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有し、
前記データブロックは夫々のデータ領域に対する書き換え回数とエラー検査情報を保持する領域を有し、
前記コントローラは前記不揮発性メモリに対する読み出し動作において、読み出し対象領域のデータに対しエラー検査情報によるエラー検査を行い、エラーがあるとき、書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければエラーに係るデータブロック上のデータを訂正することを特徴とするメモリシステム。 - 前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行うことを特徴とする請求項１記載のメモリシステム。
- 前記再書き換えに失敗したときは別のデータブロックへの代替を行うことを特徴とする請求項２記載のメモリシステム。
- 所定の物理アドレス単位に複数のデータブロックを有する不揮発性メモリと、外部からのアクセス要求に応答して前記不揮発性メモリを制御するコントローラとを有し、
前記データブロックはデータ領域に対する書き換え回数とエラー訂正フラグを保持する領域を有し、
前記コントローラは前記不揮発性メモリに対する書き換え動作において、書き換え対象のデータブロックに対する書き換え回数が所定値を超えていないとき当該データブロックに対する書き換え処理を行い、書き換え回数が所定値を超えているときは当該データブロックのエラー訂正フラグがエラー訂正済みを示していれば別のデータブロックへの代替、エラー訂正済みを示していなければ当該データブロックに対する書き換え処理を行うことを特徴とするメモリシステム。 - 前記コントローラは前記不揮発性メモリに対する書き換え処理において、書き換え対象のデータブロックに対する書き換えに失敗したときは書き換え回数が所定値を超えていれば別のデータブロックへの代替、超えていなければ失敗に係るデータブロックに対する再書き換えを行うことを特徴とする請求項４記載のメモリシステム。
- 前記エラー訂正フラグはエラー訂正が行なわれたか否かを示す１ビット以上のフラグ情報であることを特徴とする請求項４又は５記載のメモリシステム。
- 前記データブロックはその物理アドレスに対応させる論理アドレスの情報保持に利用することが可能なアドレス情報保持領域を有し、
前記コントローラは論理アドレスを物理アドレスとしてデータブロックを選択し、選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との一致状態により当該データブロックが代替されていないと判定することを特徴とする請求項１乃至６の何れか１項記載のメモリシステム。 - 前記不揮発性メモリは代替先テーブルを有し、
前記代替先テーブルは、物理アドレスの配列順に則して対応する論理アドレス情報の保持に利用されるテーブル情報保持領域を有し、
前記コントローラは論理アドレスを物理アドレスとして選択したデータブロックの物理アドレスと当該データブロックの前記アドレス情報保持領域が保有する情報との不一致状態を判別したとき、当該物理アドレスに対応するテーブル情報保持領域を参照して、論理アドレスがどのデータブロックで代替されているかを判定することを特徴とする請求項７記載のメモリシステム。 - 前記テーブル情報保持領域は論理アドレスの割り当てが行なわれていないデータブロックに対応して未使用コードが格納され、
前記コントローラはデータブロックの代替を行うとき前記代替先テーブルを参照し、前記未使用コードに応ずるデータブロックを新たな代替先として判別することを特徴とする請求項８記載のメモリシステム。 - 前記コントローラは論理アドレスの割り当てが行なわれていないデータブロックのアドレス情報保持領域を論理アドレス以外の無効コードにより初期化することを特徴とする請求項７記載のメモリシステム。
- 前記コントローラはデータブロックの代替を行なうとき、代替元データブロックのアドレス情報保持領域に代替先データブロックの物理アドレスを保持させることを特徴とする請求項１０記載のメモリシステム。
- 前記コントローラは書き換え失敗のデータブロックを消去状態にすることを特徴とする請求項１１記載のメモリシステム。
- 前記複数のデータブロックのうち特定のデータブロックは書き換え閾値回数データの記憶領域を有し、
前記コントローラは、前記書き換え閾値回数データに一致する書き換え回数を前記書き換え回数の所定値と判定することを特徴とする請求項１乃至５の何れか1項記載のメモリシステム。 - 不揮発性メモリはフラッシュメモリであり、前記論理アドレス情報は８ビット以上であることを特徴とする請求項１乃至１３の何れか１項記載のメモリシステム。
- 前記エラー検査情報はＥＣＣコードであることを特徴とする請求項１乃至１４の何れか１項記載のメモリシステム。
- 前記コントローラは外部インタフェース回路、バッファ、ＣＰＵ、ＥＣＣ回路、及びメモリインタフェース回路を有することを特徴とする請求項１乃至１５の何れか１項記載のメモリシステム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030292A JP4073799B2 (ja) | 2003-02-07 | 2003-02-07 | メモリシステム |
| TW092133429A TW200417860A (en) | 2003-02-07 | 2003-11-27 | Memory system |
| US10/756,292 US7137027B2 (en) | 2003-02-07 | 2004-01-14 | Nonvolatile memory system |
| KR1020040006998A KR101056800B1 (ko) | 2003-02-07 | 2004-02-03 | 메모리시스템 |
| CNA2004100038344A CN1571069A (zh) | 2003-02-07 | 2004-02-06 | 非易失性存储系统 |
| US11/583,156 US7447936B2 (en) | 2003-02-07 | 2006-10-19 | Nonvolatile memory system |
| US12/245,203 US8103899B2 (en) | 2003-02-07 | 2008-10-03 | Nonvolatile memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030292A JP4073799B2 (ja) | 2003-02-07 | 2003-02-07 | メモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004240793A JP2004240793A (ja) | 2004-08-26 |
| JP4073799B2 true JP4073799B2 (ja) | 2008-04-09 |
Family
ID=32820854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003030292A Expired - Fee Related JP4073799B2 (ja) | 2003-02-07 | 2003-02-07 | メモリシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7137027B2 (ja) |
| JP (1) | JP4073799B2 (ja) |
| KR (1) | KR101056800B1 (ja) |
| CN (1) | CN1571069A (ja) |
| TW (1) | TW200417860A (ja) |
Families Citing this family (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8027194B2 (en) * | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
| US7664987B2 (en) * | 2003-05-25 | 2010-02-16 | Sandisk Il Ltd. | Flash memory device with fast reading rate |
| US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
| KR100541642B1 (ko) * | 2004-03-11 | 2006-01-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 관리 장치 및 방법 |
| JP2006048783A (ja) | 2004-08-02 | 2006-02-16 | Renesas Technology Corp | 不揮発性メモリおよびメモリカード |
| JP2006107363A (ja) * | 2004-10-08 | 2006-04-20 | Toshiba Corp | 携帯可能電子装置と携帯可能電子装置に用いられるメモリアクセス方法 |
| JP4261462B2 (ja) * | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 不揮発性メモリシステム |
| US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
| JP2006179101A (ja) * | 2004-12-22 | 2006-07-06 | Fujitsu Ltd | 半導体記憶装置 |
| US7424648B2 (en) * | 2005-03-10 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile memory system, nonvolatile memory device, data read method, and data read program |
| TWI308741B (en) * | 2005-06-03 | 2009-04-11 | Quanta Storage Inc | A method of defect areas management |
| US20070011513A1 (en) * | 2005-06-13 | 2007-01-11 | Intel Corporation | Selective activation of error mitigation based on bit level error count |
| US7590913B2 (en) * | 2005-12-29 | 2009-09-15 | Intel Corporation | Method and apparatus of reporting memory bit correction |
| KR100744122B1 (ko) * | 2006-01-12 | 2007-08-01 | 삼성전자주식회사 | 하이브리드 하드디스크 드라이브의 제어 방법, 이에 적합한기록 매체 그리고 이에 적합한 장치 |
| JP2007214786A (ja) * | 2006-02-08 | 2007-08-23 | Toshiba Corp | 携帯型撮像装置 |
| US20070226401A1 (en) * | 2006-03-21 | 2007-09-27 | Pa-Chung Huang | Data accessing structure and method for flash memory |
| KR100854970B1 (ko) | 2007-01-08 | 2008-08-28 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리 장치 및 그것의 프로그램 방법 |
| US20080072119A1 (en) * | 2006-08-31 | 2008-03-20 | Rodney Rozman | Allowable bit errors per sector in memory devices |
| KR100802059B1 (ko) * | 2006-09-06 | 2008-02-12 | 삼성전자주식회사 | 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법 |
| DE102007033746A1 (de) | 2006-10-12 | 2008-04-17 | Giesecke & Devrient Gmbh | Verwaltung von Datenobjekten in einem Haldenspeicher |
| US8145983B1 (en) | 2006-11-08 | 2012-03-27 | Marvell International Ltd. | Methods and apparatus for identification of likely errors in data blocks |
| JP4575346B2 (ja) | 2006-11-30 | 2010-11-04 | 株式会社東芝 | メモリシステム |
| US7929372B2 (en) * | 2007-01-25 | 2011-04-19 | Samsung Electronics Co., Ltd. | Decoder, memory system, and physical position converting method thereof |
| KR100929155B1 (ko) * | 2007-01-25 | 2009-12-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법 |
| KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
| JP5283845B2 (ja) | 2007-02-07 | 2013-09-04 | 株式会社メガチップス | ビットエラーの予防方法、情報処理装置 |
| JP2008198310A (ja) * | 2007-02-15 | 2008-08-28 | Megachips Lsi Solutions Inc | ビットエラーの修復方法および情報処理装置 |
| JP5051514B2 (ja) * | 2007-02-23 | 2012-10-17 | 日本電気株式会社 | メモリエラーパターン記録システム、メモリエラーパターン記録方法 |
| US7856576B2 (en) * | 2007-04-25 | 2010-12-21 | Hewlett-Packard Development Company, L.P. | Method and system for managing memory transactions for memory repair |
| US7765426B2 (en) * | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
| JP4444314B2 (ja) | 2007-07-13 | 2010-03-31 | 株式会社東芝 | 半導体メモリ情報蓄積装置とその書き込み制御方法 |
| JP2008310896A (ja) * | 2007-06-15 | 2008-12-25 | Spansion Llc | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 |
| TWI372397B (en) * | 2007-08-06 | 2012-09-11 | Ind Tech Res Inst | Method and system of defect management for storage medium |
| US8001444B2 (en) * | 2007-08-08 | 2011-08-16 | Intel Corporation | ECC functional block placement in a multi-channel mass storage device |
| US7770079B2 (en) | 2007-08-22 | 2010-08-03 | Micron Technology Inc. | Error scanning in flash memory |
| JP5059524B2 (ja) * | 2007-09-05 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路、半導体集積回路、不揮発性メモリのベリファイ方法 |
| JP2009080884A (ja) * | 2007-09-26 | 2009-04-16 | Panasonic Corp | 不揮発性半導体記憶装置 |
| JP2009087509A (ja) | 2007-10-03 | 2009-04-23 | Toshiba Corp | 半導体記憶装置 |
| TWI343001B (en) * | 2007-11-13 | 2011-06-01 | Ite Tech Inc | Data preserving method and data accessing method for non-volatile memory |
| WO2009068074A1 (de) | 2007-11-26 | 2009-06-04 | Hyperstone Gmbh | VERFAHREN ZUR GLEICHMÄßIGEN NUTZUNG MEHRERER FLASHSPEICHERCHIPS |
| TWI368225B (en) * | 2007-11-29 | 2012-07-11 | Ind Tech Res Inst | Recoding medium structure capable of displaying defect rate |
| JP4617405B2 (ja) * | 2008-02-05 | 2011-01-26 | 富士通株式会社 | 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム |
| JP2009244962A (ja) * | 2008-03-28 | 2009-10-22 | Toshiba Corp | メモリシステム |
| TWI381390B (zh) * | 2008-04-10 | 2013-01-01 | Phison Electronics Corp | 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器 |
| TWI415134B (zh) * | 2008-04-10 | 2013-11-11 | Phison Electronics Corp | 資料存取方法、使用此方法的控制器與儲存系統 |
| US8031521B1 (en) | 2008-05-20 | 2011-10-04 | Marvell International Ltd. | Reprogramming non-volatile memory devices for read disturbance mitigation |
| US20090327581A1 (en) * | 2008-06-30 | 2009-12-31 | Coulson Richard L | Nand memory |
| KR100977709B1 (ko) * | 2008-08-20 | 2010-08-24 | 주식회사 셀픽 | 플래시메모리 저장장치 및 그에 따른 관리 방법 |
| WO2010043245A1 (de) * | 2008-10-13 | 2010-04-22 | Hyperstone Gmbh | Verfahren zur sicherung eines ankerblocks in flashspeichern |
| KR20100041313A (ko) * | 2008-10-14 | 2010-04-22 | 삼성전자주식회사 | 데이터 저장 방법, 데이터 저장 장치 및 그 시스템 |
| CN101510168B (zh) * | 2008-11-07 | 2012-06-27 | 慧帝科技(深圳)有限公司 | 一种快闪记忆体的存取方法和记忆体装置 |
| JP2010123009A (ja) * | 2008-11-21 | 2010-06-03 | Kyocera Mita Corp | 情報管理装置および情報管理方法 |
| US8595593B2 (en) * | 2008-12-24 | 2013-11-26 | Hynix Semiconductor Inc. | Nonvolatile memory device having a copy back operation and method of operating the same |
| KR101042197B1 (ko) * | 2008-12-30 | 2011-06-20 | (주)인디링스 | 메모리 컨트롤러 및 메모리 관리 방법 |
| TWI401691B (zh) * | 2009-03-20 | 2013-07-11 | Phison Electronics Corp | 具快閃記憶體測試功能的控制器及其儲存系統與測試方法 |
| JP2010237822A (ja) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | メモリコントローラおよび半導体記憶装置 |
| CN101853693A (zh) * | 2009-04-02 | 2010-10-06 | 智微科技股份有限公司 | 储存装置以及延长储存装置的使用寿命的方法 |
| CN101930406B (zh) * | 2009-06-18 | 2013-06-12 | 慧国(上海)软件科技有限公司 | 非易失性存储器的写入错误管理方法、存储卡、及控制器 |
| US20100332922A1 (en) * | 2009-06-30 | 2010-12-30 | Mediatek Inc. | Method for managing device and solid state disk drive utilizing the same |
| US8453021B2 (en) | 2009-07-29 | 2013-05-28 | Stec, Inc. | Wear leveling in solid-state device |
| US8266481B2 (en) * | 2009-07-29 | 2012-09-11 | Stec, Inc. | System and method of wear-leveling in flash storage |
| US8479061B2 (en) * | 2009-09-24 | 2013-07-02 | AGIGA Tech | Solid state memory cartridge with wear indication |
| US8312349B2 (en) * | 2009-10-27 | 2012-11-13 | Micron Technology, Inc. | Error detection/correction based memory management |
| US8634240B2 (en) * | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
| US8230255B2 (en) | 2009-12-15 | 2012-07-24 | International Business Machines Corporation | Blocking write acces to memory modules of a solid state drive |
| JP5508089B2 (ja) * | 2010-03-30 | 2014-05-28 | キヤノン株式会社 | 記録装置 |
| JP5661313B2 (ja) * | 2010-03-30 | 2015-01-28 | キヤノン株式会社 | 記憶装置 |
| US9268632B2 (en) | 2010-09-24 | 2016-02-23 | Rambus Inc. | Memory device with ECC history table |
| JP5263251B2 (ja) * | 2010-09-27 | 2013-08-14 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| TWI420308B (zh) * | 2010-10-13 | 2013-12-21 | Phison Electronics Corp | 區塊管理方法、記憶體控制器與記憶體儲存裝置 |
| JP4865085B1 (ja) * | 2010-12-10 | 2012-02-01 | 株式会社エクスプロア | 発光表示スティック |
| US8700834B2 (en) * | 2011-09-06 | 2014-04-15 | Western Digital Technologies, Inc. | Systems and methods for an enhanced controller architecture in data storage systems |
| US8713357B1 (en) * | 2011-09-06 | 2014-04-29 | Western Digital Technologies, Inc. | Systems and methods for detailed error reporting in data storage systems |
| US8707104B1 (en) | 2011-09-06 | 2014-04-22 | Western Digital Technologies, Inc. | Systems and methods for error injection in data storage systems |
| US9195530B1 (en) | 2011-09-06 | 2015-11-24 | Western Digital Technologies, Inc. | Systems and methods for improved data management in data storage systems |
| JP2013068993A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | メモリコントローラ |
| JP2013069183A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | コントローラおよびメモリシステム |
| US8627158B2 (en) * | 2011-12-08 | 2014-01-07 | International Business Machines Corporation | Flash array built in self test engine with trace array and flash metric reporting |
| US9053008B1 (en) | 2012-03-26 | 2015-06-09 | Western Digital Technologies, Inc. | Systems and methods for providing inline parameter service in data storage devices |
| JP5929456B2 (ja) * | 2012-04-17 | 2016-06-08 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
| JP5867264B2 (ja) * | 2012-04-24 | 2016-02-24 | ソニー株式会社 | 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法 |
| JP5892000B2 (ja) * | 2012-08-24 | 2016-03-23 | ソニー株式会社 | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 |
| US9519531B2 (en) * | 2012-11-27 | 2016-12-13 | Samsung Electronics Co., Ltd. | Memory devices and memory systems having the same |
| JP2013137792A (ja) * | 2013-02-28 | 2013-07-11 | Toshiba Corp | 電子機器及びその制御方法 |
| JP6102515B2 (ja) * | 2013-05-24 | 2017-03-29 | 富士通株式会社 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
| CN105489246B (zh) * | 2014-09-16 | 2018-10-19 | 华邦电子股份有限公司 | Nor闪存及其修补方法 |
| WO2016135591A1 (en) * | 2015-02-26 | 2016-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory system and information processing system |
| JP6901831B2 (ja) | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
| KR102565918B1 (ko) * | 2016-02-24 | 2023-08-11 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작방법 |
| CN111951855B (zh) * | 2016-04-27 | 2022-05-10 | 慧荣科技股份有限公司 | 存取闪存模块的方法及相关的闪存控制器与记忆装置 |
| US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
| CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
| US10191854B1 (en) | 2016-12-06 | 2019-01-29 | Levyx, Inc. | Embedded resilient distributed dataset systems and methods |
| KR20180091989A (ko) * | 2017-02-06 | 2018-08-17 | 에스케이하이닉스 주식회사 | 연장된 제품 수명을 갖는 메모리장치 및 그 동작방법 |
| EP3454216B1 (en) * | 2017-09-08 | 2020-11-18 | Nxp B.V. | Method for protecting unauthorized data access from a memory |
| KR20190052315A (ko) * | 2017-11-08 | 2019-05-16 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것을 포함하는 메모리 시스템 |
| FR3077655A1 (fr) * | 2018-02-05 | 2019-08-09 | Proton World International N.V. | Gestion d'une memoire non volatile |
| US10846165B2 (en) * | 2018-05-17 | 2020-11-24 | Micron Technology, Inc. | Adaptive scan frequency for detecting errors in a memory system |
| CN110610737B (zh) * | 2018-06-14 | 2021-10-29 | 珠海兴芯存储科技有限公司 | 存储器的修复方法 |
| KR102634338B1 (ko) * | 2018-10-08 | 2024-02-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| TWI697006B (zh) * | 2019-05-09 | 2020-06-21 | 點序科技股份有限公司 | 快閃記憶體管理方法及快閃記憶體 |
| CN110473586B (zh) * | 2019-07-31 | 2021-05-14 | 珠海博雅科技有限公司 | 一种写失效存储单元的替换方法、装置、设备及存储介质 |
| KR20220167077A (ko) * | 2021-06-11 | 2022-12-20 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| US11929127B2 (en) * | 2021-08-31 | 2024-03-12 | Micron Technology, Inc. | Selective data pattern write scrub for a memory system |
| CN117008833A (zh) * | 2023-07-21 | 2023-11-07 | 汇钜电科(东莞)实业有限公司 | Nand闪存中数据可靠存储的方法、装置及存储介质 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| EP1031992B1 (en) * | 1989-04-13 | 2006-06-21 | SanDisk Corporation | Flash EEPROM system |
| US6347051B2 (en) * | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
| JP3178909B2 (ja) * | 1992-01-10 | 2001-06-25 | 株式会社東芝 | 半導体メモリ装置 |
| JPH0896589A (ja) | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体記憶装置 |
| JP2671860B2 (ja) | 1995-03-30 | 1997-11-05 | 日本電気株式会社 | フラッシュメモリ用ファイルシステム |
| US5884323A (en) * | 1995-10-13 | 1999-03-16 | 3Com Corporation | Extendible method and apparatus for synchronizing files on two different computer systems |
| JP3145925B2 (ja) * | 1996-07-18 | 2001-03-12 | 株式会社小糸製作所 | 車輌用前照灯 |
| JPH1049360A (ja) * | 1996-08-06 | 1998-02-20 | Nec Eng Ltd | フラッシュメモリへの書き込み方式 |
| US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
| KR200221001Y1 (ko) | 1997-10-13 | 2001-06-01 | 에릭 발리베 | 시동전동기용 스톱퍼 |
| JP3729638B2 (ja) * | 1998-04-22 | 2005-12-21 | 富士通株式会社 | メモリデバイス |
| US6108236A (en) * | 1998-07-17 | 2000-08-22 | Advanced Technology Materials, Inc. | Smart card comprising integrated circuitry including EPROM and error check and correction system |
| JP3870563B2 (ja) * | 1998-07-22 | 2007-01-17 | 株式会社デンソー | 電子制御装置及び不揮発性メモリの書き換え回数計数方法 |
| AU7313600A (en) | 1999-09-17 | 2001-04-24 | Hitachi Limited | Storage where the number of error corrections is recorded |
| JP2001229069A (ja) | 2000-02-17 | 2001-08-24 | Dainippon Printing Co Ltd | Ｉｃモジュール |
| JP2002008381A (ja) | 2000-06-21 | 2002-01-11 | Seiko Epson Corp | 半導体装置 |
| US6941505B2 (en) | 2000-09-12 | 2005-09-06 | Hitachi, Ltd. | Data processing system and data processing method |
| JP4278879B2 (ja) * | 2001-02-27 | 2009-06-17 | 株式会社オートネットワーク技術研究所 | 車両周辺視認装置 |
| US7467274B2 (en) * | 2001-12-31 | 2008-12-16 | Hewlett-Packard Development Company, L.P. | Method to increase the life span of limited cycle read/write media |
| JP2004133969A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置 |
-
2003
- 2003-02-07 JP JP2003030292A patent/JP4073799B2/ja not_active Expired - Fee Related
- 2003-11-27 TW TW092133429A patent/TW200417860A/zh not_active IP Right Cessation
-
2004
- 2004-01-14 US US10/756,292 patent/US7137027B2/en active Active
- 2004-02-03 KR KR1020040006998A patent/KR101056800B1/ko active IP Right Grant
- 2004-02-06 CN CNA2004100038344A patent/CN1571069A/zh active Pending
-
2006
- 2006-10-19 US US11/583,156 patent/US7447936B2/en not_active Expired - Fee Related
-
2008
- 2008-10-03 US US12/245,203 patent/US8103899B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070038901A1 (en) | 2007-02-15 |
| US8103899B2 (en) | 2012-01-24 |
| US20040156251A1 (en) | 2004-08-12 |
| CN1571069A (zh) | 2005-01-26 |
| KR20040072036A (ko) | 2004-08-16 |
| US7137027B2 (en) | 2006-11-14 |
| US20090037767A1 (en) | 2009-02-05 |
| KR101056800B1 (ko) | 2011-08-16 |
| JP2004240793A (ja) | 2004-08-26 |
| US7447936B2 (en) | 2008-11-04 |
| TW200417860A (en) | 2004-09-16 |
| TWI324303B (ja) | 2010-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4073799B2 (ja) | メモリシステム | |
| US8125825B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
| US8713381B2 (en) | Systems and methods of using dynamic data for wear leveling in solid-state devices | |
| US7757153B2 (en) | Multi-bit memory device and memory system | |
| US8412879B2 (en) | Hybrid implementation for error correction codes within a non-volatile memory system | |
| KR101522744B1 (ko) | 새로운 불량 블록 검출 | |
| EP0862762B1 (en) | Semiconductor memory device having error detection and correction | |
| US7613982B2 (en) | Data processing apparatus and method for flash memory | |
| TWI582779B (zh) | 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元 | |
| JP2007518166A (ja) | フラッシュメモリシステムの起動動作 | |
| JP2012137994A (ja) | メモリシステムおよびその制御方法 | |
| TW201642266A (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
| US7949929B2 (en) | Controller and storage device having the same | |
| CN106297883B (zh) | 解码方法、存储器存储装置及存储器控制电路单元 | |
| TWI768764B (zh) | 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 | |
| JP2006221334A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| TWI550625B (zh) | 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 | |
| JPH08203292A (ja) | 不揮発性メモリ | |
| JP2010128697A (ja) | メモリシステム | |
| JP4433792B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP2005018490A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
| JP4222879B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP2005215919A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4073799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |