CN101930406B - 非易失性存储器的写入错误管理方法、存储卡、及控制器 - Google Patents

Abstract

本发明提供一种非易失性存储器的写入错误管理方法、存储卡、及控制器。该方法包括：首先，以该非易失性存储器的一资料暂存器储存由一控制器所传送的一写入资料。接着，将该写入资料依该控制器的指示写入该非易失性存储器的具有一第一写入地址的存储空间。若该非易失性存储器于该写入资料被写入该第一写入地址的存储空间时发生写入错误，向该非易失性存储器发送一重新写入命令。最后，当该非易失性存储器于收到该重新写入命令后，直接将该资料缓冲器储存的该写入资料依该控制器的指示写入该非易失性存储器的具有一第二写入地址的存储空间。

Description

非易失性存储器的写入错误管理方法、存储卡、及控制器

技术领域

本发明是有关于非易失性存储器(non-volatile memory)，特别是有关于闪存(flash memory)。

背景技术

非易失性存储器(non-volatile memory)是指当存储器的供电中断时仍可保持其中所储存的资料的存储器。闪存便是目前常用的非易失性存储器。闪存为一种可由电编程及清除其资料的非易失性存储器，主要用来作存储卡及通用串行总线(Universal Serial Bus，USB)装置，以供电脑及其他数字产品的一般性资料储存。闪存的应用范围包括掌上型电脑(PDA)、笔记本电脑、数字音乐播放器、数码相机、以及移动电话。

当主机欲将资料储存至非易失性存储器时，通常需通过一控制器以将资料写入非易失性存储器。图1为包含非易失性存储器104的一存储装置100的区块图。除了非易失性存储器104以外，存储装置100还包括控制器102。控制器102耦接至主机，并依据主机的指示管理非易失性存储器104中的资料。于一实施例中，控制器102包括控制单元112、资料缓冲器(data buffer)114、主机接口116、以及储存接口118。主机接口116负责控制器102与主机间的资料传递，而储存接口118负责控制器102与非易失性存储器104间的资料传递。非易失性存储器104依据控制器102的指示储存资料。于一实施例中，非易失性存储器104包括储存接口126、资料暂存器(data temporary register)124、以及存储单元阵列(storage array)122。储存接口126负责非易失性存储器104与控制器102间的资料传递，而存储单元阵列122用以储存资料。

当主机要求控制器102储存资料时，控制器102会依据主机的指示进行写入动作。图2为存储装置100进行资料写入的方法200的流程图。首先，控制器102通过主机接口116自主机接收一写入资料，并将接收的写入资料储存于资料缓冲器114中(步骤202)。接着，控制单元112经由储存接口118传送写入命令至非易失性存储器104(步骤204)。接着，控制单元112经由储存接口118传送写入地址至非易失性存储器104(步骤206)。接着，控制单元112将资料缓冲器114储存的写入资料经由储存接口118传送至非易失性存储器104，而非易失性存储器104将所接收的写入资料储存于资料暂存器124(步骤208)。

接着，非易失性存储器104依据写入命令将资料暂存器124中储存的写入资料写入至存储单元阵列122的写入地址的存储空间142(步骤209)。接着，控制单元112经由储存接口118传送一写入状态检测命令(status check command)至非易失性存储器104(步骤210)。若非易失性存储器104之前于写入资料被写入存储单元阵列122时发生写入错误，则非易失性存储器104将写入的错误状态回报控制器102。因此，若非易失性存储器104回报写入错误至控制器102(步骤212)，则控制器102需重新执行一遍步骤204～210，直至非易失性存储器104于步骤212回报写入无误为止。亦即，控制器102需重新传送写入命令(步骤204)、与前次不同的写入地址(步骤206)、写入资料(步骤208)，再由非易失性存储器104将资料暂存器124中的写入资料重新写入至新写入地址的存储空间144(步骤209)，且于控制器102传送写入状态检测命令(步骤210)后未回报写入错误(步骤212)，该笔写入资料的写入动作才算完成。最后，若主机没有新写入资料待写入，则写入程序结束(步骤214)。

一般的非易失性存储器104的资料暂存器124于写入资料被写入存储单元阵列122后，无法保留资料暂存器124中的写入资料不变。因此，于写入资料被写入存储单元阵列122后，控制器102的资料缓冲器114仍需保留写入资料，无法立即清除写入资料。当步骤212中的写入错误发生时，控制器102才能将资料缓冲器114中保留的写入资料于后续步骤208中重新传送至非易失性存储器104的资料暂存器124，以供再次写入存储单元阵列122。

然而，上述的已知方法200有两个缺点。首先，于写入资料被写入存储单元阵列122后，由于控制器102的资料缓冲器114仍需保留写入资料，资料缓冲器114需要具有较大的存储空间，会提升控制器102的生产成本。其次，当写入错误发生时，控制器102需于步骤204～210重新传送写入命令、写入地址、写入资料、写入状态检测命令至非易失性存储器104。重新重送这些命令及资料会造成时间的延迟，并导致存储卡100的效能的下降。因此，需要一种非易失性存储器的写入错误管理方法，减少控制器的资料缓冲器的大小并减少时间的延迟，以降低控制器的生产成本并提升系统效能。

发明内容

有鉴于此，本发明的目的在于提供一种非易失性存储器(non-volatilememory)的写入错误管理方法，以解决现有技术存在的问题。于一实施例中，该非易失性存储器耦接至一控制器。首先，以该非易失性存储器的一资料暂存器(data temporary register)储存由该控制器所传送的一写入资料。接着，依该控制器的指示将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间。接着，于该写入资料被写入后该第一写入地址的存储空间后，保持该资料暂存器内的该写入资料不变。若该非易失性存储器于该写入资料被写入该第一写入地址的存储空间时发生写入错误，经由该控制器向该非易失性存储器发送一重新写入命令。最后，当该非易失性存储器于收到该重新写入命令后，直接将该资料缓冲器储存的该写入资料依该控制器的指示写入该非易失性存储器的具有一第二写入地址的存储空间。

本发明提供一种非易失性存储器(non-volatile memory)的写入错误管理方法。于一实施例中，该非易失性存储器耦接至一控制器。首先，以该非易失性存储器的一资料暂存器(data temporary register)储存由该控制器所传送的一写入资料。接着，依该控制器的指示将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间。接着，于该写入资料被写入后该第一写入地址的存储空间后，保持该资料暂存器内的该写入资料不变。若该非易失性存储器于该写入资料被写入该第一写入地址的存储空间时发生写入错误，经由该控制器向该非易失性存储器发送一资料回传命令。当该非易失性存储器于收到该资料回传命令后，将该资料缓冲器储存的该写入资料传送回该控制器。

本发明提供一种非易失性存储器(non-volatile memory)。于一实施例中，该非易失性存储器耦接至一控制器，包括一资料缓冲器(data temporary register)以及一存储单元阵列(storage array)。该资料缓冲器储存该控制器所传送的一写入资料，并于该写入资料被写入该存储单元阵列后仍保持该写入资料不变。该存储单元阵列耦接至该资料缓冲器，将该资料缓冲器储存的该写入资料写入该控制器指示的一第一写入地址的存储空间。

本发明提供一种存储卡(memory card)。于一实施例中，该存储卡耦接至一主机，包括一控制器(controller)以及一非易失性存储器(non-volatile memory)。该控制器具有一资料缓冲器(data buffer)以储存由该主机所接收的一写入资料，将该写入资料传送至一非易失性存储器，并指示该非易失性存储器将该写入资料写入具有一第一写入地址的存储空间。该非易失性存储器具有一资料暂存器(data temporary register)以储存由该控制器所传送的该写入资料，将该资料缓冲器储存的该写入资料写入该控制器指示的该第一写入地址的存储空间，并于该写入资料被写入后该第一写入地址的存储空间后仍保持该资料暂存器内的该写入资料不变。

本发明提供一种非易失性存储器的控制器。于一实施例中，该控制器耦接至一非易失性存储器，包括一资料缓冲器(data buffer)以及一控制单元。该资料缓冲器储存由一主机所接收的一写入资料。该控制单元将该资料缓冲器储存的该写入资料传送至该非易失性存储器的一资料暂存器(data temporary register)，指示该非易失性存储器将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间，并于发生写入错误时向该非易失性存储器发送一重新写入命令以指示该非易失性存储器直接将该资料缓冲器储存的该写入资料写入该非易失性存储器的具有一第二写入地址的存储空间。其中于该写入资料被写入后该第一写入地址的存储空间后，该非易失性存储器保持该资料暂存器内的该写入资料不变。

本发明提供一种非易失性存储器的控制器。于一实施例中，该控制器耦接至一非易失性存储器，包括一资料缓冲器(data buffer)以及一控制单元。该资料缓冲器储存由一主机所接收的一写入资料。该控制单元将该资料缓冲器储存的该写入资料传送至该非易失性存储器的一资料暂存器(data temporary register)，指示该非易失性存储器将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间，并于发生写入错误时向该非易失性存储器发送一资料回传命令以指示该非易失性存储器将该资料缓冲器储存的该写入资料传送回该控制器。其中于该写入资料被写入后该第一写入地址的存储空间后，该非易失性存储器保持该资料暂存器内的该写入资料不变。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1为包含非易失性存储器的一存储装置的区块图；

图2为图1的存储装置进行资料写入的方法的流程图；

图3为依据本发明的包含非易失性存储器的存储装置的区块图；

图4为依据本发明的存储装置进行资料写入的方法的流程图；

图5为依据本发明的包含非易失性存储器的存储装置的区块图；

图6为依据本发明的存储装置进行资料写入的方法的流程图；

图7为依据本发明的二级写入模式的存储卡的区块图；

图8为依据本发明的二向交错的二级写入模式的存储卡的区块图；

图9A为本发明的重新写入程序所需的控制器的资料缓冲器大小的比较示意图；以及

图9B为本发明的重新写入程序所需的时间长短的比较示意图。

主要元件符号说明：

(图1、3、5)

100、300、500～存储卡；

102、302、502～控制器；

104、304、504～非易失性存储器；

112、312、512～控制单元；

114、314、514～资料缓冲器；

116、316、516～主机接口；

118、318、518、126、326、526～储存接口；

122、322、522～存储单元阵列；

124、324、524～资料暂存器；

(图7、8)

700、800～存储卡；

702、802～控制器；

704、804～非易失性存储器；

712、812～控制单元；

714、814～资料缓冲器；

722、822～存储单元阵列；

724、726、824、826、834、836～资料暂存器。

具体实施方式

图3为依据本发明的包含非易失性存储器304的存储装置300的区块图。存储装置300包括控制器302及非易失性存储器304。于一实施例中，控制器302包括控制单元312、资料缓冲器(data buffer)314、主机接口316、以及储存接口318。除了控制单元312外，控制器302的子电路功能大致与图1的控制器102相同。主机接口316负责控制器302与一主机间的资料传递，而储存接口318负责控制器302与非易失性存储器304间的资料传递。非易失性存储器304依据控制器302的指示储存资料。

于一实施例中，非易失性存储器304包括储存接口326、资料暂存器(datatemporary register)324、以及存储单元阵列(storage array)322。除了资料暂存器524外，非易失性存储器304的子电路功能大致与图1的非易失性存储器104相同。储存接口326负责非易失性存储器304与控制器302间的资料传递，而存储单元阵列322用以储存资料。于一实施例中，非易失性存储器304为一闪存。不同于图1的资料暂存器124，非易失性存储器304的资料暂存器324可于写入资料被写入存储单元阵列322后，仍保持资料暂存器324中的写入资料不变。

当主机要求控制器302储存资料时，控制器302会依据主机的指示进行写入动作。图4为依据本发明的存储装置300进行资料写入的方法400的流程图。首先，控制器302通过主机接口316自主机接收一写入资料，并将接收的写入资料储存于资料缓冲器314中(步骤402)。接着，控制单元312经由储存接口318传送写入命令至非易失性存储器304(步骤404)。接着，控制单元312经由储存接口318传送写入地址至非易失性存储器304(步骤406)。此时为初次执行写入动作，并非重新写入(步骤407)，因此控制单元312将资料缓冲器314所储存的写入资料经由储存接口318传送至非易失性存储器304，而非易失性存储器304将所接收的写入资料储存于资料暂存器324(步骤408)。

接着，非易失性存储器304依据写入命令将资料暂存器324中储存的写入资料写入至存储单元阵列322的写入地址的存储空间342(步骤409)。接着，控制单元312经由储存接口318传送一写入状态检测命令(status check command)至非易失性存储器304(步骤410)。若非易失性存储器304之前于写入资料被写入存储单元阵列322时发生写入错误，则非易失性存储器304将写入错误的状态回报控制器302。因此，若非易失性存储器304回报写入错误至控制器302(步骤412)，则控制器302需执行重新写入程序，以将主机交付的写入资料正确地写入非易失性存储器304。

然而，写入错误发生时存储卡300执行的重新写入程序，并非如图2的已知方法200中般重新重新传送写入命令(步骤204)、写入地址(步骤206)、写入资料(步骤208)，写入状态检测命令(步骤210)。相反的，控制器302的控制单元312传送一重新写入命令(re-write command)至非易失性存储器304(步骤404)，再传送与前次写入地址不同的新写入地址至非易失性存储器304(步骤406)。由于非易失性存储器304的资料暂存器324可于写入资料被写入存储单元阵列322后仍保持资料暂存器324中的写入资料不变，因此控制器302的控制单元312不重新传送写入资料至非易失性存储器304。接着，当非易失性存储器304于收到重新写入命令后，便直接将资料缓冲器324储存的写入资料写入新写入地址的从年初空间544(步骤409)。接着，控制器304便再次传送写入状态检测命令(步骤410)至非易失性存储器304(步骤410)。若此时非易失性存储器304未回报写入错误(步骤412)，该笔写入资料的写入动作才算完成。最后，若主机没有新写入资料待写入，则写入程序结束(步骤414)。

与图1的存储卡100相比，图3的非易失性存储器304的资料暂存器324可于写入资料被写入存储单元阵列322后仍保持资料暂存器324中的写入资料不变。因此，于写入资料被写入存储单元阵列322后，控制器302的资料缓冲器314不需保留写入资料。因而资料缓冲器314仅需有较小的存储空间便可顺利运作，从而降低控制器302的生产成本。其次，与图2的方法200相比，图4的方法400于执行的重新写入程序时不需如步骤208般重新传送写入资料至非易失性存储器304。亦即，相较于图1的已知技术中执行重新写入程序时写入资料需经由路径134由控制器102传送至非易失性存储器104，图3的非易失性存储器304可直接由路径334将资料暂存器324中的写入资料写入存储单元阵列322。因此，当写入错误发生时，控制器302不需重新传送写入资料非易失性存储器304，从而降低时间的延迟，并提升存储卡300的效能。

图5为依据本发明的包含非易失性存储器504的存储装置500的区块图。存储装置500包括控制器502及非易失性存储器504。于一实施例中，控制器502包括控制单元512、资料缓冲器(data buffer)514、主机接口516、以及储存接口518。除了控制单元512外，控制器502的子电路功能大致与图3的控制器302相同。于一实施例中，非易失性存储器504包括储存接口526、资料暂存器(data temporary register)524、以及存储单元阵列(storage array)522。非易失性存储器504的子电路功能大致与图3的非易失性存储器304相同。于一实施例中，非易失性存储器504为一闪存。同样的，不同于图1的资料暂存器124，非易失性存储器504的资料暂存器524可于写入资料被写入存储单元阵列522后，仍保持资料暂存器524中的写入资料不变。

当主机要求控制器502储存资料时，控制器502会依据主机的指示进行写入动作。图6为依据本发明的存储装置500进行资料写入的方法600的流程图。首先，控制器502通过主机接口516自主机接收一写入资料，并将接收的写入资料储存于资料缓冲器514中(步骤602)。接着，控制单元512经由储存接口518传送写入命令至非易失性存储器504(步骤604)。接着，控制单元512经由储存接口518传送写入地址至非易失性存储器504(步骤606)。接着，控制单元512将资料缓冲器514所储存的写入资料经由储存接口518传送至非易失性存储器504，而非易失性存储器504将所接收的写入资料储存于资料暂存器524(步骤608)。

接着，非易失性存储器504依据写入命令将资料暂存器524中储存的写入资料写入至存储单元阵列522的写入地址的存储空间542(步骤609)。接着，控制单元512经由储存接口518传送一写入状态检测命令(status check command)至非易失性存储器504(步骤610)。若非易失性存储器504之前于写入资料被写入存储单元阵列522时发生写入错误，则非易失性存储器504将写入错误的状态回报控制器502。因此，若非易失性存储器504回报写入错误至控制器502(步骤612)，则控制器502需执行重新写入程序，以将主机交付的写入资料正确地写入非易失性存储器504。

于存储卡500执行的重新写入程序时，控制单元512首先经由储存接口518传送一读回命令至非易失性存储器504(步616)，接着传送读取地址至非易失性存储器504(步骤618)。由于非易失性存储器504的资料暂存器524可于写入资料被写入存储单元阵列522后仍保持资料暂存器524中的写入资料不变，因此非易失性存储器504依据读回命令将资料暂存器524中的写入资料传送回予控制器502(步骤619)，而控制器502再将回传的写入资料储存于资料缓冲器514中(步骤620)。接着，控制器502再度重新重新传送写入命令(步骤604)、新写入地址(步骤606)、写入资料(步骤608)至非易失性存储器504。接着，非易失性存储器504便将写入资料写入新写入地址的存储空间544(步骤609)。接着，控制器502便再次传送写入状态检测命令至非易失性存储器504(步骤610)。若此时非易失性存储器504未回报写入错误(步骤612)，该笔写入资料的写入动作才算完成。最后，若主机没有新写入资料待写入，则写入程序结束(步骤614)。

与图1的存储卡100相比，图5的非易失性存储器504的资料暂存器524可于写入资料被写入存储单元阵列522后仍保持资料暂存器524中的写入资料不变，而可于写入错误发生时回传写入资料至控制器502的资料缓冲器514。因此，于写入资料被写入存储单元阵列522后，控制器502的资料缓冲器514不需保留写入资料。因而资料缓冲器514仅需有较小的存储空间便可顺利运作，从而降低控制器502的生产成本。然而，与图2的方法200相比，图6的方法600于执行的重新写入程序时需要多执行步骤416～420以传送读回命令、读取地址、写入资料。亦即，相较于图1的已知技术，图5的非易失性存储器504需由路径534将资料暂存器324中的写入资料传送回控制器502的资料缓冲器514，因此会增加时间的延迟。然而，由于写入错误发生的频率并不高，因此方法600造成的时间延迟不会对系统效能造成太大的影响。

图7为依据本发明的二级写入模式的存储卡700的区块图。于二级(2-plane)写入模式下，非易失性存储器704包括两资料暂存器724、726，而控制器702将资料缓冲器714中的两写入资料先后传送至非易失性存储器704的两资料暂存器724、726。当资料暂存器724将所接收的第一写入资料写入存储单元阵列722时，资料暂存器726自控制器702接收第二写入资料。如此两资料暂存器724、726交替自控制器702接收写入资料。图8为依据本发明的二向交错的二级写入模式的存储卡800的区块图。于二向交错的二级(2-plane+2way interleave)写入模式下，存储卡800包括两非易失性存储器804、806，而控制器802交替的致能两非易失性存储器804、806的芯片致能信号0、1。当非易失性存储器804被致能时，两资料暂存器824、826则交替自控制器802的资料缓冲器814接收写入资料。当非易失性存储器806被致能时，两资料暂存器834、836则交替自控制器802的资料缓冲器814接收写入资料。

图9A为本发明的重新写入程序所需的控制器的资料缓冲器大小的比较示意图。假设控制器于每次写入动作写入非易失性存储器一页(page)大小的资料。于图2的已知方法200下，控制器的资料缓冲器于基本写入模式中至少需保留一页的资料量，于二级写入模式下则需保留写入非易失性存储器的两资料暂存器的两页资料量，于二向交错的二级写入模式下则需保留写入两非易失性存储器的四资料暂存器的四页资料量，而于四向交错的二级写入模式下则需保留写入四非易失性存储器的八资料暂存器的八页资料量。相反的，由于本发明的非易失性存储器可于写入动作后保留资料不变，本发明的控制器的资料缓冲器于执行写入动作后不需保留写入资料。因此于本发明图4、6的方法400、600下，控制器的资料缓冲器于各种写入模式中仅需具有一页的资料量供储存目前的写入资料即可顺利运作，从而降低控制器的生产成本。

图9B为本发明的重新写入程序所需的时间长短的比较示意图。假设控制器于每次写入动作写入非易失性存储器一页(page)大小的资料。于图2的已知方法200下，重新写入程序需执行步骤204、206、208、210以分别传送写入命令、写入地址、写入资料、写入状态检测命令。假设传送写入命令、写入地址、写入资料、写入状态检测命令分别需时2、X、N、1个时脉周期，则已知方法200的重新写入程序需时(X+3+N)个时脉周期。于图4的本发明第一方法200下，重新写入程序需执行步骤404、406、410以分别传送重新写入命令、写入地址、写入状态检测命令，则本发明第一方法400的重新写入程序仅需时(X+3)个时脉周期，可有效提升系统的效能。于图6的本发明第二方法600下，重新写入程序需执行步骤616、618、619、704、706、708、710以分别传送读回命令、读取地址、回传写入资料、写入命令、写入地址、写入资料、写入状态检测命令，则本发明第二方法600的重新写入程序仅需时(X+N+3)×2个时脉周期。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (10)

1.一种非易失性存储器，耦接至一控制器，包括：

一资料暂存器，储存该控制器所传送的一写入资料，并于该写入资料被写入一存储单元阵列后仍保持该资料暂存器内的该写入资料不变；以及

该存储单元阵列，耦接至该资料暂存器，将该资料暂存器储存的该写入资料写入该控制器指示的一第一写入地址的存储空间，若该非易失性存储器于该写入资料被写入该存储单元阵列时发生写入错误，则该非易失性存储器将该写入错误的状态回报该控制器，当该控制器得知该写入错误后向该非易失性存储器发送一重新写入命令而不再向该非易失性存储器重新传送该写入资料，该非易失性存储器于收到该重新写入命令后直接将该资料暂存器储存的该写入资料写入该控制器指示的具有一第二写入地址的存储空间。

2.如权利要求1所述的非易失性存储器，其特征在于，当该控制器得知该写入错误后向该非易失性存储器发送一资料回传命令，该非易失性存储器于收到该资料回传命令后将该资料暂存器储存的该写入资料传送回该控制器。

3.如权利要求2所述的非易失性存储器，其特征在于，当该控制器收到该非易失性存储器回传的该写入资料后，将该写入资料再次传送至该非易失性存储器，而该非易失性存储器将收到的该写入资料写入该控制器指示的具有一第二写入地址的存储空间。

4.一种存储卡，耦接至一主机，该存储卡包括：

一控制器，具有一资料缓冲器以储存由该主机所接收的一写入资料，将该写入资料传送至一非易失性存储器，并指示该非易失性存储器将该写入资料写入具有一第一写入地址的存储空间；以及

一非易失性存储器，具有一资料暂存器以储存由该控制器所传送的该写入资料，将该资料暂存器储存的该写入资料写入该控制器指示的该第一写入地址的存储空间，并于该写入资料被写入后该第一写入地址的存储空间后仍保持该资料暂存器内的该写入资料不变，若该非易失性存储器于该写入资料被写入该第一写入地址的存储空间时发生写入错误，则该非易失性存储器将该写入错误的状态回报该控制器，当该控制器得知该写入错误后向该非易失性存储器发送一重新写入命令而不再向该非易失性存储器重新传送该写入资料，该非易失性存储器于收到该重新写入命令后直接将该资料暂存器储存的该写入资料写入该控制器指示的具有一第二写入地址的存储空间。

5.如权利要求4所述的存储卡，其特征在于，当该控制器得知该写入错误后向该非易失性存储器发送一资料回传命令，且该非易失性存储器于收到该资料回传命令后将该资料暂存器储存的该写入资料传送回该控制器。

6.如权利要求5所述的存储卡，其特征在于，当该控制器收到该非易失性存储器回传的该写入资料后，将该写入资料再次传送至该非易失性存储器，而该非易失性存储器将收到的该写入资料写入该控制器指示的具有一第二写入地址的存储空间。

7.一种非易失性存储器的写入错误管理方法，其中该非易失性存储器耦接至一控制器，该方法包括下列步骤：

以该非易失性存储器的一资料暂存器储存由该控制器所传送的一写入资料；

依该控制器的指示将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间；

于该写入资料被写入后该第一写入地址的存储空间后，保持该资料暂存器内的该写入资料不变；

若该非易失性存储器于该写入资料被写入该第一写入地址的存储空间时发生写入错误，经由该控制器向该非易失性存储器发送一重新写入命令；以及

当该非易失性存储器于收到该重新写入命令后，直接将该资料暂存器储存的该写入资料依该控制器的指示写入该非易失性存储器的具有一第二写入地址的存储空间。

8.如权利要求7所述的非易失性存储器的写入错误管理方法，其特征在于，该控制器向该非易失性存储器发送该重新写入命令时不再向该非易失性存储器重新传送该写入资料。

9.一种非易失性存储器的控制器，耦接至一非易失性存储器，包括：

一资料缓冲器，储存由一主机所接收的一写入资料；以及

一控制单元，将该资料缓冲器储存的该写入资料传送至该非易失性存储器的一资料暂存器，指示该非易失性存储器将该写入资料写入该非易失性存储器的具有一第一写入地址的存储空间，并于发生写入错误时向该非易失性存储器发送一重新写入命令以指示该非易失性存储器直接将该资料暂存器储存的该写入资料写入该非易失性存储器的具有一第二写入地址的存储空间；

其中于该写入资料被写入后该第一写入地址的存储空间后，该非易失性存储器保持该资料暂存器内的该写入资料不变。

10.如权利要求9所述的控制器，其特征在于，该控制单元向该非易失性存储器发送该重新写入命令时，不再向该非易失性存储器重新传送该写入资料。

Images