CN101004664A - 存储卡、非易失性存储器、及其拷回操作的方法 - Google Patents
存储卡、非易失性存储器、及其拷回操作的方法 Download PDFInfo
- Publication number
- CN101004664A CN101004664A CNA2006101720946A CN200610172094A CN101004664A CN 101004664 A CN101004664 A CN 101004664A CN A2006101720946 A CNA2006101720946 A CN A2006101720946A CN 200610172094 A CN200610172094 A CN 200610172094A CN 101004664 A CN101004664 A CN 101004664A
- Authority
- CN
- China
- Prior art keywords
- data
- page
- page buffer
- memory controller
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Abstract
提出了一种存储卡,包括存储器控制器和非易失性存储器。将非易失性存储器配置用于响应于来自存储器控制器的指令来执行拷回操作。非易失性存储器包括单元阵列、页缓冲器和数据比较器。单元阵列包括多个页。将页缓冲器配置用于从多个页的源页读取数据,并且由存储器控制器选择源页。将数据比较器配置用于确定在读操作期间是否发生读错误。将存储器控制器配置用于纠正页缓冲器的已读数据的读错误,并且如果确定已经发生读错误,则向页缓冲器传送已纠正的数据。其中还提出了相关的非易失性存储器和拷回操作。
Description
本申请涉及并且要求2006年1月20日向韩国专利局递交的韩国专利申请No.2006-06242的优先权,将其全部内容一并在此作为参考。
技术领域
本发明涉及一种集成电路器件,具体地,涉及一种存储卡及其相关方法。
背景技术
存储卡典型地包括非易失性存储器和操作非易失性存储器的存储器控制器。非易失性存储器大体上可以分类为电可擦除/可编程只读存储器(EEPROM)、闪速存储器、相位可改变随机存取存储器(PRAM)、磁随机存取存储器(MRAM)、和铁电随机存取存储器(FRAM)。可以将包括闪速存储器的存储器称作闪速卡。可以根据在操作速度、卡尺寸、以及安全级别中彼此不同的结构,将此种存储器区分为各种类型:多媒体卡(MMC)、安全数字(SD)卡、紧密闪存(Compact Flash)、存储棒(MemoryStick)等。因为存储卡能够存储几百兆的数据,将他们广泛地用于便携电子设备中,例如,数码相机、可携式摄像机、游戏机等。
现在参考图1,图1是讨论说明传统的存储卡的方框图。如这里所说明的,储存卡100包括非易失性存储器110和存储器控制器120。非易失性存储器110包括:单元阵列111,所述单元阵列111包括例如页113、…、115的多个页;以及页缓冲器117,用于从单元阵列111写数据和/或读数据。将页缓冲器117配置用于临时性地存储从单元阵列111读取的或将要写入到单元阵列111中的数据。存储器控制器120响应于主机(未示出)的请求执行用于存取存储在非易失性存储器110中的数据的命令。
在操作中,可以由存储器控制器102指示存储卡100以执行其中的拷回(copy back)操作。拷回操作将数据从源页内部地转录到目标页,而不会访问存储器控制器120。拷回操作的使用可以提高存储卡100的性能。
例如,如果这里有来自主机的一个请求,用于从A页(113或源页)拷贝数据到B页(115或目标页),可以将存储器控制器120配置用于确定拷回的可能性,并且向非易失性存储器110输出拷回命令CB。还可以将非易失性存储器110配置用于响应于拷回命令CB来执行拷回操作。通过拷回操作,首先将源页113的数据由页缓冲器117读出,并且将已读数据编程到目标页115中。
在非易失性存储器110中,在拷回操作期间可能频繁地发生读和/或写错误。当从源数据113的输出的数据写入页缓冲器117中时会产生读错误,当将已读数据(例如,源数据)从页缓冲器117编程到目标页115时会产生写错误。
即使根据此种错误,如图1中所说明的,传统的存储卡100可能不能够在拷回操作期间检查读或写错误。因此,一个或多个拷回操作可以导致N个比特的错误,其中N是大于2的整数。换句话说,可能由存储器控制器120产生不正确的数据的错误,因而降低其中的数据可靠性。
发明内容
本发明的一些实施例提供一种存储卡,包括存储器控制器和非易失性存储器。将非易失性存储器配置用于响应于来自存储器控制器的指令来执行拷回操作。非易失性存储器包括单元阵列、页缓冲器和数据比较器。单元阵列包括多个页。将页缓冲器配置用于从多个页的源页读取数据,并且由存储器控制器选择源页。将数据比较器配置用于确定在读操作期间是否发生了读错误。将存储器控制器配置用于纠正页缓冲器的已读数据的读错误,并且如果确定已经发生读错误,则向页缓冲器传送已纠正的数据。
在本发明的另外的实施例中,可以将非易失性存储器配置用于执行拷回操作,使得将数据从源页转录到目标页,而不访问存储器控制器。
仍然在本发明的另外的实施例中,存储器控制器可以包括状态检查器和数据接收机。可以将状态检查器配置用于响应于数据比较器的比较结果,指示非易失性存储器从页缓冲器输出数据。可以将数据接收机配置用于响应于状态检查器的指令,从页缓冲器接收数据。在本发明的确定的实施例中,可以将状态检查器配置用于当比较结果表示已经发生读错误时,指示非易失性存储器将数据从页缓冲器传送到数据接收机。
在本发明的一些实施例中,存储器控制器可以包括检错纠错(ECC)电路、缓冲器和数据发射机。可以将ECC电路配置用于发现和修正存储在数据接收机中的数据的错误。可以将缓冲器配置用于存储由ECC电路纠正的数据。可以将数据发射机配置用于将已纠正的数据从缓冲器传输到页缓冲器。可以将已纠正的数据存储在由存储器控制器指定的目标页中。
在本发明的另外的实施例中,还可以将数据比较器配置用于确定在将已纠正的数据存储到目标页时是否已经发生写错误。
仍然在本发明的另外的实施例中,还可以将存储器控制器配置用于当数据比较器的比较结果表示写错误时,指示非易失性存储器改变目标页。在本发明的确定的实施例中,还可以将存储器控制器配置用于无论何时发生写错误,指示非易失性存储器改变目标页。
尽管本发明的实施例基本上是关于存储卡进行讨论,这里也提供了用于其拷回操作非易失性存储器和方法。
附图说明
图1是说明传统的存储卡的方框图。
图2是说明根据本发明的一些实施例的存储卡的方框图。
图3是说明针对根据本发明的一些实施例的存储卡的拷回操作的流程图。
具体实施方式
在下文中将参考其中示出了本发明的实施例的附图对本发明进行更全面地描述。然而可以以很多不同的形式实现本发明,并且不应该将本发明解释为受限于这里阐述的实施例。相反地,提供这些实施例使得该公开是全面且完整的,并且将更加全面地向本领域的普通技术人员传达本发明的范围。在图中,可以将层和区域的尺寸和相对尺寸进行放大以便清楚起见。应该理解的是,当将一个元件或层称作在另一个元件或层“上”、或与另一个元件或层“连接”或“耦接”时,其可以直接在另一个元件或层上、可以将其与另一个元件或层直接连接或耦接,并且可以出现中间元件或层。相反,当将一个元件称作直接在另一个元件或层“上”、与另一个元件或层“直接连接”或“直接耦接”时,不存在中间元件或层。如这里所使用的,术语“和/或”包括一个或多个相关联列出的术语的任意和所有组合。贯穿全文,相同的数字代表相同的元件。
这里使用的术语仅用于描述特定示例实施例的目的,而不会限制本发明。如这里所使用的,单数形式还包括复数形式,除非上下文清楚地指出了其它情况。还应该理解的是,当该专利文件使用术语“包括”时,明确指定了存在所陈述的特征、整数、步骤、操作、元素、和/或组件,但是不排除存在或另外还有一个或多个其他特征、整数、步骤、操作、元素、组件、和/或其组合。
除非另外定义,这里使用的所有术语(包括技术和科学术语)具有由该示例实施例所属领域的技术人员通常所理解的相同意义。还应该理解的是,例如那些在常用字典中定义的术语,应该被解释为具有与在相关领域和本公开中的意义一致的含义,并且除非在此清楚地定义,否则不应当被解释为理想化或过于刻板的理解。
参考图1至图2,将讨论说明根据本发明的一些实施例的存储卡的方框图。如其中所示,根据本发明的一些实施例的存储卡200包括非易失性存储器210和存储器控制器220。例如,存储卡200可以是MMC、安全数字(Secure DigitalTM卡、存储棒(Memory StickTM)、紧密闪存(CompactFlashTM)、智能媒质(Smart MediaTM)等。例如非易失性存储器210可以是EEPROM、NOR闪速存储器、NAND闪速存储器、PRAM、MRAM、或PRAM。将存储器控制器220配置用于按照主机的请求(未示出),来执行用于存取存储在非易失性存储器210中的数据的命令。
如图2进一步地所示,非易失性存储器210包括:包括多个页(例如213、…、215)的单元阵列211、页缓冲器217和数据比较器218。将页缓冲器217配置用于从多个页中的由存储器控制器220选定的源页(例如,213)中读数据,并且然后在其中存储已读的数据。将数据比较器218配置用于确定当从源页读数据时是否发生读错误,并且然后向存储器控制器220输出确定的结果。
如图2所示,存储器控制器220包括状态检查器221、数据接收机223、检错纠错(ECC)电路225、数据发射机227、和缓冲器229。将状态检查器221配置用于从数据比较器218接收确定结果,并且将数据接收机223配置用于从页缓冲器217接受数据。将ECC电路225配置用于检查和纠正从数据接收机223提供的数据的错误。将缓冲器229配置用于存储由ECC电路225纠正的数据,并且将数据发射机227配置用于向页缓冲器217传送已纠正的数据。
本发明的一些实施例可以提供存储卡200,所述存储卡220具有通过配置存储器控制器220指示非易失性存储器210在其中执行拷回操作而改善的性能。拷回操作将数据从源页内部地转录到目标页中,不用访问存储器控制器220,因此,可以提高存储卡200的性能。
虽然存储器控制器220一般配备有用于发现和修正当读或写数据时产生的错误的ECC电路225,在这里不使用ECC电路225,因为没有访问存储器控制器220而执行了拷回操作。
在图1中说明的传统存储卡100将会伴随着在其中累积的数据错误,因为没有针对当引导拷回命令CB时产生的读或写错误的错误检查操作。然而,根据本发明的一些实施例,将存储器控制器220的ECC电路225配置用于仅当在源数据和目标数据之间存在1比特的差异时,引导检查和纠正操作。即,如果通过在拷回操作期间的读或写错误的累积产生的数据错误多于两个比特,即使存储器控制器220的ECC电路225也不能修正此种数据,因而降低了数据的可靠性。
为了解决该问题,根据本发明的一些实施例的存储卡200包括数据比较器218和状态检查器221。例如,假设主机(未示出)请求将数据从A页(源页213)拷贝到B页(目标页215),将存储器控制器220配置用于确定针对请求的操作的可能性,并且向非易失性存储器210输出拷回命令CB。响应于拷回命令CB的输入,非易失性存储器210开始读操作,以将数据从源页213拷贝到页缓冲器217。将数据比较器218配置用于根据读到页缓冲器217中的数据来检测是否存在读错误。将数据比较器218配置用于向存储器控制器220的状态检查器221提供检测结果STATUS(状态)。将状态检查器221配置用于指示非易失性存储器210响应于检测结果STATUS来传送页缓冲器217的数据。换句话说,如果源缓冲器213的数据与页缓冲器217的数据相同,即,如果不存在读错误,将状态检查器221配置用于指示非易失性存储器210不将数据传送到存储器控制器220,而是继续下一个操作,例如,写操作。
另一方面,如果源缓冲器213的数据与页缓冲器217的数据不同,即,如果存在读错误,将状态检查器221配置用于指示非易失性存储器210将数据从页缓冲器217传送到数据接收机223中。在此期间,还将奇偶校验数据P和数据D传送到存储器控制器220,因此存储器控制器220引导针对数据D的检查和纠正操作。具体地,首先,数据接收机223向缓冲器229提供从页缓冲器217传送来的数据D。将数据D临时地存储在缓冲器217中。同时,数据接收机223还向ECC电路225发送奇偶校验数据P和数据D。将已纠正的数据CD从ECC电路225传送到缓冲器229。将缓冲器229用已纠正的数据CD进行更新.数据发射机227向页缓冲器217发送已纠正的数据CD。
一旦完成该过程,写操作可以开始。将已纠正的数据CD从页缓冲器217转录到由存储器控制器220指定的目标页215。在完成用于转录的写操作之后,将数据比较器218配置用于确定在将已纠正的数据写入到目标页215的操作期间是否已经产生写错误。将状态检查器221配置用于指示非易失性存储器210响应于检测结果STATUS来改变目标页。
如果目标页215的数据与保持在页缓冲器217处的已纠正的数据CD相匹配,即,如果不存在写错误,将状态检查器221配置用于指示非易失性存储器210终止拷回操作。另一方面,如果目标页215的数据与保持在页缓冲器217处的已纠正的数据CD不同,即,如果存在写错误,将状态检查器221配置用于指示非易失性存储器210改变目标页。为此,将保存在存储器控制器220中的已纠错的数据CD提供到页缓冲器217中,并且将CD从页缓冲器217拷贝到新的目标页中。此后,如上所述,数据比较器218重复地确定是否产生另一个写错误。重复写操作直到没有检测到写错误为止。
因此,根据本发明的一些实施例,可以对在拷回操作期间产生的读错误和写错误进行定位和修正,从而可能提高在根据本发明的一些实施例的存储卡中的数据的可靠性。
现在参考讨论说明针对在根据本发明的一些实施例的存储卡中的拷回操作的流程图的图3。如图3所示,操作开始于从主机接收拷回命令的块301。存储器控制器220指示非易失性存储器210响应于来自主机的请求,开始根据源页和目标页地址(块301)的拷回操作。
非易失性存储器210的页缓冲器217从源页读数据,并且临时地在其中存储已读数据(块302)。数据比较器218确定在从源页读取数据时是否存在读错误(块303)。如果确定没有发生读错误(块303),即,如果源页的数据与页缓冲器217的数据一致,将页缓冲器217的数据存储到目标页中(块304)。另一方面,如果确定已经发生读错误,即,如果源页的数据与页缓冲器217的数据不一致,将页缓冲器217的数据传送到存储器控制器220(块305)。因此,在本发明的一些实施例中,状态检查器221可以响应于来自数据比较器218的确定结果,指示非易失性存储器210从页缓冲器217输出数据。将传送到存储器控制器220的数据由数据接收机223提供给ECC电路225,并且同时由数据接收机223将所述数据临时性地存储在缓冲器229中。ECC电路225引导针对已传送的数据的错误检查和纠正操作(块306)。用由ECC电路225纠正的数据对保持在缓冲器229处的数据进行更新。
将已纠正的数据重新传送到非易失性存储器210的页缓冲器217(块307),并且操作进入用于执行去往目标页的编程(或写)操作的块304。
一旦以将页缓冲器217的数据编程到目标页中,数据比较器218确定是否已经发生写错误(块308)。换句话说,将目标页的数据与页缓冲器的数据相比较。如果确定没有发生写错误(块308),即,如果那些数据彼此相同,终止拷回操作。另一方面,如果确定已经发生写错误,即那些数据彼此不同,状态检查器221响应于通知存在写错误的数据比较器218的结果,指示非易失性存储器210改变目标页(块309)。操作通过用于对页缓冲器217的数据进行编程的块304进入目标页(新的目标页)。可以重复块304、308、和309的操作,直到没有在其中检测到写错误为止。
如相对于图2和图3以上简要地讨论的,本发明的一些实施例包括存储卡和相关联的拷回方法,即使在拷回操作期间也可以允许对读和/或写错误进行定位和验证,改善了其中的数据的可靠性。
在附图和说明书中已经公开了本发明的典型实施例,尽管采用了特定的术语,仅将它们用在一般的和描述性的意思,并且不是为了限制的目的,本发明的范围在权利要求中进行阐述。
Claims (22)
1.一种存储卡,包括:
存储器控制器;以及
非易失性存储器,被配置用于响应于来自存储器控制器的指令,执行拷回操作,非易失性存储器包括:
包括多个页的单元阵列;
页缓冲器,被配置用于从多个页中的源页读取数据,所述源页是由存储器控制器选择的;以及
数据比较器,被配置用于确定在读操作期间是否发生了读错误,存储器控制器被配置用于纠正页缓冲器的已读数据的读错误,并且如果确定已经发生读错误,则向页缓冲器传送已纠正的数据。
2.如权利要求1所述的存储卡,其中,非易失性存储器被配置用于执行拷回操作,使得将数据从源页转录到目标页,而不访问存储器控制器。
3.如权利要求2所述的存储卡,其中,存储器控制器包括:
状态检查器,被配置用于响应于数据比较器的比较结果,指示非易失性存储器从页缓冲器输出数据;以及
数据接收机,被配置用于响应于状态检查器的指令,从页缓冲器接收数据。
4.如权利要求3所述的存储卡,其中,状态检查器被配置用于当比较结果表示已经发生读错误时,指示非易失性存储器将数据从页缓冲器传送到数据接收机。
5.如权利要求4所述的存储卡,其中,存储器控制器还包括:
检错纠错电路,被配置用于发现和修正存储在数据接收机中的数据的错误;
缓冲器,被配置用于存储由检错纠错电路纠正的数据;以及
数据发射机,被配置用于将已纠正的数据从缓冲器传输到页缓冲器。
6.如权利要求5所述的存储卡,其中,已纠正的数据被存储在由存储器控制器指定的目标页中。
7.如权利要求6所述的存储卡,其中,数据比较器被进一步配置用于在将已纠正的数据存储到目标页时,确定是否已经发生写错误。
8.如权利要求7所述的存储卡,其中,存储器控制器被进一步配置用于当数据比较器的比较结果表示发生写错误时,指示非易失性存储器改变目标页。
9.如权利要求8所述的存储卡,其中,存储器控制器被进一步配置用于无论何时发生写错误,指示非易失性存储器改变目标页。
10.一种非易失性存储器,包括:
包括多个页的单元阵列;
页缓冲器,被配置用于从多个页中的一个读取数据;以及
数据比较器,被配置用于确定由页缓冲器读取的数据是否发生读错误。
11.如权利要求10所述的非易失性存储器,还包括:
存储器控制器,与页缓冲器电连接;所述页缓冲器被配置用于当来自数据比较器的比较结果表示读错误的发生时,向存储器控制器输出页缓冲器的数据以进行纠错。
12.如权利要求11所述的非易失性存储器,其中,页缓冲器被进一步配置用于接收由存储器控制器提供的已纠正的数据,并且将接收到的数据存储到目标页中。
13.如权利要求12所述的非易失性存储器,其中,数据比较器被进一步配置用于确定存储在目标页中的数据是否发生写错误。
14.如权利要求13所述的非易失性存储器,其中,存储器控制器被进一步配置用于当比较结果表示已经发生写错误时,将目标页改变为新的页。
15.一种在存储卡中拷回的方法,包括:
从主机接收拷回命令;
响应于拷回命令,从源页将数据存储在页缓冲器中;以及
确定存储在页缓冲器中的数据是否已经发生读错误。
16.如权利要求15所述的方法,还包括:当确定没有发生读错误时,将数据从页缓冲器存储在目标页中。
17.如权利要求16所述的方法,还包括:当确定已经发生读错误时,根据存储在页缓冲器中的数据执行错误检查和纠正操作。
18.如权利要求17所述的方法,还包括:
在完成错误检查和纠正操作之后,将已纠正的数据存储在页缓冲器中;以及
将已纠正的数据从页缓冲器存储在目标页中。
19.如权利要求16所述的方法,还包括:当将已纠正的数据存储在目标页中时,确定是否已经发生写错误。
20.如权利要求19所述的方法,还包括:
当确定已经发生写错误时,将目标页改变为新的页;以及
将已纠正的数据存储在新的页中。
21.如权利要求18所述的方法,还包括:当将已纠正的数据存储在目标页中时,确定是否已经发生写错误。
22.如权利要求21所述的方法,还包括:
当确定已经发生写错误时,将目标页改变为新的页;以及
将已纠正的数据存储在新的页中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060006242 | 2006-01-20 | ||
KR1020060006242A KR20070076849A (ko) | 2006-01-20 | 2006-01-20 | 메모리 카드의 카피백 동작을 수행하는 장치 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101004664A true CN101004664A (zh) | 2007-07-25 |
Family
ID=38284567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101720946A Pending CN101004664A (zh) | 2006-01-20 | 2006-12-28 | 存储卡、非易失性存储器、及其拷回操作的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070170268A1 (zh) |
KR (1) | KR20070076849A (zh) |
CN (1) | CN101004664A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009033397A1 (fr) * | 2007-09-07 | 2009-03-19 | Artek Microelectronics Co., Ltd. | Procédé pour accéder à des données dans une mémoire flash et contrôleur d'accès à des données |
CN101615420A (zh) * | 2008-06-26 | 2009-12-30 | 威刚科技股份有限公司 | 具数据修正功能的闪存储存装置 |
CN101667454A (zh) * | 2008-09-05 | 2010-03-10 | 三星电子株式会社 | 存储系统及其数据处理方法 |
US8151144B2 (en) | 2009-06-10 | 2012-04-03 | Silicon Motion, Inc. | Memory card, nonvolatile memory, controller, and method for managing writing errors for nonvolatile memories |
CN101930406B (zh) * | 2009-06-18 | 2013-06-12 | 慧国(上海)软件科技有限公司 | 非易失性存储器的写入错误管理方法、存储卡、及控制器 |
CN107656700A (zh) * | 2011-07-28 | 2018-02-02 | 奈特力斯公司 | 一种flash‑dram混合存储器模块 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8291295B2 (en) * | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
US7631245B2 (en) * | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
KR101197556B1 (ko) * | 2006-01-09 | 2012-11-09 | 삼성전자주식회사 | 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드 |
US7996598B2 (en) * | 2006-03-14 | 2011-08-09 | Stmicroelectronics Pvt. Ltd. | Memory management module |
US20080046630A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
US20080046641A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
JP2010009141A (ja) | 2008-06-24 | 2010-01-14 | Toshiba Corp | データ転送方法 |
US20100161932A1 (en) * | 2008-12-18 | 2010-06-24 | Ori Moshe Stern | Methods for writing data from a source location to a destination location in a memory device |
US8316201B2 (en) * | 2008-12-18 | 2012-11-20 | Sandisk Il Ltd. | Methods for executing a command to write data from a source location to a destination location in a memory device |
US20100332922A1 (en) * | 2009-06-30 | 2010-12-30 | Mediatek Inc. | Method for managing device and solid state disk drive utilizing the same |
US20110040924A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code |
US20110041005A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System |
US8595411B2 (en) | 2009-12-30 | 2013-11-26 | Sandisk Technologies Inc. | Method and controller for performing a sequence of commands |
US8443263B2 (en) | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
KR20130049332A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
GB201315397D0 (en) * | 2013-08-29 | 2013-10-16 | Quixant Plc | Memory controller and memory access method |
US10096366B2 (en) | 2016-01-28 | 2018-10-09 | Toshiba Memory Corporation | Memory system including multi-plane flash memory and controller |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134616A (en) * | 1990-02-13 | 1992-07-28 | International Business Machines Corporation | Dynamic ram with on-chip ecc and optimized bit and word redundancy |
KR960000681B1 (ko) * | 1992-11-23 | 1996-01-11 | 삼성전자주식회사 | 반도체메모리장치 및 그 메모리쎌 어레이 배열방법 |
JP2002056671A (ja) * | 2000-08-14 | 2002-02-22 | Hitachi Ltd | ダイナミック型ramのデータ保持方法と半導体集積回路装置 |
JP3802411B2 (ja) * | 2001-12-20 | 2006-07-26 | 株式会社東芝 | 不揮発性半導体記憶装置のデータコピー方法 |
US7010741B2 (en) * | 2002-10-29 | 2006-03-07 | Mosaid Technologies | Method and circuit for error correction in CAM cells |
JP2005135488A (ja) * | 2003-10-29 | 2005-05-26 | Toshiba Corp | 半導体記憶装置 |
US7350044B2 (en) * | 2004-01-30 | 2008-03-25 | Micron Technology, Inc. | Data move method and apparatus |
US7159069B2 (en) * | 2004-06-23 | 2007-01-02 | Atmel Corporation | Simultaneous external read operation during internal programming in a flash memory device |
JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
KR100672149B1 (ko) * | 2005-02-17 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 페이지 버퍼 동작 방법 |
KR100672148B1 (ko) * | 2005-02-17 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법 |
KR100672150B1 (ko) * | 2005-02-23 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그것의 페이지 버퍼 동작 방법 |
-
2006
- 2006-01-20 KR KR1020060006242A patent/KR20070076849A/ko not_active Application Discontinuation
- 2006-12-12 US US11/637,368 patent/US20070170268A1/en not_active Abandoned
- 2006-12-28 CN CNA2006101720946A patent/CN101004664A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009033397A1 (fr) * | 2007-09-07 | 2009-03-19 | Artek Microelectronics Co., Ltd. | Procédé pour accéder à des données dans une mémoire flash et contrôleur d'accès à des données |
US8234541B2 (en) | 2007-09-07 | 2012-07-31 | Artek Microelectronics Co., Ltd. | Method and controller for data access in a flash memory |
CN101615420A (zh) * | 2008-06-26 | 2009-12-30 | 威刚科技股份有限公司 | 具数据修正功能的闪存储存装置 |
CN101667454A (zh) * | 2008-09-05 | 2010-03-10 | 三星电子株式会社 | 存储系统及其数据处理方法 |
US8151144B2 (en) | 2009-06-10 | 2012-04-03 | Silicon Motion, Inc. | Memory card, nonvolatile memory, controller, and method for managing writing errors for nonvolatile memories |
CN101930406B (zh) * | 2009-06-18 | 2013-06-12 | 慧国(上海)软件科技有限公司 | 非易失性存储器的写入错误管理方法、存储卡、及控制器 |
CN107656700A (zh) * | 2011-07-28 | 2018-02-02 | 奈特力斯公司 | 一种flash‑dram混合存储器模块 |
CN107656700B (zh) * | 2011-07-28 | 2020-09-01 | 奈特力斯公司 | 一种flash-dram混合存储器模块 |
Also Published As
Publication number | Publication date |
---|---|
US20070170268A1 (en) | 2007-07-26 |
KR20070076849A (ko) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101004664A (zh) | 存储卡、非易失性存储器、及其拷回操作的方法 | |
US7921339B2 (en) | Flash storage device with data correction function | |
US7159069B2 (en) | Simultaneous external read operation during internal programming in a flash memory device | |
CN101763904B (zh) | 非易失性存储装置及其操作方法 | |
CN100377120C (zh) | 非易失性存储器装置的控制方法 | |
US7873778B2 (en) | Apparatus for storing page data | |
US8392794B2 (en) | Non-volatile memory device and data processing method thereof | |
CN103035294A (zh) | 从非易失性存储器读数据的方法及实施方法的设备和系统 | |
JP2004311010A (ja) | エラー訂正機能を有したフラッシュメモリ装置 | |
CN101246738A (zh) | 具有备份电路的存储系统及编程方法 | |
US20110087950A1 (en) | Data writing method for a flash memory, and controller and storage system using the same | |
CN101246736B (zh) | 存储器系统及其数据读取方法 | |
KR20150029402A (ko) | 데이터 저장 시스템 및 그것의 동작 방법 | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
US7543104B2 (en) | Non-volatile semiconductor device for use in memory card and memory system | |
US8219883B2 (en) | Data accessing method, controller and storage system using the same | |
TWI473103B (zh) | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 | |
US20110022746A1 (en) | Method of dispatching and transmitting data streams, memory controller and memory storage apparatus | |
CN109388514A (zh) | 存储器系统及其操作方法 | |
JP5660521B2 (ja) | 不揮発性半導体記憶装置およびメモリ管理方法 | |
CN101226774A (zh) | 降低闪存装置使用拷贝回去指令时的数据错误的方法 | |
CN110364196A (zh) | 存储器系统及其操作方法 | |
TWI579855B (zh) | 傳送校正資料至非揮發性記憶體之緩衝器之系統與方法 | |
US8312205B2 (en) | Method for identifying a page of a block of flash memory, and associated memory device | |
CN110362181B (zh) | 电子装置、具有电子装置的存储器系统及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070725 |