JP2002008381A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002008381A JP2002008381A JP2000186731A JP2000186731A JP2002008381A JP 2002008381 A JP2002008381 A JP 2002008381A JP 2000186731 A JP2000186731 A JP 2000186731A JP 2000186731 A JP2000186731 A JP 2000186731A JP 2002008381 A JP2002008381 A JP 2002008381A
- Authority
- JP
- Japan
- Prior art keywords
- rewriting
- semiconductor device
- nonvolatile memory
- program
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 プログラム又はイレースのための時間やチッ
プ面積を極端に増加させることなく、個々の不揮発性メ
モリセルの書換え回数を向上させる。 【解決手段】 不揮発性メモリを含む半導体装置であっ
て、半導体装置内に記憶されている書き換え条件に基づ
いて不揮発性メモリに記憶する手段２０、３０、７０
と、センスアンプ４０と、外部から入力されたデータと
不揮発性メモリから読み出されたデータとを比較するこ
とにより記憶動作が正しく行われたか否かを判断する手
段５０と、不揮発性メモリにおける記憶動作が正しく行
われなかったときに、半導体装置内に記憶されている書
き換え条件に基づいて新たな書き換え条件を設定し記憶
する手段７０とを具備する。
プ面積を極端に増加させることなく、個々の不揮発性メ
モリセルの書換え回数を向上させる。 【解決手段】 不揮発性メモリを含む半導体装置であっ
て、半導体装置内に記憶されている書き換え条件に基づ
いて不揮発性メモリに記憶する手段２０、３０、７０
と、センスアンプ４０と、外部から入力されたデータと
不揮発性メモリから読み出されたデータとを比較するこ
とにより記憶動作が正しく行われたか否かを判断する手
段５０と、不揮発性メモリにおける記憶動作が正しく行
われなかったときに、半導体装置内に記憶されている書
き換え条件に基づいて新たな書き換え条件を設定し記憶
する手段７０とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、フラッシュメモリ
等の不揮発性メモリを内蔵した半導体装置に関する。
等の不揮発性メモリを内蔵した半導体装置に関する。
【０００２】
【従来の技術】一般的に、フラッシュメモリ等の不揮発
性メモリにおいては、書換えを繰り返すとプログラマビ
リティ又はイレーサビリティが低下し、各メモリセルに
記憶されたデータ「１」を表す検出電流とデータ「０」
を表す検出電流との差が小さくなってしまい、読み出し
エラーを生じることがある。このように、プログラマビ
リティ又はイレーサビリティが低下した場合には、プロ
グラム電圧又はイレース電圧を高くするか、プログラム
時間又はイレース時間を長くすることにより、プログラ
マビリティ又はイレーサビリティを改善できることが知
られている。
性メモリにおいては、書換えを繰り返すとプログラマビ
リティ又はイレーサビリティが低下し、各メモリセルに
記憶されたデータ「１」を表す検出電流とデータ「０」
を表す検出電流との差が小さくなってしまい、読み出し
エラーを生じることがある。このように、プログラマビ
リティ又はイレーサビリティが低下した場合には、プロ
グラム電圧又はイレース電圧を高くするか、プログラム
時間又はイレース時間を長くすることにより、プログラ
マビリティ又はイレーサビリティを改善できることが知
られている。
【０００３】従来は、プログラム又はイレース後にデー
タの確認（ベリファイ）を行い、データが正しくプログ
ラム又はイレースされていなかったときには、プログラ
ム／イレース電圧を低い電圧から段階的に高くするか、
又は、プログラム／イレース時間を短い時間から段階的
に長くしてプログラム又はイレースを繰り返し行うこと
により、不揮発性メモリの書換え回数を向上させてい
た。例えば、１秒でプログラムできなかった場合には５
秒かけて再度プログラムを行い、５秒でプログラムでき
なかった場合には１０秒かけて再度プログラムを行い、
プログラムができるようになるまでこのような操作を繰
り返していた。
タの確認（ベリファイ）を行い、データが正しくプログ
ラム又はイレースされていなかったときには、プログラ
ム／イレース電圧を低い電圧から段階的に高くするか、
又は、プログラム／イレース時間を短い時間から段階的
に長くしてプログラム又はイレースを繰り返し行うこと
により、不揮発性メモリの書換え回数を向上させてい
た。例えば、１秒でプログラムできなかった場合には５
秒かけて再度プログラムを行い、５秒でプログラムでき
なかった場合には１０秒かけて再度プログラムを行い、
プログラムができるようになるまでこのような操作を繰
り返していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うにプログラム又はイレースを繰り返して行うと、プロ
グラム又はイレースのための時間が極端に増大してしま
うという問題があった。
うにプログラム又はイレースを繰り返して行うと、プロ
グラム又はイレースのための時間が極端に増大してしま
うという問題があった。
【０００５】ところで、日本国特許出願公開公報（特
開）昭５９−４５６９５号には、書込み回数を管理する
ための回路と汎用データを記憶するＥＥＰＲＯＭとを同
一基板上に設けてＥＥＰＲＯＭへの書込み回数を把握で
きるようにしたＩＣメモリが掲載されている。
開）昭５９−４５６９５号には、書込み回数を管理する
ための回路と汎用データを記憶するＥＥＰＲＯＭとを同
一基板上に設けてＥＥＰＲＯＭへの書込み回数を把握で
きるようにしたＩＣメモリが掲載されている。
【０００６】また、特開平１−２４５４９６号には、不
揮発性メモリ素子の書込み回数を計数するカウンタ回路
と、カウンタ回路の計数値を記憶するカウンタＥＥＰＲ
ＯＭを内蔵することによって、書換え回数の寿命を知る
ことができるようにした半導体不揮発性メモリ装置が掲
載されている。
揮発性メモリ素子の書込み回数を計数するカウンタ回路
と、カウンタ回路の計数値を記憶するカウンタＥＥＰＲ
ＯＭを内蔵することによって、書換え回数の寿命を知る
ことができるようにした半導体不揮発性メモリ装置が掲
載されている。
【０００７】しかしながら、不揮発性メモリ素子（ＥＥ
ＰＲＯＭ）への書込み回数を記憶するようにしても、書
換え回数の寿命を知ることができるだけであり、上記の
ようにプログラム又はイレースのための時間が極端に増
大してしまうことは避けられない。また、書換え回数は
膨大な値となるので、これを記憶するためにはチップ面
積を大幅に増大させなければならず、回路が複雑になっ
てしまう。
ＰＲＯＭ）への書込み回数を記憶するようにしても、書
換え回数の寿命を知ることができるだけであり、上記の
ようにプログラム又はイレースのための時間が極端に増
大してしまうことは避けられない。また、書換え回数は
膨大な値となるので、これを記憶するためにはチップ面
積を大幅に増大させなければならず、回路が複雑になっ
てしまう。
【０００８】一方、特開昭６２−１４０５１６号には、
計数データの上位ビットと下位ビットとを異なる領域に
記憶することによりカウンタ全体として寿命を延ばした
不揮発性カウンタ装置が掲載されている。
計数データの上位ビットと下位ビットとを異なる領域に
記憶することによりカウンタ全体として寿命を延ばした
不揮発性カウンタ装置が掲載されている。
【０００９】また、特開昭６３−２００３９８号には、
ＥＥＰＲＯＭを複数のメモリブロックに分割して各メモ
リブロック毎にその書込み回数を記憶する記憶回路を設
け、書込み回数が所定の回数を超えたことを検出すると
ＥＥＰＲＯＭに対するアドレス指定をメモリブロック単
位で変更するようにした情報処理装置が掲載されてい
る。
ＥＥＰＲＯＭを複数のメモリブロックに分割して各メモ
リブロック毎にその書込み回数を記憶する記憶回路を設
け、書込み回数が所定の回数を超えたことを検出すると
ＥＥＰＲＯＭに対するアドレス指定をメモリブロック単
位で変更するようにした情報処理装置が掲載されてい
る。
【００１０】しかしながら、記憶領域を変更すれば、や
はりチップ面積を大幅に増大させなければならず、回路
が複雑になってしまう。
はりチップ面積を大幅に増大させなければならず、回路
が複雑になってしまう。
【００１１】そこで、上記の点に鑑み、本発明は、プロ
グラム又はイレースのための時間やチップ面積を極端に
増加させることなく個々の不揮発性メモリセルの書換え
回数を向上させた半導体装置を提供することを目的とす
る。
グラム又はイレースのための時間やチップ面積を極端に
増加させることなく個々の不揮発性メモリセルの書換え
回数を向上させた半導体装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る半導体装置は、不揮発性メモリを含む
半導体装置であって、半導体装置内に記憶されている書
き換え条件に基づいて、外部から入力されたデータを不
揮発性メモリに記憶する第１の手段と、不揮発性メモリ
からデータを読み出すためのセンスアンプと、外部から
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
記憶動作が正しく行われたか否かを判断する第２の手段
と、不揮発性メモリにおける記憶動作が正しく行われな
かったと第２の手段が判断したときに、半導体装置内に
記憶されている書き換え条件に基づいて新たな書き換え
条件を設定し記憶する第３の手段とを具備する。
め、本発明に係る半導体装置は、不揮発性メモリを含む
半導体装置であって、半導体装置内に記憶されている書
き換え条件に基づいて、外部から入力されたデータを不
揮発性メモリに記憶する第１の手段と、不揮発性メモリ
からデータを読み出すためのセンスアンプと、外部から
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
記憶動作が正しく行われたか否かを判断する第２の手段
と、不揮発性メモリにおける記憶動作が正しく行われな
かったと第２の手段が判断したときに、半導体装置内に
記憶されている書き換え条件に基づいて新たな書き換え
条件を設定し記憶する第３の手段とを具備する。
【００１３】ここで、書き換え条件が、プログラム／イ
レース電圧又はプログラム／イレース時間であっても良
い。また、第３の手段は、書き換え条件を不揮発性メモ
リセルアレイの一部の領域に記憶するようにしても良
い。さらに、前記不揮発性メモリのイレースを行う際に
は、第３の手段が書き換え条件を一時的に記憶すること
が望ましい。
レース電圧又はプログラム／イレース時間であっても良
い。また、第３の手段は、書き換え条件を不揮発性メモ
リセルアレイの一部の領域に記憶するようにしても良
い。さらに、前記不揮発性メモリのイレースを行う際に
は、第３の手段が書き換え条件を一時的に記憶すること
が望ましい。
【００１４】以上の様に構成した本発明によれば、前回
使用したプログラム／イレース電圧又はプログラム／イ
レース時間を用いて書き換えを開始するので、プログラ
ム又はイレースのための時間やチップ面積を極端に増加
させることなく、個々の不揮発性メモリセルの書換え回
数を向上させることができる。
使用したプログラム／イレース電圧又はプログラム／イ
レース時間を用いて書き換えを開始するので、プログラ
ム又はイレースのための時間やチップ面積を極端に増加
させることなく、個々の不揮発性メモリセルの書換え回
数を向上させることができる。
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。図１は、本発明の一実施形
態に係る半導体装置の構造を示すブロック図である。こ
の半導体装置は、複数の不揮発性メモリセルを含む不揮
発性メモリセルアレイ１０を有している。この不揮発性
メモリセルアレイ１０には、複数のメモリセルのワード
ラインの内の１つを選択するためのワードラインドライ
バ２０と、複数のメモリセルのソースラインに電圧を印
加するソースラインドライバ３０とが接続されている。
施の形態について説明する。図１は、本発明の一実施形
態に係る半導体装置の構造を示すブロック図である。こ
の半導体装置は、複数の不揮発性メモリセルを含む不揮
発性メモリセルアレイ１０を有している。この不揮発性
メモリセルアレイ１０には、複数のメモリセルのワード
ラインの内の１つを選択するためのワードラインドライ
バ２０と、複数のメモリセルのソースラインに電圧を印
加するソースラインドライバ３０とが接続されている。
【００１６】不揮発性メモリのプログラム又はイレース
は、半導体装置内に履歴情報として記憶されている書き
換え条件に従って行われる。即ち、この書き換え条件に
従って高電圧発生回路７０が高電圧を発生し、ワードラ
インドライバ２０及びソースラインドライバ３０にこれ
を供給する。不揮発性メモリをプログラムする際には、
ワードラインドライバ２０が１つのワードラインに高電
圧を印加し、１ワードずつプログラムを行う。また、不
揮発性メモリをイレースする際には、ワードラインドラ
イバ２０及びソースラインドライバ３０が全てのワード
ライン及びソースラインに高電圧を印加し、一括してイ
レースを行う。
は、半導体装置内に履歴情報として記憶されている書き
換え条件に従って行われる。即ち、この書き換え条件に
従って高電圧発生回路７０が高電圧を発生し、ワードラ
インドライバ２０及びソースラインドライバ３０にこれ
を供給する。不揮発性メモリをプログラムする際には、
ワードラインドライバ２０が１つのワードラインに高電
圧を印加し、１ワードずつプログラムを行う。また、不
揮発性メモリをイレースする際には、ワードラインドラ
イバ２０及びソースラインドライバ３０が全てのワード
ライン及びソースラインに高電圧を印加し、一括してイ
レースを行う。
【００１７】不揮発性メモリセルアレイ１０には、記憶
されているデータを読み出すためのセンスアンプ４０が
接続されている。センスアンプ４０により読み出された
データは、記憶動作の確認（ベリファイ）を行うための
比較回路５０に供給される。比較回路５０は、外部から
入力されたデータと不揮発性メモリセルから読み出され
たデータとを比較することにより、不揮発性メモリセル
における記憶動作が正しく行われたか失敗したか（パス
／フェイル）を判断する。
されているデータを読み出すためのセンスアンプ４０が
接続されている。センスアンプ４０により読み出された
データは、記憶動作の確認（ベリファイ）を行うための
比較回路５０に供給される。比較回路５０は、外部から
入力されたデータと不揮発性メモリセルから読み出され
たデータとを比較することにより、不揮発性メモリセル
における記憶動作が正しく行われたか失敗したか（パス
／フェイル）を判断する。
【００１８】比較回路５０の出力は、書き換え条件設定
回路６０に供給される。比較回路５０の出力がパスを示
す場合には、プログラムモ−ド又はイレースモードを終
了する。一方、比較回路５０の出力がフェイルを示す場
合には、書き換え条件設定回路６０は、半導体装置内に
履歴情報として記憶されている書き換え条件に基づいて
新たな書き換え条件を設定し、これを同領域に記憶し直
す。この新たな書き換え条件に従って、プログラム又は
イレースが再度行われる。その結果がフェイルである場
合には、上記動作を繰り返して行う。
回路６０に供給される。比較回路５０の出力がパスを示
す場合には、プログラムモ−ド又はイレースモードを終
了する。一方、比較回路５０の出力がフェイルを示す場
合には、書き換え条件設定回路６０は、半導体装置内に
履歴情報として記憶されている書き換え条件に基づいて
新たな書き換え条件を設定し、これを同領域に記憶し直
す。この新たな書き換え条件に従って、プログラム又は
イレースが再度行われる。その結果がフェイルである場
合には、上記動作を繰り返して行う。
【００１９】書き換え条件としては、プログラム／イレ
ース電圧や、プログラム／イレース時間が該当する。書
き換え条件は、不揮発性メモリセルアレイ１０の所定の
領域（履歴ビット）に記憶される。不揮発性メモリセル
アレイ１０の履歴ビットがイレースされる際には、書き
換え条件設定回路６０の一部に設けたレジスタ又はＲＡ
Ｍ等の記憶領域に、書き換え条件を一時的に記憶するこ
とが望ましい。
ース電圧や、プログラム／イレース時間が該当する。書
き換え条件は、不揮発性メモリセルアレイ１０の所定の
領域（履歴ビット）に記憶される。不揮発性メモリセル
アレイ１０の履歴ビットがイレースされる際には、書き
換え条件設定回路６０の一部に設けたレジスタ又はＲＡ
Ｍ等の記憶領域に、書き換え条件を一時的に記憶するこ
とが望ましい。
【００２０】次に、本実施形態に係る半導体装置の動作
について、図２と図３を参照しながら詳しく説明する。
図２は、プログラムモードにおける動作を示すフローチ
ャートである。まず、ステップＳ１１において、不揮発
性メモリに記憶されている書き換え条件の読み出しを行
う。次に、ステップＳ１２において、読み出された書き
換え条件に従って、不揮発性メモリのプログラムを行
う。プログラムは、不揮発性メモリセルアレイに含まれ
る複数のメモリセルに対して、１ワードずつ行われる。
について、図２と図３を参照しながら詳しく説明する。
図２は、プログラムモードにおける動作を示すフローチ
ャートである。まず、ステップＳ１１において、不揮発
性メモリに記憶されている書き換え条件の読み出しを行
う。次に、ステップＳ１２において、読み出された書き
換え条件に従って、不揮発性メモリのプログラムを行
う。プログラムは、不揮発性メモリセルアレイに含まれ
る複数のメモリセルに対して、１ワードずつ行われる。
【００２１】次に、ステップＳ１３において、外部から
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
プログラム動作が正しく行われたか失敗したか（パス／
フェイル）の確認（ベリファイ）を行う。さらに、ステ
ップＳ１４において、パス／フェイルの確認結果に基づ
く判断が行われる。パスの場合には、プログラム動作が
正しく行われたので、プログラムモードを終了する。
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
プログラム動作が正しく行われたか失敗したか（パス／
フェイル）の確認（ベリファイ）を行う。さらに、ステ
ップＳ１４において、パス／フェイルの確認結果に基づ
く判断が行われる。パスの場合には、プログラム動作が
正しく行われたので、プログラムモードを終了する。
【００２２】一方、フェイルの場合には、プログラム動
作が失敗したので、ステップ１５以降に進む。まず、ス
テップ１５において、前回使用した書き換え条件に基づ
いてプログラム電圧を増加させる。続いて、ステップＳ
１６において、プログラム電圧の値を不揮発性メモリに
記憶し、再びステップＳ１２に戻ってプログラムを行
う。
作が失敗したので、ステップ１５以降に進む。まず、ス
テップ１５において、前回使用した書き換え条件に基づ
いてプログラム電圧を増加させる。続いて、ステップＳ
１６において、プログラム電圧の値を不揮発性メモリに
記憶し、再びステップＳ１２に戻ってプログラムを行
う。
【００２３】例えば、プログラム電圧として、１０Ｖ、
１５Ｖ、２０Ｖ、２５Ｖの４種類が使用可能であるとす
ると、従来は値の小さい電圧から順に用いていたので、
２０Ｖのプログラム電圧に到達するまでには３回のプロ
グラムを繰り返さなければならなかった。本実施形態に
おいては、前回の書き換えにおいて２０Ｖのプログラム
電圧を用いていた場合には、最初から２０Ｖのプログラ
ム電圧を用いてプログラムを行い、プログラム動作が失
敗したらプログラム電圧を２５Ｖに変更する。これによ
り、１回のプログラムで書き換えに成功する確率が増大
し、プログラムのために必要とする時間を大幅に短縮す
ることができる。
１５Ｖ、２０Ｖ、２５Ｖの４種類が使用可能であるとす
ると、従来は値の小さい電圧から順に用いていたので、
２０Ｖのプログラム電圧に到達するまでには３回のプロ
グラムを繰り返さなければならなかった。本実施形態に
おいては、前回の書き換えにおいて２０Ｖのプログラム
電圧を用いていた場合には、最初から２０Ｖのプログラ
ム電圧を用いてプログラムを行い、プログラム動作が失
敗したらプログラム電圧を２５Ｖに変更する。これによ
り、１回のプログラムで書き換えに成功する確率が増大
し、プログラムのために必要とする時間を大幅に短縮す
ることができる。
【００２４】図３は、イレースモードにおける動作を示
すフローチャートである。まず、ステップＳ２１におい
て、不揮発性メモリに記憶されている書き換え条件の読
み出しを行う。次に、ステップＳ２２において、読み出
された書き換え条件に従って、不揮発性メモリセルのイ
レースを行う。イレースは、不揮発性メモリセルアレイ
に含まれる複数のメモリセルに対して、一括して行われ
る。従って、イレースの際には、書き換え条件データを
不揮発性メモリとは別の記憶領域に移し変えておくこと
が望ましい。
すフローチャートである。まず、ステップＳ２１におい
て、不揮発性メモリに記憶されている書き換え条件の読
み出しを行う。次に、ステップＳ２２において、読み出
された書き換え条件に従って、不揮発性メモリセルのイ
レースを行う。イレースは、不揮発性メモリセルアレイ
に含まれる複数のメモリセルに対して、一括して行われ
る。従って、イレースの際には、書き換え条件データを
不揮発性メモリとは別の記憶領域に移し変えておくこと
が望ましい。
【００２５】次に、ステップＳ２３において、外部から
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
イレース動作が正しく行われたか失敗したか（パス／フ
ェイル）の確認（ベリファイ）を行う。さらに、ステッ
プＳ２４において、パス／フェイルの確認結果に基づく
判断が行われる。パスの場合には、イレース動作が正し
く行われたので、イレースモードを終了する。
入力されたデータと不揮発性メモリから読み出されたデ
ータとを比較することにより、不揮発性メモリにおける
イレース動作が正しく行われたか失敗したか（パス／フ
ェイル）の確認（ベリファイ）を行う。さらに、ステッ
プＳ２４において、パス／フェイルの確認結果に基づく
判断が行われる。パスの場合には、イレース動作が正し
く行われたので、イレースモードを終了する。
【００２６】一方、フェイルの場合には、イレース動作
が失敗したので、ステップ２５以降に進む。まず、ステ
ップ２５において、前回使用した書き換え条件に基づい
てイレース時間を増加させる。続いて、ステップＳ２６
においてイレース時間の値を不揮発性メモリに記憶し、
再びステップＳ２２に戻ってイレースを行う。
が失敗したので、ステップ２５以降に進む。まず、ステ
ップ２５において、前回使用した書き換え条件に基づい
てイレース時間を増加させる。続いて、ステップＳ２６
においてイレース時間の値を不揮発性メモリに記憶し、
再びステップＳ２２に戻ってイレースを行う。
【００２７】例えば、イレース時間として、１秒、５
秒、１０秒、１５秒の４種類が使用可能であるとする
と、従来は値の小さい時間から順に用いていたので、１
０秒のイレース時間に到達するまでには３回のイレース
を繰り返さなければならなかった。本実施形態において
は、前回の書き換えにおいて１０秒のイレース時間を用
いていた場合には、最初から１０秒のイレース時間を用
いてイレースを行い、イレース動作が失敗したらイレー
ス時間を１５秒に変更する。これにより、１回のイレー
スで書き換えに成功する確率が増大し、イレースのため
に必要とする時間を大幅に短縮することができる。
秒、１０秒、１５秒の４種類が使用可能であるとする
と、従来は値の小さい時間から順に用いていたので、１
０秒のイレース時間に到達するまでには３回のイレース
を繰り返さなければならなかった。本実施形態において
は、前回の書き換えにおいて１０秒のイレース時間を用
いていた場合には、最初から１０秒のイレース時間を用
いてイレースを行い、イレース動作が失敗したらイレー
ス時間を１５秒に変更する。これにより、１回のイレー
スで書き換えに成功する確率が増大し、イレースのため
に必要とする時間を大幅に短縮することができる。
【００２８】
【発明の効果】不揮発性メモリを含む従来の半導体装置
においては、データが正しく記憶又は消去されていなか
ったときに、プログラム／イレース電圧を低い電圧から
段階的に高くするか、又は、プログラム／イレース時間
を短い時間から段階的に長くしてプログラム又はイレー
スを繰り返し行っていたので、その回数が増大すると書
換えに要する時間が極端に増加していた。これに対し、
本発明によれば、前回使用したプログラム／イレース電
圧又はプログラム／イレース時間を用いて書き換えを開
始するので、プログラム又はイレースのための時間やチ
ップ面積を極端に増加させることなく、個々の不揮発性
メモリセルの書換え回数を向上させることができる。
においては、データが正しく記憶又は消去されていなか
ったときに、プログラム／イレース電圧を低い電圧から
段階的に高くするか、又は、プログラム／イレース時間
を短い時間から段階的に長くしてプログラム又はイレー
スを繰り返し行っていたので、その回数が増大すると書
換えに要する時間が極端に増加していた。これに対し、
本発明によれば、前回使用したプログラム／イレース電
圧又はプログラム／イレース時間を用いて書き換えを開
始するので、プログラム又はイレースのための時間やチ
ップ面積を極端に増加させることなく、個々の不揮発性
メモリセルの書換え回数を向上させることができる。
【図１】本発明の一実施形態に係る半導体装置の構造を
示すブロック図である。
示すブロック図である。
【図２】図１の半導体装置のプログラムモードにおける
動作を示すフローチャートである。
動作を示すフローチャートである。
【図３】図１の半導体装置のイレースモードにおける動
作を示すフローチャートである。
作を示すフローチャートである。
１０ 不揮発性メモリセルアレイ ２０ ワードラインドライバ ３０ ソースラインドライバ ４０ センスアンプ ５０ 比較回路 ６０ 書き換え条件設定回路 ７０ 高電圧発生回路
Claims (4)
- 【請求項１】 不揮発性メモリを含む半導体装置であっ
て、 前記半導体装置内に記憶されている書き換え条件に基づ
いて、外部から入力されたデータを前記不揮発性メモリ
に記憶する第１の手段と、 前記不揮発性メモリからデータを読み出すためのセンス
アンプと、 外部から入力されたデータと前記不揮発性メモリから読
み出されたデータとを比較することにより、前記不揮発
性メモリにおける記憶動作が正しく行われたか否かを判
断する第２の手段と、 前記不揮発性メモリにおける記憶動作が正しく行われな
かったと前記第２の手段が判断したときに、前記半導体
装置内に記憶されている書き換え条件に基づいて新たな
書き換え条件を設定し記憶する第３の手段と、を具備す
る半導体装置。 - 【請求項２】 前記書き換え条件が、プログラム／イレ
ース電圧又はプログラム／イレース時間であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第３の手段が、書き換え条件を前記
不揮発性メモリの一部の領域に記憶することを特徴とす
る請求項１又は２記載の半導体装置。 - 【請求項４】 前記第３の手段が、前記不揮発性メモリ
のイレースを行う際に、書き換え条件を一時的に記憶す
ることを特徴とする請求項１〜３のいずれか１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186731A JP2002008381A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186731A JP2002008381A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002008381A true JP2002008381A (ja) | 2002-01-11 |
Family
ID=18686838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186731A Withdrawn JP2002008381A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002008381A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008243347A (ja) * | 2007-03-27 | 2008-10-09 | Hynix Semiconductor Inc | フラッシュメモリ装置およびその消去方法 |
| KR101056800B1 (ko) | 2003-02-07 | 2011-08-16 | 르네사스 일렉트로닉스 가부시키가이샤 | 메모리시스템 |
-
2000
- 2000-06-21 JP JP2000186731A patent/JP2002008381A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056800B1 (ko) | 2003-02-07 | 2011-08-16 | 르네사스 일렉트로닉스 가부시키가이샤 | 메모리시스템 |
| US8103899B2 (en) | 2003-02-07 | 2012-01-24 | Renesas Electronics Corporation | Nonvolatile memory system |
| JP2008243347A (ja) * | 2007-03-27 | 2008-10-09 | Hynix Semiconductor Inc | フラッシュメモリ装置およびその消去方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7290109B2 (en) | Memory system and memory card | |
| CN100474452C (zh) | 用于非易失存储器的高效数据验证操作的方法和结构 | |
| US7463520B2 (en) | Memory device with variable trim settings | |
| JP4965106B2 (ja) | 不揮発性メモリ装置及びそれの高速プログラム方法 | |
| KR100926195B1 (ko) | 불휘발성 반도체 기억 장치 | |
| JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
| US20040210729A1 (en) | Nonvolatile memory | |
| JP3672435B2 (ja) | 不揮発性メモリ装置 | |
| JP4730846B2 (ja) | メモリシステム | |
| JP4336342B2 (ja) | 不揮発性半導体記憶装置 | |
| US20220051740A1 (en) | Semiconductor memory device and operation method thereof | |
| EP0438050B1 (en) | Nonvolatile semiconductor memory system | |
| KR100645045B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| JPH09320289A (ja) | 半導体不揮発性メモリ | |
| JP5258244B2 (ja) | 半導体集積回路 | |
| JPH10116223A (ja) | 不揮発性メモリ素子のデータ書込装置及び方法 | |
| JP2002008381A (ja) | 半導体装置 | |
| JP2010033637A (ja) | 不揮発性半導体記憶装置 | |
| JP2005316793A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US5898620A (en) | Method for detecting erroneously programmed memory cells in a memory | |
| KR100863373B1 (ko) | 메모리 시스템 및 메모리 카드 | |
| JP4170261B2 (ja) | 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法 | |
| JP2003022680A (ja) | 半導体記憶装置 | |
| JP2008257804A (ja) | 半導体装置 | |
| CN107633863B (zh) | 存储器装置及其程式化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |