JPH10116223A - 不揮発性メモリ素子のデータ書込装置及び方法 - Google Patents
不揮発性メモリ素子のデータ書込装置及び方法Info
- Publication number
- JPH10116223A JPH10116223A JP20304997A JP20304997A JPH10116223A JP H10116223 A JPH10116223 A JP H10116223A JP 20304997 A JP20304997 A JP 20304997A JP 20304997 A JP20304997 A JP 20304997A JP H10116223 A JPH10116223 A JP H10116223A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- written
- buffer memory
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 データの書込にかかる時間を短縮した不揮発
性メモリ素子のデータ書込装置及び方法を提供するこ
と。 【解決手段】 本発明装置は、書き込むべきデータを一
時的に格納する一時格納手段を備え、複数のセルに書き
込むべきデータを一定の単位で格納してブロック化し、
そのブロック単位でデータを該当アドレスのセルに書き
込むことを特徴とする。
性メモリ素子のデータ書込装置及び方法を提供するこ
と。 【解決手段】 本発明装置は、書き込むべきデータを一
時的に格納する一時格納手段を備え、複数のセルに書き
込むべきデータを一定の単位で格納してブロック化し、
そのブロック単位でデータを該当アドレスのセルに書き
込むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子に係り、
特にデータの書込にかかる時間を短縮した不揮発性メモ
リ素子のデータ書込装置及び方法に関する。
特にデータの書込にかかる時間を短縮した不揮発性メモ
リ素子のデータ書込装置及び方法に関する。
【０００２】
【従来の技術】一般に、半導体メモリ素子は、記憶され
た情報を消して再び新しい情報を格納し得る揮発性メモ
リ素子と、一度格納された情報を永久に保存する不揮発
性メモリ素子に大別される。揮発性メモリ素子としては
データの書込及び読出し可能なＲＡＭがあり、不揮発性
メモリ素子としてはＲＯＭ、ＥＰＲＯＭ、及びＥＥＰＲ
ＯＭがある。不揮発性メモリ素子のＲＯＭは一旦情報が
記憶されると、再びプログラムすることができないメモ
リ素子であり、ＥＰＲＯＭとＥＥＰＲＯＭは記憶された
情報を消去して、再びプログラムして記憶させることの
できる素子である。この不揮発性メモリ素子にデータを
書き込むためには、アドレスをメモリ装置に入力しなが
ら同時に所望のデータを入力する。
た情報を消して再び新しい情報を格納し得る揮発性メモ
リ素子と、一度格納された情報を永久に保存する不揮発
性メモリ素子に大別される。揮発性メモリ素子としては
データの書込及び読出し可能なＲＡＭがあり、不揮発性
メモリ素子としてはＲＯＭ、ＥＰＲＯＭ、及びＥＥＰＲ
ＯＭがある。不揮発性メモリ素子のＲＯＭは一旦情報が
記憶されると、再びプログラムすることができないメモ
リ素子であり、ＥＰＲＯＭとＥＥＰＲＯＭは記憶された
情報を消去して、再びプログラムして記憶させることの
できる素子である。この不揮発性メモリ素子にデータを
書き込むためには、アドレスをメモリ装置に入力しなが
ら同時に所望のデータを入力する。
【０００３】以下、添付図面を参照して従来の不揮発性
メモリ素子へのデータ書込装置及び書込方法を説明す
る。図１と図２にわたるフローチャートは、従来の技術
によるデータの書込動作を示す。従来の技術によるデー
タの書込方法は、メモリ素子のあるメモリ空間にデータ
が書き込まれているかを確認するために、まずアドレス
を初期化して（Ｓ１）、次にアドレスを一つずつ増加さ
せ、該当アドレスのメモリ空間にデータが格納されてい
るかどうか確認する（Ｓ２）。もし、該当アドレスのメ
モリ空間にデータが格納してあれば、ブランク信号を発
生して、該当アドレスのメモリ空間はデータを書き込む
ための対象から除く（Ｓ３）。前記のようなメモリ空間
の検索動作を最終アドレスまで繰り返し行い（Ｓ４）、
空いているメモリ空間の最初アドレスに該当するメモリ
空間からデータを書き込む。
メモリ素子へのデータ書込装置及び書込方法を説明す
る。図１と図２にわたるフローチャートは、従来の技術
によるデータの書込動作を示す。従来の技術によるデー
タの書込方法は、メモリ素子のあるメモリ空間にデータ
が書き込まれているかを確認するために、まずアドレス
を初期化して（Ｓ１）、次にアドレスを一つずつ増加さ
せ、該当アドレスのメモリ空間にデータが格納されてい
るかどうか確認する（Ｓ２）。もし、該当アドレスのメ
モリ空間にデータが格納してあれば、ブランク信号を発
生して、該当アドレスのメモリ空間はデータを書き込む
ための対象から除く（Ｓ３）。前記のようなメモリ空間
の検索動作を最終アドレスまで繰り返し行い（Ｓ４）、
空いているメモリ空間の最初アドレスに該当するメモリ
空間からデータを書き込む。
【０００４】データ書込動作を次に示す。まず、アドレ
スを空いているメモリ空間の最初アドレスとして初期化
する（Ｓ５）。そして、該当アドレスのメモリ空間にデ
ータを書き込むために、繰返値を初期化する（Ｓ６）。
繰返値を初期化しなければ、データの書込動作を無限ビ
ットまで反復するようになる。繰返値を初期化して繰返
し書込回数を制限する。そして、格納させるデータをも
っているコントローラからデータを読み取る（Ｓ７）。
前記読み取ったデータを該当アドレスのメモリ空間に書
き込む（Ｓ８）。この時のデータ書込動作にはｍｓ単位
の時間がかかる。そして、前記データ書込動作によって
メモリ空間に書き込まれたデータがコントローラから読
み取ったデータと一致するかを判断する（Ｓ９）。この
際、コントローラからデータを読み取る動作はμｓ単位
の時間がかかる。前記データが一致しなければ、データ
が一致するまで、或いは設定された繰返し書込回数まで
前記データ書込動作（Ｓ８）、データ比較判断動作（Ｓ
９）を繰り返し行う（Ｓ１０）（Ｓ１１）。この時、設
定された繰返し書込回数までデータの書込動作を行って
データを比較し、一致しなければ、データ書込動作誤り
信号を発生する。この時のデータ書込動作誤りはセル不
良の要因が大きい。前記Ｓ６からＳ１１までの動作を、
アドレスを増加させながら繰り返し、空いているメモリ
空間にデータを書き込む（Ｓ１２）（Ｓ１３）。全体デ
ータの書込動作が終わると、アドレスを再び初期化して
（Ｓ１４）、データベリファイ過程を経るが、その動作
を次に示す。該当アドレスのメモリ空間に書き込まれた
データ及びコントローラのデータを読み出して（Ｓ１
５）データが互いに同一であるかを判断する（Ｓ１
６）。前記のデータベリファイ動作を、アドレスを増加
させながら最終アドレスまで繰り返し行う（Ｓ１８）。
前記の比較判断動作でデータが一致しなければ、ベリフ
ァイ誤り信号を発生する（Ｓ１７）。このようなデータ
ベリファイ過程を経て不揮発性メモリ素子にデータを書
き込む動作を完了する。
スを空いているメモリ空間の最初アドレスとして初期化
する（Ｓ５）。そして、該当アドレスのメモリ空間にデ
ータを書き込むために、繰返値を初期化する（Ｓ６）。
繰返値を初期化しなければ、データの書込動作を無限ビ
ットまで反復するようになる。繰返値を初期化して繰返
し書込回数を制限する。そして、格納させるデータをも
っているコントローラからデータを読み取る（Ｓ７）。
前記読み取ったデータを該当アドレスのメモリ空間に書
き込む（Ｓ８）。この時のデータ書込動作にはｍｓ単位
の時間がかかる。そして、前記データ書込動作によって
メモリ空間に書き込まれたデータがコントローラから読
み取ったデータと一致するかを判断する（Ｓ９）。この
際、コントローラからデータを読み取る動作はμｓ単位
の時間がかかる。前記データが一致しなければ、データ
が一致するまで、或いは設定された繰返し書込回数まで
前記データ書込動作（Ｓ８）、データ比較判断動作（Ｓ
９）を繰り返し行う（Ｓ１０）（Ｓ１１）。この時、設
定された繰返し書込回数までデータの書込動作を行って
データを比較し、一致しなければ、データ書込動作誤り
信号を発生する。この時のデータ書込動作誤りはセル不
良の要因が大きい。前記Ｓ６からＳ１１までの動作を、
アドレスを増加させながら繰り返し、空いているメモリ
空間にデータを書き込む（Ｓ１２）（Ｓ１３）。全体デ
ータの書込動作が終わると、アドレスを再び初期化して
（Ｓ１４）、データベリファイ過程を経るが、その動作
を次に示す。該当アドレスのメモリ空間に書き込まれた
データ及びコントローラのデータを読み出して（Ｓ１
５）データが互いに同一であるかを判断する（Ｓ１
６）。前記のデータベリファイ動作を、アドレスを増加
させながら最終アドレスまで繰り返し行う（Ｓ１８）。
前記の比較判断動作でデータが一致しなければ、ベリフ
ァイ誤り信号を発生する（Ｓ１７）。このようなデータ
ベリファイ過程を経て不揮発性メモリ素子にデータを書
き込む動作を完了する。
【０００５】前記のような従来の技術による不揮発性メ
モリ素子のデータ書込動作においては、一つのメモリ空
間にバイト単位のデータを書き込むとき、１メガバイト
のデータを書き込むのにかかる時間は約２０分程度であ
る。
モリ素子のデータ書込動作においては、一つのメモリ空
間にバイト単位のデータを書き込むとき、１メガバイト
のデータを書き込むのにかかる時間は約２０分程度であ
る。
【０００６】
【発明が解決しようとする課題】前記のような従来の技
術によるデータ書込動作においては、該当アドレスのメ
モリ空間に書き込むデータ単位でコントローラから順次
読み出して書き込むため、次のような問題点があった。
一つのアドレスへの該当データの書込にはｍｓ単位の時
間がかかるが、これはメモリの大きさだけ繰り返される
ので、データの書込動作時間が余分に必要になる。
術によるデータ書込動作においては、該当アドレスのメ
モリ空間に書き込むデータ単位でコントローラから順次
読み出して書き込むため、次のような問題点があった。
一つのアドレスへの該当データの書込にはｍｓ単位の時
間がかかるが、これはメモリの大きさだけ繰り返される
ので、データの書込動作時間が余分に必要になる。
【０００７】本発明はこのような従来の技術による不揮
発性メモリ素子のデータ書込動作の問題点を解決するた
めのもので、データの書込にかかる時間を短縮した不揮
発性メモリ素子のデータ書込装置及び方法を提供するこ
とを目的とする。
発性メモリ素子のデータ書込動作の問題点を解決するた
めのもので、データの書込にかかる時間を短縮した不揮
発性メモリ素子のデータ書込装置及び方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明の不揮発性メモリ
素子のデータ書込装置は、一時格納手段を備え、複数の
セルに書き込むべきデータを一定の単位で格納してブロ
ック化し、そのブロック単位でデータを該当アドレスの
セルに書き込むことを特徴とする。本発明の不揮発性メ
モリ素子のデータ書込方法は、不揮発性メモリ素子に書
き込むデータを一定の単位でブロック化して、単位ブロ
ックのデータをバッファメモリに格納する第１段階と、
前記バッファメモリに格納されたデータを該当ブロック
のセルにビット単位で書き込む第２段階と、前記バッフ
ァメモリのデータがそのアドレスに該当するメモリ空間
に正しく書き込まれたか確認する第３段階と、前記第
１，２，３段階を繰り返して一定の単位でブロック化さ
れる全体のデータを該当アドレスに書き込む第４段階と
を有することを特徴とする。
素子のデータ書込装置は、一時格納手段を備え、複数の
セルに書き込むべきデータを一定の単位で格納してブロ
ック化し、そのブロック単位でデータを該当アドレスの
セルに書き込むことを特徴とする。本発明の不揮発性メ
モリ素子のデータ書込方法は、不揮発性メモリ素子に書
き込むデータを一定の単位でブロック化して、単位ブロ
ックのデータをバッファメモリに格納する第１段階と、
前記バッファメモリに格納されたデータを該当ブロック
のセルにビット単位で書き込む第２段階と、前記バッフ
ァメモリのデータがそのアドレスに該当するメモリ空間
に正しく書き込まれたか確認する第３段階と、前記第
１，２，３段階を繰り返して一定の単位でブロック化さ
れる全体のデータを該当アドレスに書き込む第４段階と
を有することを特徴とする。
【０００９】
【発明の実施の形態】以下、添付図面を参照して本発明
の不揮発性メモリ素子のデータ書込装置及び方法につい
て詳細に説明する。図３は本発明のデータ書込装置の構
成ブロック図であり、図４、５は本発明のデータ書込動
作を示すフローチャートである。本発明のデータ書込装
置は複数個のバッファメモリを含む書き込むべきデータ
を一時的に格納する一時格納手段を備えており、複数の
セルに書き込むべきデータを一定の単位で格納してブロ
ック化し、そのブロック単位でデータを該当アドレスの
セルに書き込む。
の不揮発性メモリ素子のデータ書込装置及び方法につい
て詳細に説明する。図３は本発明のデータ書込装置の構
成ブロック図であり、図４、５は本発明のデータ書込動
作を示すフローチャートである。本発明のデータ書込装
置は複数個のバッファメモリを含む書き込むべきデータ
を一時的に格納する一時格納手段を備えており、複数の
セルに書き込むべきデータを一定の単位で格納してブロ
ック化し、そのブロック単位でデータを該当アドレスの
セルに書き込む。
【００１０】このような本発明の実施形態の不揮発性メ
モリ素子のデータ書込装置はまず、アドレスに応じてブ
ロック値を決定し、入出力ポートを通って入力されるデ
ータを順序通りに一時的に格納する一時格納手段として
のバッファメモリ２８に書き込む第２デコーダ２２を備
えている。バッファメモリ２８は第２デコーダ２２を通
したデータをその容量だけ一時的に格納する。本装置
は、そのバッファメモリ２８のアドレスのビット値を多
重化して出力するＭＵＸ２９を有している。データ処理
部２３は、バッファメモリ２８とＭＵＸ２９とを備え、
バッファメモリ２８アドレスのビット値（アドレス０，
１，２，・・・）を出力する。さらに本装置は、第２デ
コーダ２２で決定されたブロック値に応じて該当ブロッ
クのセルにバッファメモリ２８の該当アドレスのビット
データを逆多重化して出力する第１ＤＥＭＵＸ２４と、
データ処理部２３のデータを逆多重化して出力する第２
ＤＥＭＵＸ２５とを備えている。さらに、本装置は、前
記入出力ポートを通したアドレスをデコードして出力す
る第１デコーダ２１と、第１デコーダ２１のデコーディ
ング値と第１ＤＥＭＵＸ１４を通したビット値とを否定
論理和してそれぞれのワード線に出力するＮＯＲゲート
部２６を備え、かつ前記第２ＤＥＭＵＸ２５を通って出
力されるデータ値を各セルに書き込む読出し／書込み手
段部２７をも備えている。ＮＯＲゲート部２６はそれぞ
れのワード線に対応したそれぞれのＮＯＲゲートから構
成される。前記バッファメモリ２６はＳＲＡＭなどから
構成される。
モリ素子のデータ書込装置はまず、アドレスに応じてブ
ロック値を決定し、入出力ポートを通って入力されるデ
ータを順序通りに一時的に格納する一時格納手段として
のバッファメモリ２８に書き込む第２デコーダ２２を備
えている。バッファメモリ２８は第２デコーダ２２を通
したデータをその容量だけ一時的に格納する。本装置
は、そのバッファメモリ２８のアドレスのビット値を多
重化して出力するＭＵＸ２９を有している。データ処理
部２３は、バッファメモリ２８とＭＵＸ２９とを備え、
バッファメモリ２８アドレスのビット値（アドレス０，
１，２，・・・）を出力する。さらに本装置は、第２デ
コーダ２２で決定されたブロック値に応じて該当ブロッ
クのセルにバッファメモリ２８の該当アドレスのビット
データを逆多重化して出力する第１ＤＥＭＵＸ２４と、
データ処理部２３のデータを逆多重化して出力する第２
ＤＥＭＵＸ２５とを備えている。さらに、本装置は、前
記入出力ポートを通したアドレスをデコードして出力す
る第１デコーダ２１と、第１デコーダ２１のデコーディ
ング値と第１ＤＥＭＵＸ１４を通したビット値とを否定
論理和してそれぞれのワード線に出力するＮＯＲゲート
部２６を備え、かつ前記第２ＤＥＭＵＸ２５を通って出
力されるデータ値を各セルに書き込む読出し／書込み手
段部２７をも備えている。ＮＯＲゲート部２６はそれぞ
れのワード線に対応したそれぞれのＮＯＲゲートから構
成される。前記バッファメモリ２６はＳＲＡＭなどから
構成される。
【００１１】次に、このように構成された本発明の不揮
発性メモリ素子のデータ書込装置のデータ書込動作につ
いて説明する。メモリ素子のあるメモリ空間にデータが
書き込まれているかを確認するためにアドレスを初期化
して（Ｓ３０）、アドレスを一つずつ増加させ（Ｓ３
５）、該当アドレスのメモリ空間にデータが格納されて
いるかを確認する（Ｓ３２）。もし、該当アドレスのメ
モリ空間にデータが格納してあれば、ブランク信号を発
生して、該当アドレスのメモリ空間はデータを書き込む
ための対象から除く（Ｓ３３）。前記のようなメモリ空
間の検索動作を最終アドレスまで繰り返し（Ｓ３４）、
空いているメモリ空間の最初アドレスに該当するメモリ
空間からデータを書き込む。
発性メモリ素子のデータ書込装置のデータ書込動作につ
いて説明する。メモリ素子のあるメモリ空間にデータが
書き込まれているかを確認するためにアドレスを初期化
して（Ｓ３０）、アドレスを一つずつ増加させ（Ｓ３
５）、該当アドレスのメモリ空間にデータが格納されて
いるかを確認する（Ｓ３２）。もし、該当アドレスのメ
モリ空間にデータが格納してあれば、ブランク信号を発
生して、該当アドレスのメモリ空間はデータを書き込む
ための対象から除く（Ｓ３３）。前記のようなメモリ空
間の検索動作を最終アドレスまで繰り返し（Ｓ３４）、
空いているメモリ空間の最初アドレスに該当するメモリ
空間からデータを書き込む。
【００１２】データ書き込み動作を次に示す。まず、バ
ッファメモリ２８のアドレスを初期化し、繰返し書込回
数を制限するために繰返値を初期化する。そして、書き
込むべきデータを特定単位でブロック化して順序通りに
書き込むために、ブロック順番を初期化する（Ｓ３
６）。前記繰返値を初期化しなければ、データの書込動
作を無限ビットまで繰り返す。そのため、繰り返し値を
初期化して繰返し書込回数を制限するものである。そし
て、格納させるデータをもっているコントローラからデ
ータを読み出して該当アドレスのバッファメモリ２８に
書き込む（Ｓ３７）。バッファメモリ２８の大きさが不
揮発性メモリ素子に書き込むデータブロックの大きさで
あるので、現在までバッファメモリ２８に格納されたデ
ータ量を検知する。即ち、書き込まれたビットの桁数と
バッファメモリ２８の大きさとを比較して（Ｓ３８）、
アドレスを増加させながら（Ｓ３９）バッファメモリ２
８の容量だけ、コントローラからデータを読み出して書
き込む。上記のように、バッファメモリ２８の容量だけ
ブロック化されたデータをバッファメモリ２８に書き込
む動作が終わると、そのデータを不揮発性メモリ素子に
書き込むために、バッファメモリ２８のビット桁数を初
期化する（Ｓ４０）。そして、前記バッファメモリ２８
にデータが書き込まれたアドレスだけを選択してアドレ
ス、データ値を読み出して該当アドレスの不揮発性メモ
リセルにデータを書き込む（Ｓ４１）。前記のように該
当アドレスのバッファメモリ２８のデータと書き込まれ
たセルデータが同一であるかを判断して（Ｓ４２）、も
しそうでなければ、繰返し回数まで前記（Ｓ４１）（Ｓ
４２）の動作を繰返し書込回数を増加させながら反復す
る（Ｓ４３）。設定された繰返し書込回数まで反復して
もデータが同一でなければ、データ書込動作誤り信号を
発生する（Ｓ４４）。そして、不揮発性メモリ素子に書
き込まれたデータが該当ブロックの最終ビットであるか
否かを判断して（Ｓ４５）、最終ビットでなければ、繰
返し書込回数を初期化し、ビット桁数を初期化して（Ｓ
４６）、前記（Ｓ４１）〜（Ｓ４６）の動作を繰り返
す。そして、最終ビットであれば、現在不揮発性メモリ
素子に書き込まれたデータが最終ブロックであるか否か
を判断して（Ｓ４７）、そうでなければ、ブロック値を
一つ増加させ、繰返し書込回数を初期化して前記の（Ｓ
３９）段階からデータ書込動作を繰り返し行う。
ッファメモリ２８のアドレスを初期化し、繰返し書込回
数を制限するために繰返値を初期化する。そして、書き
込むべきデータを特定単位でブロック化して順序通りに
書き込むために、ブロック順番を初期化する（Ｓ３
６）。前記繰返値を初期化しなければ、データの書込動
作を無限ビットまで繰り返す。そのため、繰り返し値を
初期化して繰返し書込回数を制限するものである。そし
て、格納させるデータをもっているコントローラからデ
ータを読み出して該当アドレスのバッファメモリ２８に
書き込む（Ｓ３７）。バッファメモリ２８の大きさが不
揮発性メモリ素子に書き込むデータブロックの大きさで
あるので、現在までバッファメモリ２８に格納されたデ
ータ量を検知する。即ち、書き込まれたビットの桁数と
バッファメモリ２８の大きさとを比較して（Ｓ３８）、
アドレスを増加させながら（Ｓ３９）バッファメモリ２
８の容量だけ、コントローラからデータを読み出して書
き込む。上記のように、バッファメモリ２８の容量だけ
ブロック化されたデータをバッファメモリ２８に書き込
む動作が終わると、そのデータを不揮発性メモリ素子に
書き込むために、バッファメモリ２８のビット桁数を初
期化する（Ｓ４０）。そして、前記バッファメモリ２８
にデータが書き込まれたアドレスだけを選択してアドレ
ス、データ値を読み出して該当アドレスの不揮発性メモ
リセルにデータを書き込む（Ｓ４１）。前記のように該
当アドレスのバッファメモリ２８のデータと書き込まれ
たセルデータが同一であるかを判断して（Ｓ４２）、も
しそうでなければ、繰返し回数まで前記（Ｓ４１）（Ｓ
４２）の動作を繰返し書込回数を増加させながら反復す
る（Ｓ４３）。設定された繰返し書込回数まで反復して
もデータが同一でなければ、データ書込動作誤り信号を
発生する（Ｓ４４）。そして、不揮発性メモリ素子に書
き込まれたデータが該当ブロックの最終ビットであるか
否かを判断して（Ｓ４５）、最終ビットでなければ、繰
返し書込回数を初期化し、ビット桁数を初期化して（Ｓ
４６）、前記（Ｓ４１）〜（Ｓ４６）の動作を繰り返
す。そして、最終ビットであれば、現在不揮発性メモリ
素子に書き込まれたデータが最終ブロックであるか否か
を判断して（Ｓ４７）、そうでなければ、ブロック値を
一つ増加させ、繰返し書込回数を初期化して前記の（Ｓ
３９）段階からデータ書込動作を繰り返し行う。
【００１３】前記のような本発明の不揮発性メモリ素子
のデータ書込装置及び方法では、データをバッファメモ
リの容量だけブロック化してセルに書き込むので、デー
タ書込動作にかかる時間を短縮することができる。そし
て、前記バッファメモリの容量を変化させることによ
り、一度に書き込まれるデータの量を決定することがで
きる。
のデータ書込装置及び方法では、データをバッファメモ
リの容量だけブロック化してセルに書き込むので、デー
タ書込動作にかかる時間を短縮することができる。そし
て、前記バッファメモリの容量を変化させることによ
り、一度に書き込まれるデータの量を決定することがで
きる。
【００１４】
【発明の効果】本発明の不揮発性メモリ素子のデータ書
込装置及び方法は、不揮発性メモリ素子にデータを書き
込むとき、データをブロック化してビット単位で書き込
むので、データの書込にかかる時間を効率的に短縮する
ことができる。
込装置及び方法は、不揮発性メモリ素子にデータを書き
込むとき、データをブロック化してビット単位で書き込
むので、データの書込にかかる時間を効率的に短縮する
ことができる。
【図１】 従来の技術によるデータ書込動作を示すフロ
ーチャート。
ーチャート。
【図２】 従来の技術によるデータ書込動作を示すフロ
ーチャート。
ーチャート。
【図３】 本発明の実施形態のデータ書込装置の構成ブ
ロック図。
ロック図。
【図４】 本発明の実施形態のデータ書込動作を示すフ
ローチャート。
ローチャート。
【図５】 本発明の実施形態のデータ書込動作を示すフ
ローチャート。
ローチャート。
２１ 第１デコーダ ２２ 第２デコーダ ２３ データ処理部 ２４ 第１ＤＥＭＵＸ ２５ 第２ＤＥＭＵＸ ２６ ＮＯＲゲート部 ２７ 読出し／書込み手段部 ２８ バッファメモリ ２９ ＭＵＸ
Claims (7)
- 【請求項１】 一時的にデータを格納する一時格納手段
を備え、複数のセルに書き込むべきデータを一定の単位
で格納してブロック化し、そのブロック単位でデータを
該当アドレスのセルに書き込むことを特徴とする不揮発
性メモリ素子のデータ書込装置。 - 【請求項２】 一時格納手段はブロックの一単位の容量
を有する複数個のバッファメモリから構成されることを
特徴とする請求項１記載の不揮発性メモリ素子のデータ
書込装置。 - 【請求項３】 アドレスに応じてブロック値を決定し、
入出力ポートを通って入力されるデータをデコードして
出力する第２デコーダと、 前記第２デコーダを経たデータをその容量だけ格納する
バッファメモリ及びそのバッファメモリアドレスのビッ
ト値を多重化して出力するＭＵＸからなるデータ処理部
と、 前記第２デコーダで決定されたブロック値に応じて該当
ブロックのセルに前記バッファメモリの該当アドレスの
ビット桁値を逆多重化して出力する第１ＤＥＭＵＸと、 前記データ処理部のデータを逆多重化して出力する第２
ＤＥＭＵＸと、 前記入出力ポートを通したアドレスをデコードして出力
する第１デコーダと、 前記第１デコーダのデコーディング値と第２ＤＥＭＵＸ
を経たビット値とを否定論理和してそれぞれのワード線
に出力するＮＯＲゲート部と、 前記第２ＤＥＭＵＸを通って出力されるデータ値を各セ
ルに書込む読み取り／書込手段部とを有することを特徴
とする不揮発性メモリ素子のデータ書込装置。 - 【請求項４】 不揮発性メモリ素子のデータ書込動作に
おいて、 前記不揮発性メモリ素子に書き込むデータを一定の単位
でブロック化して、単位ブロックのデータをバッファメ
モリに格納する第１段階と、 前記バッファメモリに格納されたデータを該当ブロック
のセルにビット単位で書き込む第２段階と、 前記バッファメモリのデータがそのアドレスに該当する
メモリ空間に書き込まれたか確認する第３段階と、 前記第１，２，３段階を繰り返して一定の単位でブロッ
ク化される全体データを該当アドレスの不揮発性メモリ
素子に書き込む第４段階とを含むことを特徴とする不揮
発性メモリ素子のデータ書込方法。 - 【請求項５】 単位ブロックのデータをバッファメモリ
に格納する段階前に、アドレスを初期化して全体アドレ
スのメモリ空間にデータが書き込まれているかを順次判
断して、空いているメモリ空間を検索する段階をさらに
含むことを特徴とする請求項４記載不揮発性メモリ素子
のデータ書込方法。 - 【請求項６】 第１段階は、 バッファメモリのアドレスを初期化し、繰返し書込回
数、ブロック順番を初期化する段階と、 コントローラから該当アドレス情報及びそのデータを読
み出してバッファメモリに書き込む段階と、 バッファメモリに書き込んだビット桁数とバッファメモ
リの大きさとを比較してバッファメモリの容量だけデー
タが書き込まれたか判断する段階と、 アドレスを一つずつ増加して前記の第２，３段階を繰り
返してバッファメモリの容量だけデータをコントローラ
から読み出して書き込む段階とからなる請求項４記載の
不揮発性メモリ素子のデータ書込方法。 - 【請求項７】 第３段階は、 該当アドレスの不揮発性メモリ素子のメモリ空間に書き
込まれたデータとバッファメモリから読み出したデータ
とが同一であるか判断する段階と、 データが同一でなければ、設定された繰返し書込回数だ
けデータ書込動作及び第１ステップを繰り返し行う段階
と、 該当ブロックの最終ビットまでビット桁数を増加させな
がら前記の第１，２段階とを繰り返し行う段階とからな
る請求項４記載の不揮発性メモリ素子のデータ書込方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR39726/1996 | 1996-09-13 | ||
| KR1019960039726A KR100232231B1 (ko) | 1996-09-13 | 1996-09-13 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116223A true JPH10116223A (ja) | 1998-05-06 |
| JP3961629B2 JP3961629B2 (ja) | 2007-08-22 |
Family
ID=19473646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20304997A Expired - Fee Related JP3961629B2 (ja) | 1996-09-13 | 1997-07-29 | 不揮発性メモリ素子のデータ書込装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5986965A (ja) |
| JP (1) | JP3961629B2 (ja) |
| KR (1) | KR100232231B1 (ja) |
| DE (1) | DE19724471C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012198953A (ja) * | 2011-03-18 | 2012-10-18 | Toshiba Corp | 不揮発性半導体メモリ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803080A1 (fr) * | 1999-12-22 | 2001-06-29 | St Microelectronics Sa | Memoire flash programmable page par page |
| JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
| DE10226485A1 (de) * | 2002-06-14 | 2005-06-23 | Infineon Technologies Ag | Halbleiterspeicher mit Adressdecodiereinheit |
| KR100725390B1 (ko) * | 2005-01-06 | 2007-06-07 | 삼성전자주식회사 | 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법 |
| KR100685532B1 (ko) | 2005-03-15 | 2007-02-22 | 주식회사 하이닉스반도체 | 독출속도를 향상시키기 위한 버퍼 메모리를 갖는 불휘발성메모리 장치 |
| TWI308692B (en) * | 2005-10-26 | 2009-04-11 | Sunplus Technology Co Ltd | Programmable memory and accessing method of the same |
| WO2010068794A2 (en) | 2008-12-10 | 2010-06-17 | The General Hospital Corporation | Hif inhibitors and use thereof |
| HUE044698T2 (hu) | 2015-08-17 | 2019-11-28 | Kura Oncology Inc | Kezelési módszer rákos páciensek kezelésére farnezil-transzferáz inhibitorokkal |
| CN110325212B (zh) | 2016-11-03 | 2022-03-22 | 库拉肿瘤学公司 | 用于治疗癌症的方法的法尼基转移酶抑制剂 |
| CN107481684B (zh) * | 2017-07-24 | 2019-05-31 | 武汉华星光电技术有限公司 | 多路复用器控制电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2724046B2 (ja) * | 1991-02-07 | 1998-03-09 | 富士写真フイルム株式会社 | Ｉｃメモリカードシステム |
| JP3594626B2 (ja) * | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
| US5488711A (en) * | 1993-04-01 | 1996-01-30 | Microchip Technology Incorporated | Serial EEPROM device and associated method for reducing data load time using a page mode write cache |
| JPH07319744A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | フラッシュメモリを用いたファイルシステム |
| US5696929A (en) * | 1995-10-03 | 1997-12-09 | Intel Corporation | Flash EEPROM main memory in a computer system |
-
1996
- 1996-09-13 KR KR1019960039726A patent/KR100232231B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 DE DE19724471A patent/DE19724471C2/de not_active Expired - Fee Related
- 1997-07-18 US US08/896,985 patent/US5986965A/en not_active Expired - Lifetime
- 1997-07-29 JP JP20304997A patent/JP3961629B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012198953A (ja) * | 2011-03-18 | 2012-10-18 | Toshiba Corp | 不揮発性半導体メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19724471A1 (de) | 1998-03-26 |
| JP3961629B2 (ja) | 2007-08-22 |
| DE19724471C2 (de) | 2001-05-03 |
| KR19980021002A (ko) | 1998-06-25 |
| US5986965A (en) | 1999-11-16 |
| KR100232231B1 (ko) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1724786B1 (en) | Method for accessing one-time programmable memory | |
| US7890694B2 (en) | Latched address multi-chunk write to EEPROM | |
| US7526601B2 (en) | Data rewriting method for flash memory using partial erases | |
| US7203791B2 (en) | Flash memory device with partial copy-back mode | |
| US7433219B2 (en) | Method and apparatus for address allotting and verification in a semiconductor device | |
| KR20040101222A (ko) | 섹터 포인터들을 활용하는 메모리 맵핑 장치 | |
| JP2001176290A (ja) | 不揮発性半導体記憶装置 | |
| JP2004265162A (ja) | 記憶装置およびアドレス管理方法 | |
| JPH10116223A (ja) | 不揮発性メモリ素子のデータ書込装置及び方法 | |
| US6888764B2 (en) | Semiconductor device including semiconductor memory | |
| CN100483550C (zh) | 在闪存装置中用于不同操作的专用冗余电路及其操作方法 | |
| US9396769B1 (en) | Memory device and operating method of same | |
| US8634261B2 (en) | Semiconductor memory device and method of operating the same | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2004071092A (ja) | 消去動作時間を短縮したフラッシュメモリ | |
| US6198675B1 (en) | RAM configurable redundancy | |
| JPH10134588A (ja) | 半導体不揮発性記憶装置及びその書き込み方法 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| US11443814B1 (en) | Memory structure with marker bit and operation method thereof | |
| WO2003003379A1 (en) | Non-volatile memory and accelerated test method for address decoder by added modified dummy memory cells | |
| KR100223264B1 (ko) | 플래쉬 메모리 셀의 소거확인 방법 | |
| JP6306777B2 (ja) | 半導体記憶装置 | |
| KR100300864B1 (ko) | 불휘발성 메모리의 프로그래밍 장치 | |
| JP2002008381A (ja) | 半導体装置 | |
| JP2008103076A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |