JP2724046B2 - Ｉｃメモリカードシステム - Google Patents

Ｉｃメモリカードシステム

Info

Publication number
JP2724046B2
JP2724046B2 JP3036539A JP3653991A JP2724046B2 JP 2724046 B2 JP2724046 B2 JP 2724046B2 JP 3036539 A JP3036539 A JP 3036539A JP 3653991 A JP3653991 A JP 3653991A JP 2724046 B2 JP2724046 B2 JP 2724046B2
Authority
JP
Japan
Prior art keywords
data
signal
memory card
address
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3036539A
Other languages
English (en)
Other versions
JPH04256088A (ja
Inventor
幹夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP3036539A priority Critical patent/JP2724046B2/ja
Priority to EP92101894A priority patent/EP0498392B1/en
Priority to DE69216646T priority patent/DE69216646T2/de
Publication of JPH04256088A publication Critical patent/JPH04256088A/ja
Priority to US08/387,376 priority patent/US5548741A/en
Application granted granted Critical
Publication of JP2724046B2 publication Critical patent/JP2724046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、たとえば画像データな
どのデータを記録するためのICメモリカードシステムに
関する。
【０００２】
【従来の技術】近年、たとえば、ディジタル電子スチル
カメラにおいては、撮像した画像を表わす画像データを
記録する媒体として半導体メモリを用いたICメモリカー
ドが使用されるようになってきた。
【０００３】このようなICメモリカードとしては、SRAM
（スタティックRAM)が多く適用されているが、最近では
主として経済性の点からEEPROM（電気的に消去および再
書込可能なメモリ) を用いる傾向もある。このため、デ
ィジタル電子スチルカメラシステムとしては、ICメモリ
カードに対するインタフェースがSRAMおよびEEPROMの双
方に互換性があることが望ましい。
【０００４】従来、SRAMを用いたICメモリカードシステ
ムの場合に、たとえばICメモリカードに入出力するデー
タバスが８ビットの並列転送バスの場合、そのコネクタ
には、８端子(D0 〜D7) が使用される。これらの８端子
には、メモリチップに読み出しまたは書き込まれるデー
タのみならず、その記憶位置を指定するアドレスも供給
される。
【０００５】これらデータとアドレスとの区別は、別な
２つのステート端子(A0,A1) の論理状態で指定される。
メモリチップの記憶領域を指定するアドレスが複数バイ
トで構成される場合、これら２つのステート端子の論理
状態の組合せでそれらのバイトが指定される。
【０００６】たとえば、64Kbyte を越える記憶容量を有
するSRAMを用いたICメモリカードの場合は、アドレスが
３バイトにて構成されている。この場合、２つのステー
ト端子A0,A1 が共に低レベル「LL」の場合に下位バイト
のアドレスの読み込み、「HL」の場合に中位バイトのア
ドレスの読み込み、「LH」の場合に上位バイトのアドレ
スの読み込み、さらに、ステート端子の状態が「HH」の
場合にデータの読み込みまたは書き込みを示すようにな
っていた。
【０００７】このデータの書き込みおよび読み出しの区
別は、別に設けられたリード端子およびライト端子の論
理状態にて指定される。たとえばリード端子が高レベル
「H」 となったときにデータの読み込み、ライト端子が高
レベル「H」 となったときにデータの書き込みが行なわれ
る。このようにSRAMを用いたICメモリカードのコネクタ
には、データおよびアドレスを入出力するためのデータ
端子と、これらの区別を行なうためのステート端子と、
読み込みまたは書き込みの区別を行なうためのリード端
子およびライト端子とを備えてこれらの端子に供給され
るカメラ側からの制御信号に基づいてデータの書き込み
および読み出しを行なっていた。
【０００８】ところで、EEPROMにおいては、データの書
き換え時にそのデータを書き込もうとするアドレスに前
回のデータが格納されている場合、この前回のデータを
消去した後でなければ、次のデータを書き込めない。こ
の消去電圧および書き込み電圧として、5Vの論理電圧Vc
c の他に12V のプログラム電圧Vpp が必要であった。ま
た、EEPROMを用いたICメモリカードは、SRAMを用いたも
のと異なる動作を行なうので、たとえば消去動作、ベリ
ファイ動作などを行なうので、これらの動作中にカメラ
側からの制御信号およびデータの送出を一時停止させる
ために、カード側からホスト側に処理中であることを示
す指示信号を送出する必要があった。
【０００９】これらプログラム電圧端子およびカード側
指示端子を備えたものとして、日本電子工業振興協会(J
EIDA) のICメモリカードラインにて提案されているI/O
バス方式があった。
【００１０】
【発明が解決しようとする課題】しかしながら、上記I/
O バス方式のEEPROMを用いたICメモリカードでは、消去
動作の判断および消去信号の生成等をカード内部にて行
なわなければならなかった。このため、従来のI/O バス
方式におけるEEPROMを用いたICメモリカードは、SRAMを
用いたICメモリカ−ドに比べてその制御部の構成が複雑
となり、また、その動作も遅くなるという欠点があっ
た。
【００１１】本発明はこのような従来技術の欠点を解消
し、ホスト装置にSRAMおよびEEPROMを用いたICメモリカ
ードを共通に用いることができ、かつEEPROMを用いたカ
ードの内部構成を簡略化することができ、さらに処理動
作の迅速化を図ったICメモリカードシステムを提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明によるICメモリカ
ードシステムは、上記課題を解決するために、データ記
録媒体としてSRAMまたはEEPROMを内蔵したICメモリカー
ドをホスト装置に着脱自在に構成したICメモリカードシ
ステムにおいて、ICメモリカードとホスト装置との間の
コネクタに、データおよびアドレスを転送するためのバ
スが接続される複数のデータアドレス共通端子と、この
データアドレス共通端子にて入出力されるデータおよび
アドレスの区別を行なうためのステート信号が供給され
るステート端子と、EEPROMを内蔵したICメモリカードに
てデータの書き換えを行なう場合に、そのアドレスのデ
ータの消去をホスト装置側からICメモリカード側へ指示
するための消去信号が供給される消去信号用端子と、EE
PROMを内蔵したICメモリカード内にて処理を行なってい
る場合に、ホスト装置側にアクセスの一時停止を指示す
るBUSY信号を送出するためのカ−ド側指示端子とを備え
たことを特徴とする。
【００１３】この場合、ICメモリカードにてそのデータ
の書き換えを行なう際に、EEPROMを内蔵したICメモリカ
ードではホスト装置側から供給される消去信号に基づい
て消去動作を行ない、この間にそのICメモリカードはホ
スト側にBUSY信号を送出してデータの転送待ちを指示す
る、一方、SRAMを内蔵したICメモリカードでは消去信号
を無視してそのままホスト装置側から供給されるデータ
の書き込み動作を行なう。
【００１４】一方、ホスト装置は、ICメモリカードのデ
ータの書き換えを行なう場合に、アドレス送出のための
ステート信号とともに前回のデータの消去を行なうため
の消去信号を送出する制御部を有する。
【００１５】また、EEPROMを内蔵したICメモリカード
は、ホスト装置から供給されるそれぞれの制御信号に基
づいて消去モード信号、ライトモード信号およびリード
モード信号を送出する動作モードデコーダと、この動作
モードデコーダから送出される消去モード信号に基づい
て消去動作を行なわせる消去シーケンサと、動作モード
デコーダから送出されるライトモード信号に基づいてデ
ータの書き込みを行なわせるライトシーケンサと、動作
モードデコーダから送出されるリードモード信号に基づ
いてデータの読み込みを行なわせるリードシーケンサと
を備えたことを特徴とする。
【００１６】
【作用】本発明によるICメモリカードシステムによれ
ば、データの処理を行なうホスト装置は、装着されたIC
メモリカードのデータの書き換えを行なう場合に、その
ICメモリカードに内蔵されたSRAMまたはEEPROMの区別な
く、アドレスを送る際にデータとの区別を指示するステ
ート信号を送出するとともに、前回のデータの消去を行
なうための消去信号を送出する。この場合、EEPROMを内
蔵したICメモリカードでは、その消去信号に基づいてデ
ータの消去を行ない、この間にホスト装置へBUSY信号を
送出する。また、SRAMを内蔵したICメモリカードでは消
去信号を無視してデータの入力を待つ。ホスト装置は、
EEPROMを内蔵したICメモリカードからBUSY信号を受ける
と、データの送出を一時停止して、BUSY信号が送られて
こないSRAMの場合にはデータの送出をそのまま続けて行
なう。ホスト装置は、EEPROMを内蔵したICメモリカード
から送出されているBUSY信号が解除されると、データの
送出を開始する。
【００１７】このようにホスト装置は、データの送出を
待つか否かの判断のみにてSRAM、EEPROM 共通にその動作
を行なう。また、EEPROMを内蔵したICメモリカードで
は、消去の判断をカード内部にて行なうことなく、ホス
ト側から送出される消去信号に基づいてその動作を行な
う。
【００１８】
【実施例】次に添付図面を参照して本発明によるICメモ
リカードシステムの実施例を詳細に説明する。この実施
例におけるICメモリカードシステムは、図１に示すよう
に電子スチルカメラ等のホスト処理装置100 に、データ
記録媒体としてEEPROMを内蔵したICメモリカード200ま
たは図示しないSRAMを内蔵したICメモリカードがコネク
タ300 を介して共通に着脱自在に接続される。以下、EE
PROMが内蔵されたICメモリカード200 をホスト処理装置
100 に接続した場合を例に挙げて説明する。
【００１９】図１においてホスト処理装置100 は、ICメ
モリカード200 の制御に関する部分のみが図示されてお
り、この実施例に直接関係のない他の部分はその説明を
省略する。このホスト処理装置100 は、データ変換部(C
ODER)102と、カードインタフェース(CDIF)部104 と、シ
ステムコントローラ部106 とを備えている。
【００２０】データ変換部102 は、たとえば画像データ
をICメモリカード200 の記録形式に適合するデータに符
号化する符号化回路と、ICメモリカード200 から読み出
したデータをホスト処理装置100 の画像データに複号す
る復号回路とを備えている。これら符号化されたデータ
はデータ変換部102 から、およびICメモリカード200か
ら読み出されたデータはこのデータ変換部102 に、カー
ドインタフェース104に接続されたデータバス(DATA)を
介して転送される。
【００２１】また、この実施例におけるデータ変換部10
2 は、カードインタフェース104 を介してICメモリカー
ド200 へデータの記録およびデータの読み出しに関する
制御信号を送出する機能を有する。この制御信号として
は、符号化回路にて変換したデータをICメモリカード20
0 に記録することを指示するためのライト信号CWR と、
ICメモリカード200 からデータを読み出すことを指示す
るためのリード信号CRD とがある。その読み出し先アド
レスまたは書き込み先アドレスは、データ送出前にデー
タバス(DATA)を介して送出される。これらアドレスおよ
びそれぞれの制御信号は、システムコントローラ部106
にある中央処理装置(CPU) （図示略）にて生成される。
さらに、このカード変換部102 は、カードインタフェー
ス104 を介してICメモリカード200 から、カード内部に
て処理を行なっていることを示すBUSY信号を入力する
と、次に送出する制御信号またはデータの送出待ちを行
なうように制御される。
【００２２】カードインタフェース部104 は、コネクタ
300 に接続されてICメモリカード200 とデータ変換部10
2 との間にて信号の送受信を行なう入出力インタフェー
スである。このカードインタフェース部104 では、デー
タ変換部102 から送出されるデータおよび制御信号に加
えて、データまたはアドレスの送出の区別を示すステー
ト信号A0,A1 およびEEPROMにおけるデータ書き換えの際
に必要とする消去信号A2を送出する。これら制御信号A0
〜A2もシステムコントーラ106 の中央処理装置CPU にて
生成される。
【００２３】システムコントローラ106 は、データ変換
部102 およびカードインタフェース104 を制御するため
の制御部であり、データ変換部102 にて符号化されたデ
ータをICメモリカード200へ書き込む際に、その書き込
みのためのライト信号CWR およびアドレスを生成して、
これらをデータ変換部102 を介して送出するとともに、
書き込み先アドレスおよびデータの区別を示すステート
信号A0,A1 およびデータ書き換えに必要な消去信号A2を
カードインタフェース104を介して送出する機能を有す
る。またICメモリカード200 からデータを読み出す際
に、そのデータを読み出すためのリード信号CRD および
読み出し先アドレスを生成して、これらをデータ変換部
102 を介して送出し、その際のステート信号A0,A1 をカ
ードインタフェース104 を介して送出する。これらの制
御および各信号の生成は、その中央処理装置(CPU) にて
行なわれる。
【００２４】ICメモリカード200 は、ホスト処理装置10
0 から送出される制御信号およびアドレスの入出力処理
を行なうI/O 部400 と、EEPROMセル502 を備えたメモリ
チップ部500 とから構成されている。EEPROMセル502
は、ブロック消去型のEEPROM（電気的消去および再書き
込み可能なROM ）にて構成されており、複数のブロック
#1,#2...を備えている。この実施例のブロック#1,#2...
はそれぞれ8Kbyteの容量を有しており、データの書き込
みおよび読み出しは８ビットづつ行なわれて、消去は8K
byte全部が一度に消去される。
【００２５】各ブロック#1,#2,... は、その先頭アドレ
スがI/O 部400 にてアクセスされて、アドレスコントロ
ール504 にてそのアドレスがインクリメントされること
によりそのデータの読み出しまたは書き込みが行なわれ
る。その読み出しおよび書き込みのコマンドはコマンド
ROM 506 から送出される。読み出されたデータまたは書
き込みのためのデータは、バッファ508 を介してホスト
処理装置100 に転送され、または各ブロック#1,#2...に
入力される。
【００２６】メモリチップ部500 において、ベリファイ
ECC 510 は、EEPROMセル502 の各ブロック#1,#2...にデ
ータが書き込まれる度毎に、そのデータのエラーチェッ
ク等を行なってデータのベリファイすなわち照合を行な
う回路である。転送クロック回路512 は、データの転送
および読み込みを行なう際に必要とする同期信号を生成
して送出する回路である。使用エリアマップ514 は、EE
PROMセル502 の各ブロック#1,#2...のデータ格納状態を
指示する回路であり、たとえば、使用不可となったブロ
ック等の指示を行なう。
【００２７】I/O 部400 は、ホスト処理装置100 から送
出される制御信号すなわちステート信号A0,A1 、消去信
号A2、ライト信号WRおよびリード信号RDおよびアドレス
をそれぞれ読み込んでメモリチップ部500 にアクセスを
行なう回路である。このI/O 部400 は、アドレスラッチ
回路402 と、アドレスデコーダ404 と、動作モードデコ
ーダ406 と、消去シーケンサ408 と、ライトシーケンサ
410 と、リードシーケンサ412 とを備えている。
【００２８】アドレスラッチ回路402 は、複数のアドレ
スレジスタから構成されており、ホスト処理装置100 か
らデータバスを介して転送される複数バイトのアドレス
をそれぞれのバイト毎にラッチするラッチ回路である。
ブロックデコーダ404 は、アドレスラッチ回路402 にて
ラッチされたアドレスを解読して、そのアドレスにて指
定されるEEPROMセル502 の各ブロック#1,#2...をアクセ
スするブロックイネーブル信号BE#1,BE#2...を送出する
回路である。
【００２９】動作モードデコーダ406 は、ホスト処理装
置100 からコネクタ300 を介してステート信号A0,A1 、
消去信号A2、ライト信号WRおよびリード信号RDを入力し
て、これらの信号から消去モード信号Se、ライトモード
信号Swおよびリードモード信号Srをそれぞれ送出すると
ともに、アドレスラッチ回路402 の各レジスタを起動す
る選択信号Ssを送出する回路である。
【００３０】詳しくは、ステート信号A0,A1 がともに低
レベル「Low」 で、ライト信号WRが高レベル「High」となっ
たときに、アドレスラッチ回路402 の第１のレジスタを
起動する選択信号Ssを送出して８ビットにて示される下
位アドレスをラッチ回路402 にラッチさせる。ステート
信号A0が高レベル「High」、ステート信号A1が低レベル「L
ow」 で、ライト信号WRが高レベル「High」となったときに
第２のレジスタを起動させる選択信号Ssを送出して中位
アドレスをアドレスラッチ回路402 にラッチさせる。さ
らにステート信号A0が「Low」 となり、ステート信号A1が
高レベル「High」となって、ライト信号WRが高レベル「Hig
h」となったときに第３のレジスタを起動させる選択信号
Ssを送出して、上位アドレスをラッチさせる。
【００３１】また、この動作モードデコーダ406 は、ホ
スト処理装置100 からステート信号A0, A1とともに消去
信号A2を受けると、アドレスの読み込みの後に、消去シ
ーケンサ408 へ消去モード信号Seを送出する。消去信号
A2は通常高レベル「High」であり、消去の場合に消去動作
の直前だけ低レベル「Low」 となる。その後、データが送
出されてライト信号WRが「High」となると、ライトシーケ
ンサ410 へライトモード信号Swを送出する。また、アド
レスが読み込まれた後にリード信号RDが「High」となった
ときは、リードシーケンサ412 へリードモード信号Srを
送出する。
【００３２】消去シーケンサ408 は、動作モードデコー
ダ406 から消去モード信号Seを受けてメモリチップ部50
0 を動作させる回路である。詳しくは、この消去シーケ
ンサ406 は、動作モードデコーダ406 から消去モード信
号Seを受けると、コマンドROM 506 をアクセスして消去
コマンドをEEPROMセル502 に送出させ、ブロックデコー
ダ404 にて指定されているブロックの内容を消去させる
制御を行なう。
【００３３】ライトシーケンサ410 は、ライトモード信
号Swを受けて、メモリチップ部500 に書き込み動作を行
なわせる順序制御を行なう回路である。詳しくは、ライ
トモード信号Swを受けると、バッファ508 と転送クロッ
ク回路512 を起動して、このときホスト処理装置100 か
ら送られてくるデータをバッファ508 に読み込ませる。
この後、コマンドROM 506 をアクセスすることにより、
ライトコマンドをEEPROMセル502 に送出させて、かつ転
送クロック回路512 およびバッファ508 を起動させてデ
ータをブロックデコーダ404 にてアクセスされているブ
ロックに書き込ませる。続いて、ベリファイ回路510 を
起動して、ブロックに書き込まれたデータとバッファに
蓄積されたデータとの照合を行なわせる。照合が終了す
ると、アドレスコントロール504 を起動してアドレスを
インクリメントさせる。以下同様に、ホスト処理装置10
0 から送られてくるデータ８ビット毎にデータの書き込
み、アドレスのインクリメントを行ないつつ上記動作を
繰り返し行なわせる。
【００３４】リードシーケンサ412 は、動作モードデコ
ーダ406 からリードモード信号Srを受けて、メモリチッ
プ部500 に読み出し動作を行なわせる順序制御を行なう
回路である。詳しくは、リードモード信号Srを受ける
と、コマンドROM 506 を起動してリードコマンドをEEPR
OMセル502 に送出させ、かつバッファ508 および転送ク
ロック回路512 を起動してブロックデコーダ404 にてア
クセスされているブロックからデータを読み出させる制
御を行なう。この場合も書き込み動作と同様に８ビット
づつ繰り返し行なわれる。
【００３５】このICメモリカード200 とホスト処理装置
100との間のコネクタ300 は、図２に示すように20ピン
の構成となっている。図２において、端子1,20は接地端
子、端子２〜９はデータおよびアドレスが供給されるデ
ータ端子である。端子10はホスト処理装置側100 からIC
メモリカ−ド200 へ読み出し用の電圧として5Vが供給さ
れる論理電源端子である。端子11は書き込みおよび消去
用の電圧として12V が供給されるプログラム電源端子で
ある。端子12はICメモリカード200 側からホスト処理装
置100 へその処理中状態を指示するためBUSY信号が供給
されるカード側指示端子である。端子13はカードをアク
ティブとするためのカードイネーブル端子である。端子
14および15はステート信号A0,A1 が供給されるステート
端子、端子16はリード信号RDが供給されるリード端子、
端子17はライト信号WRが供給されるライト端子である。
端子18はICメモリカード200 に設けられた書き込み保護
スイッチがオンとなっている場合にホスト処理装置100
側へ書き込み禁止信号が送出されるカードライトプロテ
クト端子である。端子19は消去信号A2が供給される消去
信号端子である。
【００３６】これらの端子は、EEPROMを内蔵したICメモ
リカード200 だけでなく、SRAMを内蔵したICメモリカー
ドにも適用されるが、SRAMを内蔵したICメモリカードの
場合は、プログラム電源端子11、カード側指示端子12お
よび消去信号端子19がカード内部に接続されず、これら
の信号を無視した状態で動作する。
【００３７】次に、上記構成におけるICメモリカードシ
ステムの動作を図１、図３および図４を参照して説明す
る。操作者は、ICメモリカード200 をそのコネクタ300
を電子スチルカメラ等のホスト処理装置100 に接続する
ことにより装着して、ホスト処理装置100 の所定の操作
を行う。
【００３８】まず、データの書き込みを行う場合は、図
３に示すようにホスト処理装置側100 からデータの書き
込み番地を指定するアドレス信号がデータ端子D0〜D7を
介して１バイトづつ下位アドレス、中位アドレス、上位
アドレスの順序にて連続的に３回続けて送られてくる。
このときステート信号A0は、下位アドレスのときに「Lo
w」 、中位アドレスのときに「High」、上位アドレスのと
きに「Low」 として送出され、またステート信号A1は、下
位アドレスおよび中位アドレスのとき「Low」 、上位アド
レスのときに「High」として送られる。さらに、消去信号
A2はアドレスすべてを送る間に「Low」 となって送出され
る。また、ライト信号WRは、それぞれのアドレス毎に「H
igh」となって送出される。
【００３９】これら制御信号およびアドレスを受けたIC
メモリカード20は、その動作モードデコーダ406 からア
ドレスラッチ回路402のそれぞれのレジスタに選択信号S
sを送出して起動させ、それぞれのレジスタにアドレス
の読み込みを行なわせる。アドレスラッチ回路402 にラ
ッチされたアドレスは、ブロックデコーダ404 にて解読
されて、そのアドレスの指示するブロックにブロックイ
ネーブル信号BEを送出することにより所望のブロックが
アクセスされる。
【００４０】次いで、動作モードデコーダ406 は、消去
シーケンサ408 に消去モード信号Seを送出する。これに
より消去モードシーケンサ408 は、コマンドROM 506 を
アクセスしてEEPROMセル502 へ消去コマンドを送出させ
る。この結果、ブロックデコーダ404 にてアクセスされ
ているブロックの内容が消去される。この間、メモリチ
ップ部500 からは「High」となっているカード指示端子12
を「Low」 とすることにより、処理中であることを示すBU
SY信号をホスト処理装置100 へ送出する。ホスト処理装
置100 ではBUSY信号が送出されている間、次に送出する
データの送出を停止している。
【００４１】ブロックの内容が消去されると、メモリチ
ップ部500 はカード指示端子12を「High」として、BUSY信
号を解除する。これにより、ホスト処理装置100 は、最
初の８ビットのデータを送出する。このとき、ライト信
号WRが「High」として送出される。動作モードデコーダ40
6 は、ライト信号WRを受けると、ライトシーケンサ410
にライトモード信号Swを送出する。
【００４２】これにより、ライトシーケンサ410 は、バ
ッファ508および転送クロック回路512 を起動する。こ
の結果、ホスト処理装置100 から送られてくるデータが
バッファ508 にラッチされる。データがラッチされる
と、ライトシーケンサ410 は、コマンドROM 506 をアク
セスしてライトコマンドをEEPROMセル502 へ送出させ、
かつバッファ508 および転送クロック回路512 を起動す
る。これによりバッファ508 にラッチされたデータがブ
ロックデコーダ404 にてアクセスされているアドレスへ
書き込まれていく。 この間、メモリチップ部500 は、
カード指示端子12を「Low」 として、BUSY信号をホスト処
理装置100 へ送出して、続いて送られてくるデータの送
出を停止させている。
【００４３】次いで、ライトシーケンサ410 は、ベリフ
ァイ回路510 を起動して、ブロックに書き込まれたデー
タの照合を行なわせる。この照合にてエラーがある場合
は、もう一度バッファ508 にラッチされているデータの
書き込み処理を行なわせる。照合がうまく行なわれてデ
ータの書き込みが正確に行なわれると、ライトシーケン
サ410 は、アドレスコントロール504 を起動して、アド
レスのインクリメントを行なわせる。ここまでの処理の
間、カード指示端子12は「Low」 とされてBUSY信号を送出
したままとなっている。
【００４４】アドレスのインクリメントが行なわれる
と、メモリチップ部500 は、カード指示端子12を「High」
として、BUSY信号の解除を行なう。これにより、ホスト
処理装置100 は次の８ビットのデータを送出する。この
ときもライト信号WRが「High」として送出される。これに
より、上記と同様にライト信号WRを受けた動作モードデ
コーダ406 からライトモード信号Swが送出されて、ライ
トシーケンサ410 にて上記と同様に書き込み処理制御が
行なわれる。以下同様にホスト処理装置100 から送出さ
れたデータがEEPROMセル502 の所定のブロックのそれぞ
れのアドレスに書き込まれていく。
【００４５】次に、データの読み出しを行なう場合は、
始めに書き込みの場合と同様にホスト処理装置100 から
送出されるアドレスがICメモリカード200 に読み込まれ
る。この場合ブロックにおけるデータの消去を必要とし
ないので、消去信号A2は「High」のままで送出されない。
このため、ICメモリカード200 では消去動作は行なわれ
ずに、BUSY信号も送出されない。したがって、アドレス
の読み込みが行なわれた後に、ホスト処理装置100 から
リード信号RDが続いて送出されると、動作モードデコー
ダ406 は、リードシーケンサ412 へリードモード信号Sr
を送出する。リードシーケンサ412 は、コマンドROM 50
6 をアクセスするとともに、バッファ508 および転送ク
ロック回路512 を起動する。これにより、コマンドROM
506 からリードコマンドがEEPROMセル502 へ送出され
て、ブロックデコーダ404 にて指定されているブロック
の最初の８ビットのデータがバッファ508 へ読み出さ
れ、このデータがデータ端子D0〜D7を介してホスト処理
装置100 へ読み出される。続いて、リードシーケンサ41
2 は、アドレスコントロール504 を起動して、アドレス
のインクリメントを行ない次の８ビットのデータを読み
出す。この動作が繰り返し行なわれることにより、ブロ
ックのデータがホスト処理装置100 へ読み出されてい
く。
【００４６】なお、上記実施例においてはEEPROMを内蔵
したICメモリカード200 をホスト処理装置100 に装着し
た場合について説明したが、この実施例のホスト処理装
置100 には、SRAMを内蔵したICメモリカードを装着して
もよい。この場合も、ホスト処理装置100 は、上記と同
様に動作するが、SRAMを内蔵したICメモリカードにおい
ては、消去端子19がカード内部に接続されていないの
で、消去信号A2を無視した状態で動作する。したがっ
て、データの書き込みの場合、ホスト処理装置100 は、
アドレスの送出に続いてデータを送出する。SRAMカード
では、そのデータをアドレスにて指定されたブロックに
上書きの状態で書き換えていくようになっている。
【００４７】
【発明の効果】以上詳細に説明したように本発明による
ICメモリカードシステムによれば、ホスト装置にて、そ
の装着されたICメモリカードのデータの書き換えを行な
う場合に、SRAMまたはEEPROMの区別なく、アドレスを送
る際にデータとの区別を指示するステート信号とともに
消去を指示する消去信号を送出するようにしたので、EE
PROMを内蔵したICメモリカードは、その消去信号に基づ
いてデータの消去を行ない、この間にホスト装置へBUSY
信号を送出して、データの消去を行なうことができる。
また、SRAMカードでは、消去信号を無視して通常の書き
込み動作を行なうことができる。
【００４８】このようにホスト装置は、データの送出を
待つか否かの判断のみにてSRAM、EEPROM 共通にその動作
を行なうことができ、したがって、SRAMまたはEEPROMを
内蔵したICメモリカードを同様に接続することができ
る。
【００４９】また、EEPROMを内蔵したICメモリカードで
は消去の判断をカード内部にて行なうことなく、ホスト
装置側から送出される消去信号に基づいてその動作を行
なうことができる。したがって、消去の判断および消去
信号の生成等の処理を省くことができ、その内部の制御
を簡単化することができる。この結果、その制御部の構
成も簡略化することができ、かつ動作を高速にすること
ができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明によるICメモリカードシステムの実施例
を示すブロック図である。
【図２】同実施例におけるコネクタの端子構成を示す図
である。
【図３】同実施例における消去動作を説明するためのフ
ローチャートである。
【図４】同実施例における書き込み動作を説明するため
のフローチャートである。
フロントページの続き (56)参考文献 特開 昭61−74200（ＪＰ，Ａ) 特開 平２−278596（ＪＰ，Ａ) 特開 平２−177092（ＪＰ，Ａ) 特開 昭61−183791（ＪＰ，Ａ) 社団法人日本電子工業振興協会編, 「ＩＣメモリカードガイドライン（パソ コン用・メモリカード／ピン・コネクタ の標準化への提案） 昭和62年５月 Ｖ ｅｒ．２」

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 データ記録媒体としてSRAMまたはEEPROM
    を内蔵したICメモリカードをホスト装置に着脱自在に構
    成したICメモリカードシステムにおいて、 前記ICメモリカードとホスト装置との間のコネクタに
    は、データおよびアドレスを転送するためのバスが接続
    される複数のデータアドレス共通端子と、 該データアドレス共通端子にて入出力されるデータおよ
    びアドレスの区別を行なうためのステート信号が供給さ
    れるステート端子と、 前記EEPROMを内蔵したICメモリカードにてデータの書き
    換えを行なう場合に、そのアドレスのデータの消去をホ
    スト装置側からICメモリカード側へ指示するための消去
    信号が供給される消去信号用端子と、 前記EEPROMを内蔵したICメモリカード内にて処理を行な
    っている場合に、ホスト装置側にアクセスの一時停止を
    指示するBUSY信号を送出するためのカード側指示端子と
    を備え、 データの書換えの際に、前記EEPROMを内蔵したICメモリ
    カードでは、ホスト装置側から供給される前記消去信号
    に基づいて消去動作を行ない、この間に該EEPROMを内蔵
    したICメモリカードはホスト装置にBUSY信号を送出して
    データの転送待ちを指示し、一方、前記SRAMを内蔵した
    ICメモリカードでは前記消去信号を無視してホスト装置
    側から供給されるデータの書き換え動作を行なう ことを
    特徴とするICメモリカードシステム。
  2. 【請求項２】 請求項１に記載のICメモリカードにおい
    て、前記ホスト装置は、ICメモリカードのデータ書き換
    えを行なう場合に、アドレス送出を指示するステート信
    号とともにそのアドレスの消去を行なうための消去信号
    を送出する制御部を備えたことを特徴とするICメモリカ
    ードシステム。
  3. 【請求項３】 請求項１または２に記載のICメモリカー
    ドシステムにおいて、前記EEPROMを内蔵したICメモリカ
    ードは、ホスト装置から供給されるそれぞれの制御信号
    に基づいて消去モード信号、ライトモード信号およびリ
    ードモード信号を送出する動作モードデコーダと、該動
    作モードデコーダから送出される消去モード信号に基づ
    いて消去動作を行なわせる消去シーケンサと、前記動作
    モ ードデコーダから送出されるライトモード信号に基づ
    いてデータの書き込みを行なわせるライトシーケンサ
    と、前記動作モードデコーダから送出されるリードモー
    ド信号に基づいてデータの読み出しを行なわせるリード
    シーケンサとを備えたことを特徴とするICメモリカード
    システム。
JP3036539A 1991-02-07 1991-02-07 Ｉｃメモリカードシステム Expired - Fee Related JP2724046B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3036539A JP2724046B2 (ja) 1991-02-07 1991-02-07 Ｉｃメモリカードシステム
EP92101894A EP0498392B1 (en) 1991-02-07 1992-02-05 IC memory card system
DE69216646T DE69216646T2 (de) 1991-02-07 1992-02-05 IC-Speicherkartensystem
US08/387,376 US5548741A (en) 1991-02-07 1995-02-13 IC memory card system having a host processor selectively operable with an IC memory card including either an SRAM or an EEPROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3036539A JP2724046B2 (ja) 1991-02-07 1991-02-07 Ｉｃメモリカードシステム

Publications (2)

Publication Number Publication Date
JPH04256088A JPH04256088A (ja) 1992-09-10
JP2724046B2 true JP2724046B2 (ja) 1998-03-09

Family

ID=12472589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3036539A Expired - Fee Related JP2724046B2 (ja) 1991-02-07 1991-02-07 Ｉｃメモリカードシステム

Country Status (4)

Country Link
US (1) US5548741A (ja)
EP (1) EP0498392B1 (ja)
JP (1) JP2724046B2 (ja)
DE (1) DE69216646T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341043B2 (ja) 1995-03-06 2009-10-07 真彦 久野 Ｉ／ｏ拡張装置，外部記憶装置，この外部記憶装置へのアクセス方法及び装置
KR100232231B1 (ko) * 1996-09-13 2000-03-02 김영환 비휘발성 메모리 소자의 데이터 기입 장치 및 방법
US6229737B1 (en) 1996-12-12 2001-05-08 Ericsson Inc. Method and apparatus for initializing semiconductor memory
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US5974500A (en) * 1997-11-14 1999-10-26 Atmel Corporation Memory device having programmable access protection and method of operating the same
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
FR2805073B1 (fr) * 2000-02-11 2002-05-03 Gemplus Card Int Ecriture en temps reel securisee pour memoire non volatile
US7698502B2 (en) * 2002-07-24 2010-04-13 Seagate Technology Llc File recovery system for a removable portable memory device
US7487287B2 (en) * 2006-02-08 2009-02-03 Atmel Corporation Time efficient embedded EEPROM/processor control method
KR100845525B1 (ko) * 2006-08-07 2008-07-10 삼성전자주식회사 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
JP2009059253A (ja) * 2007-08-31 2009-03-19 Sony Corp カード型周辺装置
JP4438846B2 (ja) * 2007-09-14 2010-03-24 ソニー株式会社 カード型周辺装置
US8959307B1 (en) 2007-11-16 2015-02-17 Bitmicro Networks, Inc. Reduced latency memory read transactions in storage devices
US9135190B1 (en) 2009-09-04 2015-09-15 Bitmicro Networks, Inc. Multi-profile memory controller for computing devices
US8665601B1 (en) 2009-09-04 2014-03-04 Bitmicro Networks, Inc. Solid state drive with improved enclosure assembly
US8447908B2 (en) 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8560804B2 (en) 2009-09-14 2013-10-15 Bitmicro Networks, Inc. Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device
JP2012190195A (ja) * 2011-03-09 2012-10-04 Fujitsu Ltd 制御装置
US9372755B1 (en) 2011-10-05 2016-06-21 Bitmicro Networks, Inc. Adaptive power cycle sequences for data recovery
US9043669B1 (en) 2012-05-18 2015-05-26 Bitmicro Networks, Inc. Distributed ECC engine for storage media
US9423457B2 (en) 2013-03-14 2016-08-23 Bitmicro Networks, Inc. Self-test solution for delay locked loops
US9858084B2 (en) 2013-03-15 2018-01-02 Bitmicro Networks, Inc. Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory
US9934045B1 (en) 2013-03-15 2018-04-03 Bitmicro Networks, Inc. Embedded system boot from a storage device
US10489318B1 (en) 2013-03-15 2019-11-26 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9971524B1 (en) 2013-03-15 2018-05-15 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9400617B2 (en) 2013-03-15 2016-07-26 Bitmicro Networks, Inc. Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained
US9916213B1 (en) 2013-03-15 2018-03-13 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9875205B1 (en) 2013-03-15 2018-01-23 Bitmicro Networks, Inc. Network of memory systems
US9720603B1 (en) 2013-03-15 2017-08-01 Bitmicro Networks, Inc. IOC to IOC distributed caching architecture
US9430386B2 (en) 2013-03-15 2016-08-30 Bitmicro Networks, Inc. Multi-leveled cache management in a hybrid storage system
US9501436B1 (en) 2013-03-15 2016-11-22 Bitmicro Networks, Inc. Multi-level message passing descriptor
US9672178B1 (en) 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system
US9734067B1 (en) 2013-03-15 2017-08-15 Bitmicro Networks, Inc. Write buffering
US9798688B1 (en) 2013-03-15 2017-10-24 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9842024B1 (en) 2013-03-15 2017-12-12 Bitmicro Networks, Inc. Flash electronic disk with RAID controller
US10025736B1 (en) 2014-04-17 2018-07-17 Bitmicro Networks, Inc. Exchange message protocol message transmission between two devices
US10042792B1 (en) 2014-04-17 2018-08-07 Bitmicro Networks, Inc. Method for transferring and receiving frames across PCI express bus for SSD device
US10055150B1 (en) 2014-04-17 2018-08-21 Bitmicro Networks, Inc. Writing volatile scattered memory metadata to flash device
US10078604B1 (en) 2014-04-17 2018-09-18 Bitmicro Networks, Inc. Interrupt coalescing
US9952991B1 (en) 2014-04-17 2018-04-24 Bitmicro Networks, Inc. Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation
US9811461B1 (en) 2014-04-17 2017-11-07 Bitmicro Networks, Inc. Data storage system
US10552050B1 (en) 2017-04-07 2020-02-04 Bitmicro Llc Multi-dimensional computer storage system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174200A (ja) * 1984-09-20 1986-04-16 Nec Corp Ｅｅｐｒｏｍ搭載カ−ド
JPS62121979A (ja) * 1985-11-22 1987-06-03 Mitsubishi Electric Corp 集積回路メモリ
US4931997A (en) * 1987-03-16 1990-06-05 Hitachi Ltd. Semiconductor memory having storage buffer to save control data during bulk erase
JPH0758502B2 (ja) * 1988-06-30 1995-06-21 三菱電機株式会社 Ｉｃカード
FR2636464B1 (fr) * 1988-09-14 1990-10-26 Sgs Thomson Microelectronics Memoire eprom avec signature interne concernant notamment le mode de programmation
JPH02177092A (ja) * 1988-12-27 1990-07-10 Nec Corp Ｅｅｐｒｏｍ集積回路装置
FR2641757A1 (fr) * 1989-01-13 1990-07-20 Rerolle Gerard Kayak insubmersible
JPH02278596A (ja) * 1989-04-18 1990-11-14 Toshiba Corp 半導体記憶装置
JP2745669B2 (ja) * 1989-04-27 1998-04-28 ブラザー工業株式会社 プリンタ
JP2582439B2 (ja) * 1989-07-11 1997-02-19 富士通株式会社 書き込み可能な半導体記憶装置
JP3226271B2 (ja) * 1989-07-27 2001-11-05 オリンパス光学工業株式会社 ディジタル電子スチルカメラ
JPH03240127A (ja) * 1990-02-17 1991-10-25 Hitachi Maxell Ltd プログラム制御システム
JP2784550B2 (ja) * 1990-03-05 1998-08-06 三菱電機株式会社 半導体記憶装置
US5016223A (en) * 1990-04-17 1991-05-14 Mitsubishi Denki Kabushiki Kaisha Memory card circuit
US5303198A (en) * 1990-09-28 1994-04-12 Fuji Photo Film Co., Ltd. Method of recording data in memory card having EEPROM and memory card system using the same
JPH04137081A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd Ｅｅｐｒｏｍを有するｉｃメモリカード
US5208732A (en) * 1991-05-29 1993-05-04 Texas Instruments, Incorporated Memory card with flexible conductor between substrate and metal cover

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
社団法人日本電子工業振興協会編，「ＩＣメモリカードガイドライン（パソコン用・メモリカード／ピン・コネクタの標準化への提案） 昭和６２年５月 Ｖｅｒ．２」

Also Published As

Publication number Publication date
DE69216646D1 (de) 1997-02-27
EP0498392A2 (en) 1992-08-12
DE69216646T2 (de) 1997-05-07
JPH04256088A (ja) 1992-09-10
EP0498392B1 (en) 1997-01-15
EP0498392A3 (ja) 1994-02-16
US5548741A (en) 1996-08-20

Similar Documents

Publication Publication Date Title
JP2724046B2 (ja) Ｉｃメモリカードシステム
US5812814A (en) Alternative flash EEPROM semiconductor memory system
US5930818A (en) Information communication system which transmits main data and data for restoring the main data
KR100375217B1 (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US6792501B2 (en) Universal serial bus flash memory integrated circuit device
EP0887735A2 (en) Memory management method for a flash memory
US6507881B1 (en) Method and system for programming a peripheral flash memory via an IDE bus
JPH08263361A (ja) フラッシュメモリカード
US6128675A (en) Memory device having plurality of flash memories with a flash memory controlling circuit
JP3519954B2 (ja) チップイネーブル信号生成回路及びメモリ装置
JP3016490B2 (ja) Ｉｃメモリカード
JPH06231052A (ja) データ確認手段を具える装置
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
US6954815B2 (en) Microcomputer with universal serial bus interface circuit and method of controlling the same
JPH09282862A (ja) メモリカード
JPH06250799A (ja) 半導体ディスク装置およびその半導体ディスク装置を使用したコンピュータシステム
US20030084231A1 (en) Nonvolatile semiconductor storage device with interface functions
JP2001344148A (ja) ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法
KR100222908B1 (ko) 플래시 메모리 시스템
JP3017524B2 (ja) Ｉｃメモリカードにおけるデータ記録方法およびｉｃメモリカードシステム
JP2865476B2 (ja) Ｉｃメモリカードにおけるデータ入出力方式およびｉｃメモリカードならびにｉｃメモリカードシステム
JP4988982B2 (ja) マイクロコンピュータの制御方法
JP3190421B2 (ja) Ｉｃメモリカードシステム
US6269429B1 (en) Microcomputer which writer data to memory based on an interrupt control mode
JP3030753U (ja) Ｐｃｍｃｉａカード

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees