JPH06231052A - データ確認手段を具える装置 - Google Patents

データ確認手段を具える装置

Info

Publication number
JPH06231052A
JPH06231052A JP5065438A JP6543893A JPH06231052A JP H06231052 A JPH06231052 A JP H06231052A JP 5065438 A JP5065438 A JP 5065438A JP 6543893 A JP6543893 A JP 6543893A JP H06231052 A JPH06231052 A JP H06231052A
Authority
JP
Japan
Prior art keywords
data
storage device
box
neutral
location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5065438A
Other languages
English (en)
Inventor
Leterrier Benoit
レトゥリエ ベノワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH06231052A publication Critical patent/JPH06231052A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 フラッグビットを用いずに記憶装置内に書き
込まれたデータの確認を行う。 【構成】 データ確認装置はEEPROMメモリ７を具える。
もし２個の「ニュートラル」ロケーション（Φ0 のA2,A
3 及びΦ2 のA3,A4 ）が確認すべきデータを連続的に位
置する場合、この記憶装置に書き込まれたデータは有効
であるとみなす。この「ニュートラル」ロケーション
は、データの書込みのためにEEPROMメモリに必要な前も
って行われる消去によって発生する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、記憶装置に書き込まれ
たデータを確認する手段を具える装置に関するものであ
る。
【０００２】
【従来の技術】この種の装置は、特に支払い装置（マイ
クロ回路を具えるカード又はチップカード）として動作
する場合に広く用いられる。この種の装置が直面する問
題としては、トランザクションの確認すなわち書き込ま
れたデータの確認がある。データが高信頼性をもって記
録されることは重要である。したがって最後のトランザ
クションの値及び正当度を蓄積するためには、電気的消
去可能PROM(EEPROM)で構成されたものがしばしば使用さ
れている。上記問題は、電気的消去可能PROM(EEPROM)は
限ぎられた回数の書込み動作のみにしか対処することが
できないという事実により複雑なものとなっており、集
中的な使用を考慮すると、書き込まれたそれぞれのデー
タが前のデータのロケーションを占有しないようにする
ため、循環記憶装置により記憶装置を構成することが提
案されている。したがって上記循環記憶装置のロケーシ
ョンの個数は、起こりうるトランザクションの数が増加
するに従って増加する。
【０００３】
【発明が解決しようとする課題】欧州特許明細書EP 0 3
98 545号には、この種の装置として入力データが正当で
あるかどうかを表示するためにビット又はフラグが使用
されているものが記載されている。このフラグを制御す
るには、完全な操作が要求される。すなわちこのフラグ
の位置を定めるために追加の書込み動作を実行すること
が特に必要である。EEPROMの場合には、記憶装置への書
込みに必要な時間は比較的長い（数ミリセカンド）。し
たがって、この書込み動作は欠点であるとみなされてい
る。
【０００４】本発明は上述した種類の装置として、フラ
グビットを使用する必要がないものを提案している。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、この種の装置は、確認手段が確認すべきデータに少
なくとも２つの連続した「ニュートラル」ロケーション
を割り当てることを特徴とするものである。
【０００６】
【実施例】以下本発明を図面を参照して詳細に説明す
る。図１に、移動可能かつ携帯用の電子的情報記憶媒体
１を示す。この電子的情報記憶媒体１は、以下マイクロ
チップカード又は単にカードという。このカードのマイ
クロ回路２は、既知のアーキテクチャを有する。このア
ーキテクチャは、８ビットマイクロプロセッサ３から構
成されている。８ビットマイクロプロセッサ３は、メモ
リRAM １０と、バッファとして接続されている２つのメ
モリRAM ４及び５と、プログラムメモリROM ６と、EPRO
M 又はEEPROM式のデータメモリ７と、を含むことができ
るメモリRAM ４は双方向アドレスバス８を介してマイク
ロプロセッサ３と接続し、かつ、メモリRAM ５は双方向
データバス９を介してマイクロプロセッサ３に接続す
る。さらに各メモリRAM ４，５はそれぞれ、双方向バス
（図示せず）を介してメモリROM ６，７にそれぞれ接続
する。
【０００７】カード１は読取り機１１内に挿入されてい
るように記号的に示す。このカードは６個の接点K1,K2,
K3,K4,K5及びK6を具える。このように挿入された位置に
おいて、これらの６個の接点は読取り機の対応する６個
の接点と共動する。また対応する６個の接点は、図にお
いて順次下から上向きに、すなわち直列入出力接点I/O
、接地接点GND 、マイクロ回路用電源用接点VCC(5V)
、プログラミング電源用接点VTP 、クロック接点CLK
、ゼロリセット接点RESET として任意の順序で線図的
に示されている。これら６個の接点の内所定の接点は、
ポート（図示せず）を介してマイクロ回路と接続され
る。インターフェース１２及び通信リンク、例えば伝送
線１３を介して、読取り機は、それ自身インターフェー
ス１５を具える遠隔ホストシステム１４と通信する。伝
送線１３は２本のワイア、すなわち読取り機１１から遠
隔ホストシステム１４に情報を伝送するワイア１６と、
逆方向にこの情報を移送するワイア１７によって記号的
に図示されている。
【０００８】したがって上記問題は、トランザクション
の処理中に、このトランザクションを確認するデータを
メモリEEPROM７内に書き込む必要がある。ということで
ある。カードのジャム又は電源の遮断が主な原因となっ
て上記書込み動作が完了しないとき、この問題は特に重
要となる。このトランザクションを確認するために、す
なわち書込み動作（又は再書込み動作）の終了を確認す
るために、本発明では循環記憶装置としてメモリEEPROM
を用いることを提案している。循環記憶装置のロケーシ
ョンはアドレスコードA0,A1,─A4,A5,A6によって示さ
れ、データの書込みがロケーションA6に続いてロケーシ
ョンA0─等で行われ、データが少なくとも２つの「ニュ
ートラル」ロケーションと隣接しているかどうか確認す
る。一般的なEEPROMではこの動作は消去に対応し、この
とき16進法ではこの消去は「FF」という語に相当する。
【０００９】図２において、本発明の原理を説明する。
Φ0 は初期状態を表している。確認される情報は、ロケ
ーションA1にあるR5である。次の２個のエレメントすな
わちアドレスA2及びA3はコード「FF」を含み、これらの
２個のボックスは既に消去されていることを示してい
る。。Φ1 は、ロケーションA2へのデータR6の書込みを
示す。Φ2 は、最も古いデータR1の消去を示す。この消
去により、データR6の有効性が効果的に確認される。こ
のようにして、二段階の操作が正規に終了する前に動作
の中断が生じると、メモリEEPROM７の情報の入っていな
いロケーションが１つだけ残り、したがってデータR6は
無効であるとみなされる。この動作は、メモリROM ６に
含まれるプログラムラインによって制御される。
【００１０】図３に示されたプログラムは、ボックスK0
からスタートし、ここではアドレスカウンタＡ（モジュ
ロ─７）を上記循環記憶装置の第１のロケーションに対
応する値A0によって初期設定する。次にボックスK1にお
いて、このボックスが空（「FF」) かどうかをテストす
る。もし空でなければボックスK2に進み、カウンタＡに
一単位がインクリメントされ、ボックスK1に戻る。もし
上記循環記憶装置が空であれば、カウンタＡに一単位が
インクリメントされる（ボックスK5）。上記循環記憶装
置の次のロケーションが空かどうかをテストする（ボッ
クスK6）。もし空でなければ、情報は確認されず、確認
されなかった結果プロセスは初期設定される（ボックス
K8）。このプロセスは本発明の一部ではないので、以下
説明しない。もしボックスK6のテストで空でなければ、
ボックスK10 で指示されるテストの機能に従って読取り
又は書込み動作を始める。
【００１１】カウンタＡから一単位をデクリメントする
ことにより書込み動作がスタートし（ボックスK12 ）、
これに従ってデータの書込みが行われる（ボックスK13
）。（再読取りによって）データが正しいと確認した
後（ボックスK14 ）、カウンタＡには二単位がインクリ
メントされ（ボックスK15 ）、その後このカウンタによ
って表示されたロケーションは消去される（ボックスK1
6 ）。書き込まれたデータが誤りであるとき、プログラ
ムはここには記載されていないエラー処理ルーチンを開
始し、C(A)は消去されない。読取り動作を実行するに当
たり、カウンタＡは読取り動作を行う（ボックスK22 ）
前に二単位をデクリメントする必要がある（ボックスK2
1 ）。
【図面の簡単な説明】
【図１】本発明の装置を示す。
【図２】非確認メモリへの書込みを例示している。
【図３】確認手段の使用法を説明するフローチャートを
示す。
【符号の説明】
１ 電子サポート ２ マイクロ回路 ３ マイクロプロセッサ ４，５，１０ メモリRAM ６ プログラムメモリROM ７ データメモリ ８ 双方向アドレスバス ９ 双方向データバス １１ 読取り機 １２，１５ インターフェース １３ 伝送線 １４ 遠隔ホストシステム １６，１７ ワイア Ｋ１，Ｋ２，Ｋ３，Ｋ４，Ｋ５，Ｋ６ 接点 Ｉ／Ｏ 直列入出力接点 ＧＮＤ 接地接点 ＶＣＣ マイクロ回路用電源用接点 ＶＰＰ プログラミング電源用接点 ＣＬＫ ゼロクロック接点 ＲＥＳＥＴ リセット接点 Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６ アドレス
コード Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 情報 Φ0 初期状態 Φ1 書き込まれた状態 Φ2 消去された状態

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】記憶装置のデータを確認する確認手段を具
    える装置において、前記確認手段が確認すべきデータに
    少なくとも２つの連続した「ニュートラル」ロケーショ
    ンを割り当てることを特徴とするデータ確認手段を具え
    る装置。
  2. 【請求項２】前記記憶装置が、循環記憶装置から構成さ
    れていることを特徴とする請求項１記載のデータ確認手
    段を具える装置。
  3. 【請求項３】前記記憶装置がEEPROMタイプのものからな
    り、前記「ニュートラル」ロケーションが消去により発
    生することを特徴とする請求項１又は２記載のデータ確
    認手段を具える装置。
  4. 【請求項４】前記確認手段が、少なくとも２つの連続し
    た「ニュートラル」ロケーションが存在するかどうかを
    検査することによって、データの有効性を確認すること
    を特徴とする請求項１，２又は３記載のデータ確認手段
    を具える装置。
JP5065438A 1992-03-25 1993-03-24 データ確認手段を具える装置 Pending JPH06231052A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9203619 1992-03-25
FR9203619A FR2689263A1 (fr) 1992-03-25 1992-03-25 Dispositif comportant des moyens pour valider des données inscrites dans une mémoire.

Publications (1)

Publication Number Publication Date
JPH06231052A true JPH06231052A (ja) 1994-08-19

Family

ID=9428077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5065438A Pending JPH06231052A (ja) 1992-03-25 1993-03-24 データ確認手段を具える装置

Country Status (5)

Country Link
US (1) US5675541A (ja)
EP (1) EP0562669B1 (ja)
JP (1) JPH06231052A (ja)
DE (1) DE69323104T2 (ja)
FR (1) FR2689263A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148381A (en) * 1997-04-08 2000-11-14 Advanced Micro Devices, Inc. Single-port trace buffer architecture with overflow reduction
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
DE19718479C1 (de) * 1997-04-30 1998-09-24 Siemens Ag Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
EP1118065B1 (de) * 1998-09-30 2008-09-03 Infineon Technologies AG Schaltungsanordnung und verfahren zum authentifizieren des inhalts eines speicherbereichs
EP1436815B1 (en) * 2001-09-18 2010-03-03 Kilopass Technology, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6766960B2 (en) * 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6898116B2 (en) * 2002-04-26 2005-05-24 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US6650143B1 (en) 2002-07-08 2003-11-18 Kilopass Technologies, Inc. Field programmable gate array based upon transistor gate oxide breakdown
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US6791891B1 (en) 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7755162B2 (en) 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
DE102009048144A1 (de) * 2009-10-02 2011-04-07 Giesecke & Devrient Gmbh Verfahren zum Schreiben von Datensätzen in einen nicht-flüchtigen Datenspeicher
CN106816175A (zh) 2015-12-01 2017-06-09 中芯国际集成电路制造(上海)有限公司 存储器的控制方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH669275A5 (de) * 1985-08-21 1989-02-28 Landis & Gyr Ag Verfahren und einrichtung zum auswerten und loeschen von wertmarkierungen auf wertdokumenten.
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Ｉｃカ−ドにおけるデ−タ書込み方式
DE3602112A1 (de) * 1986-01-24 1987-07-30 Vdo Schindling System zur speicherung von informationen
JPS63120391A (ja) * 1986-11-10 1988-05-24 Hitachi Ltd Ｉｃカ−ド
JPH01259483A (ja) * 1988-04-08 1989-10-17 Minolta Camera Co Ltd Ｉｃカード
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
EP0398545A1 (en) * 1989-05-19 1990-11-22 Delco Electronics Corporation Method and apparatus for storing data in a non-volatile memory
FR2665791B1 (fr) * 1990-08-13 1994-11-10 Didier Mazingue Procede de mise a jour d'une memoire eeprom.
FR2666425A1 (fr) * 1990-08-31 1992-03-06 Gemplus Card Int Procede et dispositif de mise a jour d'informations dans une memoire et leur utilisation dans les cartes a memoire.

Also Published As

Publication number Publication date
EP0562669B1 (fr) 1999-01-20
DE69323104D1 (de) 1999-03-04
FR2689263A1 (fr) 1993-10-01
DE69323104T2 (de) 1999-06-02
US5675541A (en) 1997-10-07
EP0562669A1 (fr) 1993-09-29

Similar Documents

Publication Publication Date Title
JPH06231052A (ja) データ確認手段を具える装置
JP2724046B2 (ja) Ｉｃメモリカードシステム
EP0202622B1 (en) Reader and writer for an ic card
JP2682700B2 (ja) Ｉｃカード
EP0643857B1 (en) Reading data from a smart card
US20080086631A1 (en) Flash memory controller controlling various flash memory cells
US20050185463A1 (en) Nonvolatile memory and data processing system
JP2006139556A (ja) メモリカード及びそのカードコントローラ
EP0602997A2 (en) Information transmission system
JPH04137081A (ja) Ｅｅｐｒｏｍを有するｉｃメモリカード
WO2006059772A2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
JP2557838B2 (ja) Ｉｃカ−ド
JPH08115266A (ja) スマートカード
JP2651426B2 (ja) Ｉｃカード
JPS61211788A (ja) Ｉｃカ−ド
JP2006293706A (ja) アプリケーションの更新機能を有するマルチアプリケーションｉｃカード
JP4334538B2 (ja) Ｉｃカード
WO1998052152A2 (en) Communication between interface device and ic card
JPS62289999A (ja) デ−タの書込方法
JPS61264486A (ja) Ｉｃカ−ドのリ−ダ−・ライタ−
JPH01223586A (ja) Ｉｃカードテスト方式
JP2865476B2 (ja) Ｉｃメモリカードにおけるデータ入出力方式およびｉｃメモリカードならびにｉｃメモリカードシステム
JP3120804B2 (ja) Ｉｃカード及びｉｃカードシステム
JPS63234378A (ja) 携帯可能電子装置
JP3190421B2 (ja) Ｉｃメモリカードシステム