DE69323104T2 - Anordnung mit einem Speicher und Mitteln zur Datenbestätigung. - Google Patents

Anordnung mit einem Speicher und Mitteln zur Datenbestätigung.

Info

Publication number
DE69323104T2
DE69323104T2 DE69323104T DE69323104T DE69323104T2 DE 69323104 T2 DE69323104 T2 DE 69323104T2 DE 69323104 T DE69323104 T DE 69323104T DE 69323104 T DE69323104 T DE 69323104T DE 69323104 T2 DE69323104 T2 DE 69323104T2
Authority
DE
Germany
Prior art keywords
memory
data
block
arrangement
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69323104T
Other languages
English (en)
Other versions
DE69323104D1 (de
Inventor
Benoit Societe Civile S.P.I.D. F-75008 Paris Leterrier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
De la Rue Cartes et Systemes SAS
Original Assignee
De la Rue Cartes et Systemes SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by De la Rue Cartes et Systemes SAS filed Critical De la Rue Cartes et Systemes SAS
Publication of DE69323104D1 publication Critical patent/DE69323104D1/de
Application granted granted Critical
Publication of DE69323104T2 publication Critical patent/DE69323104T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Credit Cards Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

  • Die Erfindung betrifft eine Anordnung mit einem Speicher und Mitteln zur Validierung von Daten, die in diesen Speicher eingeschrieben sind.
  • Eine solche Vorrichtung hat wichtige Anwendungsgebiete, insbesondere da sie ein Zahlungsmittel (Karte mit Mikroschaltung) einschließt.
  • Ein Problem, das sich bei dieser Art von Anordnung stellt, ist die Validation der Transaktion oder die Validation der eingeschriebenen Daten. Es ist wichtig, daß diese mit hoher Zuverlässigkeit registriert wird. Zu diesem Zweck wird häufig ein erneut programmierbarer Festspeicher (EEPROM) zum Festhalten des Wertes und der Validität (Gültigkeit) jener Transaktion verwendet. Dieses Problem wird noch dadurch komplizierter, daß die programmierbaren Speicher (EEPROM) nur eine begrenzte Einschreibhäufigkeit haben und daß zur Erzielung einer intensiven Nutzung vorgeschlagen wird, den Speicher als Umlaufspeicher auszubilden, so daß neu eingeschriebene Daten nicht den Platz der vorhergehenden belegen. Auf diese Weise erhöht die Anzahl der Speicherplätze dieses Umlaufspeichers die Anzahl der möglichen Transaktionen erheblich.
  • In dem Patent EP 0 398 545 ist eine solche Anordnung beschrieben, bei der ein binäres Element oder Zeichen zur Anzeige benutzt wird, ob die eingegebenen Daten gültig sind.
  • Die Verarbeitung dieses Zeichens erfordert jedoch einen erheblichen Aufwand; insbesondere ist ein erneutes Einschreiben für seine Positionierung erforderlich. Im Falle eines EEPROM ist die zum Einschreiben in den Speicher erforderliche Zeit verhältnismäßig lang (mehrere Millisekunden). Dieses Einschreiben ist daher aufwendig und wird als nachteilig angesehen.
  • Erfindungsgemäß wird eine Anordnung gemäß dem Oberbegriff vorgeschlagen, bei der die Verwendung eines binären Zeichenelements nicht erforderlich ist.
  • Darüber hinaus beschreibt das Dokument WO-A-9204716 eine Anordnung zur Aktualisierung von Informationen in einem Speicher, der als Umlaufspeicher ausgebildet sein kann, jedoch ebenfalls ein logisches Zeichen aufweist, das seinen Zustand ändert, nachdem der verifizierte Wert als richtig erkannt wurde.
  • Die Erfindung ermöglicht es, diese Nachteile zu vermeiden. Genauer gesagt, betrifft die Erfindung eine Anordnung mit einem Speicher und Mitteln zur Validation von Daten, die in dem Speicher eingeschrieben sind, wobei der Speicher als Umlaufspeicher ausgebildet ist, dadurch gekennzeichnet, daß die erwähnten Validationsmittel wenigstens zwei "neutrale" Plätze bestimmen, die sich durch Löschung ihres Inhalts ergeben und an den Speicherplatz angrenzen, in den die zu validierenden Daten eingeschrieben werden sollen.
  • Die folgende Beschreibung der beiliegenden Zeichnungen eines Ausführungsbeispiels macht verständlicher, wie die Erfindung realisiert werden kann.
  • Fig. 1 zeigt eine erfindungsgemäße Anordnung.
  • Fig. 2 zeigt, wie in einen Festspeicher eingeschrieben wird.
  • Fig. 3 stellt ein Ablaufdiagramm des Betriebs der Validationsmittel dar.
  • Fig. 1 stellt einen lösbaren und tragbaren Elektronikträger dar, der nachstehend Mikroschaltungs-Karte oder auch nur "Karte" genannt wird. Die Mikroschaltung 2 der Karte hat einen im wesentlichen bekannten Aufbau. Dieser besteht aus einem 8-Bit-Mikroprozessor 3, der einen Speicher 10 in Form eines RAM, zwei Lebendspeicher in Form von RAM's 4 und 5 als Pufferspeicher, einen Programmspeicher ROM 6 und einen Datenspeicher 7 in Form eines EPROM oder EEPROM aufweist. Der RAM 4 ist mit dem Mikroprozessor 3 durch einen bidirektionalen Adressenbus 8 und der RAM 5 mit dem Mikroprozessor durch einen bidirektionalen Datenbus 9 verbunden. Darüber hinaus ist jeder RAM 4, 5 mit den Speichern 6, 7 jeweils durch einen bidirektionalen (nicht mit einer Bezugszahl versehenen) Bus verbunden. Die Karte 1 ist symbolisch als in einen Leser 11 eingeführt dargestellt. Sie hat sechs Kontakte K1, K2, K3, K4, K5 und K6, die in der eingeführten Lage mit sechs homologen Kontakten des Lesers zusammenarbeiten und, von unten nach oben in der Figur verlaufend, schematisch dargestellt sind, ohne eine spezielle Reihenfolge zu befolgen: Der serielle Eingabe-Ausgabe-Kontakt I/O, der Massekontakt GND, die Versorgung der Mikroschaltung VCC (5 V), die Versorgung der Programmierung VPP, der Taktgeber CLK und die Null-Rückstellung RESET. Einige der sechs Kontakte sind durch (nicht mit Bezugszeichen versehene) Ports mit der Mikroschaltung verbunden. Über ein Interface 12 und eine Kommunikationsverbindung, z. B. eine Übertragungsleitung 13, kommuniziert der Leser mit einem entfernten Gastsystem 14, der ebenfalls ein Interface aufweist. Die Übertragungsleitung 13 ist symbolisch durch zwei Drähte dargestellt, den Draht 16, der die Information des Lesers 11 zum Gastsystem 14 überträgt, und den Draht 17, der die Information in umgekehrter Richtung überträgt.
  • Das Problem ist, daß bei einer Transaktion die Transaktion validierende (oder bestätigende) Daten in den EEPROM 7 eingeschrieben werden müssen. Dies wird besonders kritisch, wenn das Einschreiben nicht rechtzeitig erfolgt, insbesondere aufgrund eines Entreißens der Karte oder einer Unterbrechung der Stromversorgung. Um diese Transaktion zu validieren (zu bestätigen), d. h. das Ende einer Einschreiboperation (oder einer Neueinschreiboperation), wird erfindungsgemäß vorgeschlagen, den EEPROM als Umlaufspeicher zu benutzen, dessen Plätze (Speicherplätze) mit den Adressencodes A0, A1, ... A4, A5, A6 bezeichnet sind, wobei das Einschreiben von Daten, die denen im Platz A6 folgen, im Platz A0 .... usw. erfolgt; die Daten werden ratifiziert, wenn sie an wenigstens zwei "neutralen" Plätzen angrenzen. Bei einem herkömmlichen EEPROM entspricht dies einer Löschung, wobei das Wort in Hexadezimalschreibweise mithin das "FF" ist.
  • Anhand von Fig. 2 sei die Wirkungsweise der Erfindung erläutert.
  • φ&sub0; stellt den Anfangszustand dar. Die valide (gültige) Information ist R5 und befindet sich im Platz A1. Die beiden folgenden Elemente mit den Adressen A2 und A3 enthalten den Code "FF", was bedeutet, daß diese beiden Kästen bereits gelöscht wurden.
  • φ1 stellt das Einschreiben der Daten R6 im Platz A2 dar.
  • φ2 stellt die Löschung der vorhergehenden Daten R1 dar. Diese effektive Löschung bedeutet die Validation der Daten R6.
  • Mithin würde die Unterbrechung der Operation vor dem normalen Ende der Phase 2 nur eine jungfräuliche Eintragung im EEPROM 7 hinterlassen, und daher würden die Daten R6 als ungültig betrachtet.
  • Diese Funktion wird durch die im ROM 6 enthaltenen Programmschritte gesteuert.
  • Das in Fig. 3 dargestellte Programm beginnt im Block K0, wobei ein Adressenzähler A (Modulo 7) durch den Wert Ao initialisiert wird, der dem ersten Platz des Umlaufspeichers entspricht. Dann wird im Block K1 geprüft, ob der Inhalt dieses Blocks leer ist ("FF") oder nicht. Wenn der Inhalt nicht leer ist, wird zum Block K2 übergegangen, wobei der Zähler A um eins erhöht und zum Block K1 zurückgekehrt wird. Wenn der Inhalt des Umlaufspeichers leer ist, wird der Zähler A um eins erhöht (Block K5). Dann wird geprüft, ob der folgende Platz des Umlaufspeichers leer ist oder nicht. Wenn er nicht leer ist, ist die Information nicht validiert, und es wird ein Verfahrensablauf dieser Invalidation ausgelöst (Block K8). Dieses Verfahren bildet keinen Teil der Erfindung und wird daher nicht beschrieben. Wenn die Prüfung in Block K6 positiv ist, kann eine Leseoperation oder Einschreiboperation in Abhängigkeit von einer Prüfung durchgeführt werden, die im Block K10 angegeben ist.
  • Eine Einschreiboperation beginnt mit der Verringerung des Zählwerts des Zählers A um eins (Block K12), um dann die Daten einzuschreiben (Block K13). Nach der Verifikation (durch erneutes Lesen), daß die Daten gut sind (Block K14), wird der Zählwert des Zählers A um zwei Einheiten erhöht (Block K15), und dann wird der durch den Zähler angezeigte Platz gelöscht (Block K16). Wenn die eingeschriebenen Daten falsch sind, verzweigt sich das Programm zu einer Fehlerbehandlungsroutine, die hier nicht beschrieben wird (Block K18) und nicht löscht C(A).
  • Um die Leseoperation zu bewirken, muß der Zählwert des Zählers A um zwei Einheiten verringert werden (Block K21), bevor das Lesen beginnt (Block K22).

Claims (2)

1. Anordnung mit einem Speicher (7) und Mitteln zur Validation von Daten (R6), die in dem Speicher eingeschrieben sind, wobei der Speicher als Umlaufspeicher ausgebildet ist, dadurch gekennzeichnet, daß die erwähnten Validationsmittel wenigstens zwei "neutrale" Plätze (A3, A4) bestimmen, die sich durch Löschung ihres Inhalts ergeben und an den Speicherplatz (A2) angrenzen, in den die zu validierenden Daten eingeschrieben werden sollen.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erwähnte Speicher (7) ein EEPROM ist.
DE69323104T 1992-03-25 1993-03-16 Anordnung mit einem Speicher und Mitteln zur Datenbestätigung. Expired - Lifetime DE69323104T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9203619A FR2689263A1 (fr) 1992-03-25 1992-03-25 Dispositif comportant des moyens pour valider des données inscrites dans une mémoire.

Publications (2)

Publication Number Publication Date
DE69323104D1 DE69323104D1 (de) 1999-03-04
DE69323104T2 true DE69323104T2 (de) 1999-06-02

Family

ID=9428077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69323104T Expired - Lifetime DE69323104T2 (de) 1992-03-25 1993-03-16 Anordnung mit einem Speicher und Mitteln zur Datenbestätigung.

Country Status (5)

Country Link
US (1) US5675541A (de)
EP (1) EP0562669B1 (de)
JP (1) JPH06231052A (de)
DE (1) DE69323104T2 (de)
FR (1) FR2689263A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009048144A1 (de) * 2009-10-02 2011-04-07 Giesecke & Devrient Gmbh Verfahren zum Schreiben von Datensätzen in einen nicht-flüchtigen Datenspeicher

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US6148381A (en) * 1997-04-08 2000-11-14 Advanced Micro Devices, Inc. Single-port trace buffer architecture with overflow reduction
DE19718479C1 (de) * 1997-04-30 1998-09-24 Siemens Ag Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
WO2000019384A1 (de) * 1998-09-30 2000-04-06 Infineon Technologies Ag Schaltungsanordnung und verfahren zum authentifizieren des inhalts eines speicherbereichs
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
US6766960B2 (en) * 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6898116B2 (en) * 2002-04-26 2005-05-24 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US6650143B1 (en) 2002-07-08 2003-11-18 Kilopass Technologies, Inc. Field programmable gate array based upon transistor gate oxide breakdown
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US6791891B1 (en) 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
WO2005109516A1 (en) * 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
CN106816175A (zh) * 2015-12-01 2017-06-09 中芯国际集成电路制造(上海)有限公司 存储器的控制方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH669275A5 (de) * 1985-08-21 1989-02-28 Landis & Gyr Ag Verfahren und einrichtung zum auswerten und loeschen von wertmarkierungen auf wertdokumenten.
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Ｉｃカ−ドにおけるデ−タ書込み方式
DE3602112A1 (de) * 1986-01-24 1987-07-30 Vdo Schindling System zur speicherung von informationen
JPS63120391A (ja) * 1986-11-10 1988-05-24 Hitachi Ltd Ｉｃカ−ド
JPH01259483A (ja) * 1988-04-08 1989-10-17 Minolta Camera Co Ltd Ｉｃカード
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
EP0398545A1 (de) * 1989-05-19 1990-11-22 Delco Electronics Corporation Verfahren und Vorrichtung zur Datenspeicherung in einem nichtflüchtigen Speicher
FR2665791B1 (fr) * 1990-08-13 1994-11-10 Didier Mazingue Procede de mise a jour d'une memoire eeprom.
FR2666425A1 (fr) * 1990-08-31 1992-03-06 Gemplus Card Int Procede et dispositif de mise a jour d'informations dans une memoire et leur utilisation dans les cartes a memoire.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009048144A1 (de) * 2009-10-02 2011-04-07 Giesecke & Devrient Gmbh Verfahren zum Schreiben von Datensätzen in einen nicht-flüchtigen Datenspeicher

Also Published As

Publication number Publication date
EP0562669A1 (de) 1993-09-29
DE69323104D1 (de) 1999-03-04
US5675541A (en) 1997-10-07
JPH06231052A (ja) 1994-08-19
EP0562669B1 (de) 1999-01-20
FR2689263A1 (fr) 1993-10-01

Similar Documents

Publication Publication Date Title
DE69323104T2 (de) Anordnung mit einem Speicher und Mitteln zur Datenbestätigung.
EP1011080B1 (de) Verfahren zum bidirektionalen Datentransfer zwischen einem Terminal und einer Chipkarte sowie Chipkarte
DE69100005T2 (de) Verfahren zum anwenderprogrammladen in einem speicherkartenleser mit mikroprozessor sowie system zur durchfuehrung dieses verfahrens.
DE3732615C2 (de)
DE69028483T2 (de) Mikrokontroller mit Reparatur von Fehlern des nichtflüchtigen Speichers
DE69401291T2 (de) Integrierte Schaltung für Speicherkarte und Verfahren zum Abzählen der Einheiten in einer Speicherkarte
DE68915300T3 (de) Chipkarte und Verfahren zum Einschreiben seines Arbeitsprogramms.
DE69230773T2 (de) Datenverarbeitungseinrichtung mit fortschreitend programmierbarem nichtflüchtigen Speicher und Verfahren dazu
DE3720394A1 (de) Tragbare elektronische vorrichtung
DE4114410A1 (de) Halbleiterbauelement mit nichtfluechtigem speicher
DE3743639A1 (de) Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit
DE3640238A1 (de) Tragbare elektronische vorrichtung
DE3720427A1 (de) Tragbare elektronische vorrichtung
EP0195885B1 (de) Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
DE3852562T2 (de) Datenschreibverfahren für EEPROM.
EP0224639B1 (de) Verfahren zum Kontrollieren eines Speicherzugriffs auf einer Chipkarte und Anordnung zur Durchführung des Verfahrens
EP0500973B1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE4100151C2 (de)
DE69118810T2 (de) Chipkarte
DE68927361T4 (de) Chipkarte und Verfahren zum Wiedereinschreiben ihres Programmes
DE3732614A1 (de) Verarbeitungssystem fuer tragbare elektronische vorrichtung
DE69218053T2 (de) Speicherkarte zur Zählung von Daten und Lesevorrichtung
DE69327924T2 (de) Verfahren zur automatischen Initialisierung eines Mikroprozessorsystems und entsprechendes System
DE4107558A1 (de) Verfahren und vorrichtung zum schutz der daten eines rom
DE2906789A1 (de) Speicherpruefsystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: PATENTANWAELTE KNOBLAUCH UND KNOBLAUCH, 60322 FRANK