DE69218053T2 - Speicherkarte zur Zählung von Daten und Lesevorrichtung - Google Patents

Speicherkarte zur Zählung von Daten und Lesevorrichtung

Info

Publication number
DE69218053T2
DE69218053T2 DE69218053T DE69218053T DE69218053T2 DE 69218053 T2 DE69218053 T2 DE 69218053T2 DE 69218053 T DE69218053 T DE 69218053T DE 69218053 T DE69218053 T DE 69218053T DE 69218053 T2 DE69218053 T2 DE 69218053T2
Authority
DE
Germany
Prior art keywords
levels
stages
memory
level
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69218053T
Other languages
English (en)
Other versions
DE69218053D1 (de
Inventor
Eric Depret
Laurent Sourgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POSTE AUTONOME D Ets
STMicroelectronics SA
Orange SA
Original Assignee
POSTE AUTONOME D Ets
France Telecom SA
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POSTE AUTONOME D Ets, France Telecom SA, SGS Thomson Microelectronics SA filed Critical POSTE AUTONOME D Ets
Publication of DE69218053D1 publication Critical patent/DE69218053D1/de
Application granted granted Critical
Publication of DE69218053T2 publication Critical patent/DE69218053T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806Details of the card
    • G07F7/0813Specific details related to card security
    • G07F7/082Features insuring the integrity of the data on or in the card
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0866Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

  • Die vorliegende Erfindung betrifft integrierte Schaltungen für einen tragbaren Träger vom passiven Typ, das heißt, daß sie keinen internen Mikroprozessor aufweisen, sondern lediglich einen Speicher sowie Decodiermittel, um in Abhängigkeit von einer begrenzten Anzahl von Steuersignalen sequentiell auf aufeinanderfolgende Plätze bzw. Bereiche dieses Speichers zuzugreifen und in ihnen Lese-, Schreib- oder Lösch- Operationen zu bewirken.
  • Aus Gründen der Einfachheit werden im folgenden nur Speicherkarten erwähnt, da es sich hierbei um einen häufiger verwendeten Träger handelt, jedoch ist klar, daß jeder anderweitige tragbare Schaltungsträger verwendet werden kann. Somit wird im folgenden mit Speicherkarte die Gesamtheit aus einer integrierten Schaltung, ihren Zugangsanschlüssen und einem beliebigen tragbaren Schaltungsträger verstanden, der einer Lesevorrichtung zugeordnet werden kann.
  • Eine geläufige Anwendung von Speicherkarten sind vorbezahlte Telefonkarten. Bei diesen Karten befinden sich die Speicherplätze des Speichers anfänglich in einem bestimmten Zustand, und dieser Zustand wird nach Maßgabe äußerer Impulse modifiziert, die beispielsweise Telefoneinheiten oder Kosteneinheiten eines beliebigen Service entsprechen können, der von einer Lesevorrichtung, in welcher die Karte eingeführt wird, zur Verfügung gestellt wird.
  • Die vorliegende Erfindung hat näherhin Karten zum Gegenstand, in welchen der Datenzähispeicher ein elektrisch löschbarer Speicher ist, beispielsweise ein Speicher vom EEPROM-Typ, d. h. ein elektrisch programmierbarer ROM-Speicher.
  • Fig. 1 veranschaulicht in stark schematischer Darstellung die Hauptelemente eines in einer Speicherkarte dieses Typs verwendbaren Halbleiterplättchens. Herkömmlicherweise ist diese Karte einer Lesevorrichtung zugeordnet, mit welcher die Karte mittels sechs Anschlußkontakten kommunizieren kann: zwei Speiseanschlüssen VSS und VCC, einem Ausgangsanschluß OUT, sowie drei Programmieranschlüssen A, ST und B. Mittels der Programmieranschlüsse werden Signale einem Aggregat logischer Schaltungen oder einem programmierbaren logischen Feld 1 zugeführt, zur Steuerung eines Spaltendecoders 2 (DEC Y) und eines Zeilendecoders 3 (DEC X), die einem EEPROM-Speicher 4 zugeordnet sind. Die Logikschaltungen 1 gestatten auch, in Abhängigkeit von Steuersignalen den Speicher in einen Lesezustand (R), einen Schreibzustand (W) oder einen Löschzustand (E) zu versetzen. Im Lesezustand wird der adressierte Speicherplatz des Speichers ausgelesen, d. h. sein jeweiliger Zustand wird an dem Ausgangsanschluß zur Verfügung gestellt. Im Schreibzustand wird der Zustand des adressierten Speicherplatzes auf 1 gestellt. Im Löschzustand wird eine Gruppe von gleichzeitig adressierten Speicherplätzen auf Null rückgestellt. Näherhin sind die Steueranschlüsse A, ST und B zum Empfang eines von drei Steuerbefehlen ausgebildet: eines Steuerbefehls zur Null-Rückstellung, welcher eine Positionierung auf dem ersten Bit des Speichers bewirkt, eines Lesebefehls, welcher die Inkrementierung der Speicheradresse und die Abgabe des Inhalts des adressierten Speicherplatzes im Ausgang bewirkt, sowie eines Programmierbefehls, welcher die Inversion des Zustands des adressierten Speicherplatzes oder der adressierten Speicherplätze zur Durchführung eines Schreibvorgangs oder eines Löschvorgangs gestattet. Gemäß einem charakteristischen Merkmal dieses Speichertyps ist es nicht möglich, bestimmte Bereiche des Speichers gleichzeitig zum Lesen, zum Schreiben oder zum Löschen zu adressieren.
  • Einer der Vorteile der Verwendung eines elektrisch selektiv löschbaren Speichers besteht darin, daß man den Speicher gemäß einem System vom Abakus-Rechenbrett-Typ organisieren kann. Das bedeutet, daß der Speicher in mehreren Stufen bzw. Niveaus organisiert ist, deren jede jeweils eine bestimmte Anzahl von Speicherplätzen aufweist. Immer wenn eine Stufe bzw. ein Niveau vön niedrigerem Rang gefüllt ist, aktiviert man einen Speicherplatz der nächsthöheren Rangstufe und löscht die Speicherplätze der Stufen von niedrigerem Rang. So kann man beispielsweise mit drei Stufen bzw. Niveaus von acht Plätzen wenigstens 8x8x8 Informationen zählen, statt nur 8+8+8, wenn der Speicher nicht löschbar wäre. Der Stand der Technik und die vorliegende Erfindung werden im folgenden für den Fall von drei jeweils acht Plätze umfassenden Stufen bzw. Niveaus beschrieben, jedoch ist für den Fachmann klar, daß eine größere Anzahl von Stufen verwendet werden kann und daß die Stufen nicht notwendigerweise die gleiche Anzahl von Speicherplätzen zu besitzen brauchen. Im allgemeinen Fall kann man p Stufen bzw. Niveaus vorsehen, die jeweils ni Speicherplätze (i = 1 ... p) umfassen, so daß man auf diese Weise in dem Speicher n&sub1;xn&sub2;x...xnp Informationen speichern kann. Beispielshalber wird näherhin der Fall betrachtet, wo die Stufen von niedrigerem Rang nach einem Eintrag in einem ranghöheren Register sequentiell geloscht werden.
  • Die elementare Organisation eines Speichers vom Rechenbrett- oder Abakus-Typ ist in Fig. 2 veranschaulicht, in welcher drei Stufen bzw. Niveaus 10, 11 und 12 zu je acht Plätzen dargestellt sind, die mittels eines Spaltendecoders (DEC Y) und eines Reihen- oder Zeilendecoders (DEC X) adressierbar sind.
  • Die Figg. 3A, 3B und 3C veranschaulichen ein erstes Beispiel der Auffüllung von nach Art eines Rechenbretts oder Abakus organisierten Stufen oder Registern. In Fig. 3A ist die rangniedrige Stufe 10 gefüllt, und die Stufen 11 und 12 sind leer. In der in Fig. 3B veranschaulichten Etappe nach der Auffüllung der Stufe 10 wird unter der Wirkung der Decoder X und Y die Adressierung auf den unteren Speicherplatz der Stufe bzw. des Niveaus 11 umgestellt und in diese Stufe eine 1 eingeschrieben. In der Etappe gemäß Fig. 3C ist der gesamte Inhalt der Stufe bzw. des Niveaus 10 gelöscht. Danach beginnt (in hier nicht dargestellter Weise) das Schreiben wieder mit dem rangniedrigen Platz der Stufe 10.
  • Es sei darauf hingewiesen, daß diese aufeinanderfolgenden Adressierungen durch die der Karte zugeordnete Lesevorrichtung gewährleistet werden, welche geeignete Logikschaltungen für diese Operationen aufweist. Im einzelnen beginnt beim Einschieben einer Karte in die Lesevorrichtung diese mit dem Lesen aller Speicher, um den Zustand der Karte zu bestimmen und die erforderliche Adressierung festzulegen. So weiß die Lesevorrichtung, in welchem Füllungszustand sich die verschiedenen Stufen bzw. Niveaus befinden, und kann so den geeigneten Adressierungsbefehl gewährleisten. Jedoch kann, wie weiter oben bereits angegeben, in einem gegebenen Zeitpunkt nur ein Lesevorgang oder ein Schreibvorgang oder ein Löschvorgang ausgeführt werden, und dies ist der Grund dafür, daß der übergang aus dem in Fig. 3A dargestellten Zustand in den in Fig. 3C dargestellten Zustand durch den in Fig. 3B veranschaulichten Zwischenzustand erfolgen muß.
  • Die Figg. 4A bis 4E veranschaulichen ein weiteres Beispiel aufeinanderfolgender Zustände von Stufen bzw. Niveaus der Speicherzone. In Fig. 4A sind die Stufen bzw. Niveaus 10 und 11 aufgefüllt, und drei Speicherplätze der Stufe 12 sind gefüllt. In der in Fig. 4B veranschaulichten Etappe ist ein zusätzliches Bit in die Stufe 12 eingeschrieben. Bei der in Fig. 4C gezeigten Etappe ist der Inhalt der Stufe 11 gelöscht. In der in Fig. 4D veranschaulichten Etappe ist ein zusätzliches Bit in der Stufe 11 eingeschrieben. Und bei der in Fig. 4E veranschaulichten Etappe ist der Inhalt der Stufe 10 gelöscht. Der Eintrag einer 1 in der Etappe der Fig. 4D gestattet die Realisierung einer Speicherung gemäß Vielfachen von 8 und nicht von 9; außerdem "wissen" die Logikschaltungen der Lesevorrichtung, daß, sobald ein Eintrag in dem Register 12 besteht, wenigstens eine 1 in dem Register 11 vorliegen muß, und dies kann für einen eventuellen Fehlernachweis genutzt werden.
  • Das vorstehend Beschriebene entspricht dem herrschenden Stand der Technik, um die Anwendungsumgebung zu bezeichnen, in welcher die vorliegende Erfindung eingeordnet werden kann.
  • Die beschriebene Organisation besitzt jedoch einen Nachteil, insoferne nämlich, falls aus irgendeinem Grunde die Bearbeitung einer Karte zwangsweise unterbrochen wird, während man sich in dem in Figg. 3B, 4B oder 4D veranschaulichten Zustand befindet, d. h. wenn die Stufen von niedrigerem Rang als die Stufe, in welcher gerade ein Eintrag erfolgte, noch nicht gelöscht sind, man die Karte wieder in eine Lesevorrichtung einführt, diese in diesem Zustand verbleibt. Demzufolge wird der Speicher mit einer größeren Anzahl von Einheiten geladen als der tatsächlich erbrachten Dienstleistung entspricht (8 Einheiten zuviel im Fall der Figg. 3B oder 4D, 8x8=64 Einheiten zuviel in dem in Fig. 4B dargestellten Fall). Zu diesem Fehler kann es insbesondere in den modernen Kartenlesevorrichtungen kommen, in welchen die Karte nicht von der Lesevorrichtung verschlungen wird, sondern sichtbar bleibt, d. h. wo der Benutzer seine Karte abrupt in einem der Fig. 3B oder 4B oder 4D entsprechenden Zwischenzustand entnehmen kann. Dieser Benutzer wird dann geschädigt.
  • Die vorliegende Erfindung hat zum Ziel, diesen Nachteil zu vermeiden und bei der erneuten Verwendung der Karte eine Löschung von niederrangigen Stufen zu gewährleisten, die am Ende einer vorhergehenden Operation nicht gelöscht worden sein sollten.
  • Zu diesem Zweck sieht die Erfindung vor eine integrierte Schaltung für einen passiven tragbaren Schaltungsträger zum Zählen von Einheiten, wobei die integrierte Schaltung p nicht-flüchtige Speicherstufen bzw. -niveaus zum Zählen von Daten aufweist, welche eine Anzahl entsprechender Speicherplätze n&sub1; ... np umfaßt, des weiteren Mittel zur Ausführung eines Schreibvorgangs in einem Speicherplatz einer höheren Stufe bzw. eines höheren Niveaus, sobald jeweils sämtliche Speicherplätze der niedrigeren Stufe bzw. des niedrigeren Niveaus aktiviert wurden, sowie zur anschließenden Desaktivierung samtlicher Speicherplätze der niedrigeren Stufen bzw. Niveaus, dadurch gekennzeichnet, daß die integrierte Schaltung des weiteren p - 1 nicht-flüchtige Prüf- bzw. Kontrollstufen bzw. -niveaus von gleicher Art wie die höherrangigen p - 1 Stufen bzw. Niveaus der p Zählstufen bzw. -niveaus aufweist, sowie eine Adressierlogik für die Prüf- bzw. Kontrollstufen bzw. -niveaus, derart, daß die Speicherplätze dieser Prüf- bzw. Kontrollstufen bzw. -niveaus gleichzeitig mit den Speicherplätzen der entsprechenden Zählerstufen bzw. -niveaus für Schreibbetrieb adressiert und nach dem Schreibvorgang gleichzeitig mit den Speicherplätzen der Zählerstufen bzw. -niveaus von niedrigerem Rang als die zuvor eben betätigte für Löschung adressiert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung gestattet ein jeweils jeder Speicherstufe zugeordneter Adreßdecoder in den Schreibphasen die gleichzeitige Adressierung der entsprechenden Prüf- bzw. Kontrollstufe und der nächstranghöheren Prüf- bzw. Kontrollstufe in den Löschphasen.
  • Eine einem tragbaren Schaltungsträger gemäß der Erfindung zugeordnete Lesevorrichtung umfaßt Mittel zum anfänglichen Auslesen sämtlicher Speicherplätze der Prüf- bzw. Kontrollstufen bzw. -niveaus, sowie auf einen Schreibeintrag in einem Speicherplatz einer Prüf- bzw. Kontrollstufe ansprechende Mittel zum gleichzeitigen Löschen dieses Speicherplatzes der Prüf- bzw. Kontrollstufe und der Speicherplätze der unmittelbar rangniedrigeren Stufe der Datenzählstufen.
  • Diese sowie andere Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung einer speziellen Ausführungsform im einzelnen erläutert, unter Bezugnahme auf die Figuren der Zeichnung; in dieser
  • - dienen die zuvor beschriebenen Figg. 1 bis 4 dazu, die vorliegende Erfindung in ihrem Anwendungsgebiet einzuordnen;
  • - sollen die Figg. 5A bis 5E den Fall eines speziellen Beispiels der Vorgehensweise bei einer Vorrichtung gemäß der Erfindung veranschaulichen; und
  • - veranschaulicht die Fig. 6 in etwas detaillierterer Form ein Anwendungsbeispiel der vorliegenden Erfindung.
  • Die Figg. 5A bis 5E veranschaulichen drei Datenzählstufen im Rahmen des gleichen Beispiels, wie es zuvor unter Bezugnahme auf die Figg. 4A bis 4E beschrieben wurde.
  • Gemäß der vorliegenden Erfindung sieht man in dem EEPROM- Speicher 4 der Fig. 1 zusätzlich zu den zuvor beschriebenen Datenzählstufen 10, 11, 12 Prüf- bzw. Kontrollstufen entsprechend den höheren Zählstufen bzw. -niveaus vor. So werden in dem speziellen, zuvor beschriebenen Fall, wo drei Acht-Bit- Zählstufen bzw. -niveaus 10, 11 und 12 vorgesehen sind, zwei Prüf- bzw. Kontrollstufen bzw. -niveaus 21 und 22 zu acht Bit vorgesehen. Allgemein sollten, falls p Zählstufen bzw. -niveaus mit jeweils n&sub1; ... np Plätzen vorliegen, p - 1 Prüf- bzw. Kontrollstufen bzw. -niveaus mit jeweils n&sub2; ... np Plätzen vorliegen.
  • Beim Einschreiben einer 1 in einer der Stufen bzw. einem der Niveaus 11 und 12 wird gleichzeitig eine 1 in dem entsprechenden Platz der entsprechenden Prüf bzw. Kontrollstufe 21 oder 22 eingeschrieben, und beim jedesmaligen Löschen einer Stufe bzw. eines Niveaus von niedrigerem Rang nach Einschreiben einer 1 in die höherrangige Zählstufe bzw. das höherrangige Zählniveau die in die Prüf- bzw. Kontrollstufe eingeschriebene 1 gleichzeitig gelöscht.
  • In den Figg. 5A bis 5E stimmen die aufeinanderfolgenden Zustände der Stufen bzw. Niveaus 10, 11 und 12 mit den aufeinanderfolgenden Zuständen dieser Stufen bzw. Niveaus in den Figg. 4A bis 4E überein. Im Zustand gemäß der Fig. 5A befinden sich sämtliche Bits der Prüf- bzw. Kontrollstufen 21 und 22 auf Null. Im Zustand der Fig. SB wird gleichzeitig mit dem Schreiben einer 1 in den vierten Speicherplatz der Stufe 12 eine 1 in den vierten Speicherplatz der Stufe 22 eingeschrieben. Im Zustand gemäß der Fig. 5C wird gleichzeitig mit der Löschung der Stufe bzw. des Niveaus 11 die Stufe 22 gelöscht. Im Zustand gemäß Fig. 5D wird gleichzeitig mit dem Einschreiben einer 1 in den letzten Speicherplatz der Stufe 11 eine 1 in den letzten Speicherplatz der Stufe 21 eingeschrieben. Im Zustand gemäß der Fig. 5E wird gleichzeitig mit der Löschung der Stufe bzw. des Niveaus 10 die Stufe 21 gelöscht, derart, daß die Prüf- bzw. Kontrollstufen leer sind.
  • Falls die in der Speicherkarte durch die Lesevorrichtung bewirkten Arbeitsgänge in den Zwischenetappen zwischen den Figg. 5B und 5C oder 5D und 5E gewaltsam unterbrochen werden, erkennt beim späteren Einschieben der Karte in eine Lesevorrichtung die Lesevorrichtung die in die Prüf- bzw. Kontrollstufe 22 oder 21 geschriebene 1 und kann die zum Erhalt des in Fig. 5E veranschaulichten Zustands erforderlichen Operationen auslösen, vor Durchführung jeglicher neuer Datenzählvorgänge in der Karte. Man erkennt, daß das beschriebene Verfahren zwar nicht den Nachweis einer zufälligen Unterbrechung zwischen den Zuständen der Figg. 5C und 5D gestattet, da die Prüf bzw. Kontrollregister dann leer sind, jedoch kann ein derartiger Fehlerzustand durch bekannte Schaltungen nachgewiesen werden, wie weiter oben angegeben.
  • Angesichts der vorstehend dargelegten gewünschten Wirkungsweise der erfindungsgemäßen Schaltung vermag der Fachmann die zur Ausführung dieser Funktionen geeigneten Decodierungsvorgänge durchzuführen. Nachstehend wird nur beispielshalber eine spezielle Ausführungsform einer Schaltung beschrieben, welche das gleichzeitige Einschreiben einer 1 in einem Register höheren Rangs und in dem entsprechenden Prüf- bzw. Kontrollregister gestattet und sodann die gleichzeitige Löschung der Prüf- bzw. Kontrollregister und der Zählregister von niedrigerem Rang als das, in welchem eben ein Datum eingeschrieben wurde.
  • So veranschaulicht Fig. 6 in sehr schematischer Weise Decodierschaltungen, welche den Zählstufen 10, 11 und 12 und zwei entsprechenden Prüf- bzw. Kontrollstufen 21 und 22 zugeordnet sind. In dieser Zeichnungsfigur ist der Decoder Y 2 wieder sehr schematisch wiedergegeben in Zuordnung zu einer Schaltung 6, welche die Schreib-, Lese- oder Löschzustände (W, R oder E) bestimmt. Die Schaltungen 2 und 6 werden durch die klassischen Logikschaltungen 1, die in Fig. 1 in Blockform dargestellt sind, gesteuert. Die Stufen bzw. Niveaus 10, 11 und 12 können entlang X durch Adreßleitungen A10, A11 und A12 adressiert werden, welche durch den Reihen- bzw. Zeilendecoder DEC X 3 geliefert werden, der in den Figg. 1 und 2 in Blockform dargestellt ist. Des weiteren sind Adreßleitungen A21, A22 zur Bezeichnung der den Stufen bzw. Niveaus 21 und 22 entsprechenden Reihen vorgesehen.
  • Jeweils zwischen jeder der Adreßleitungen A10, A11 und A12 und jeder der Stufen bzw. Niveaus 10, 11 und 12 ist ein Logikblock 30, 31 bzw. 32 eingeschaltet, und entsprechend jeweils zwischen jeder der Adreßleitungen A21, A22 und jeder der Stufen 21 und 22 ein Logikblock 41 bzw. 42. Nachfolgend werden nur die Logikblöcke 31 und 41 beschrieben, da die Logikblöcke 30, 31 und 32 miteinander übereinstimmen, ebenso die Logikblöcke 41 und 42.
  • Der Logikblock 31 weist UND-Gatter bzw. -Glieder 33 und 34 mit zwei Eingängen auf, ein ODER-Gatter bzw. -Glied 35 sowie eine Verstärkerstufe 36, die in Abhängigkeit von dem W/R/E-Befehl des Blocks 6 einen Schreib-, einen Lese- oder einen Löschvorgang in der Reihe bzw. Zeile 11 auszuführen vermag. Des weiteren sind Schreibsteuerleitungen W und Löschsteuerleitungen E entsprechend den Zuständen im Block 6 vorgesehen. Das UND-Gatter 33 weist einen ersten invertierenden Eingang auf, der mit der Leitung E verbunden ist. Der zweite Eingang des UND-Gatters 33 ist mit der Adreßleitung A11 verbunden (diese Adreßleitung A11 ist auch mit dem zweiten Eingang des UND-Glieds 34 des rangniedrigeren Blocks 30 verbunden). Der erste Eingang des UND-Glieds 34 ist mit der Leitung E verbunden. Der zweite Eingang des UND-Gatters 34 ist mit der Adreßleitung A12 der ranghöheren Stufe verbunden. Die Ausgänge der UND-Glieder 33 und 34 liegen, über das zwischengeschaltete ODER-Glied 35 und die Verstärkerstufe 36, an der Reihe bzw. Zeile 11.
  • Der Logikblock 41 umfaßt drei UND-Glieder 43, 44 und 45, deren Ausgänge über ein ODER-Glied 46 und eine Verstärkerschaltung 47 an der Reihe bzw. Zeile 21 liegen. Der erste Eingang des UND-Glieds 43 ist mit der Leitung E verbunden. Der zweite Eingang des UND-Gatters 43 ist mit der Eingangsadresse A11 verbunden. Der erste Eingang des UND-Glieds 44 ist mit der Schreibleitung W und sein zweiter Eingang mit der Adreßleitung A11 verbunden. Der erste Eingang des UND- Glieds 45 ist mit der Adreßleitung A21 verbunden, und der zweite und dritte Eingang dieses UND-Glieds 45 sind invertierende Eingänge, die mit der Schreibleitung W bzw. der Löschleitung E verbunden sind.
  • Die Arbeits- und Wirkungsweise dieser Logikschaltungen ist wie folgt. Die Prüf- bzw. Kontrollstufen bzw. -niveaus 21 und 22 sind zur Bestimmung ihres Inhalts selektiv adressierbar, indem man auf den Adreßleitungen A21 bzw. A22 Adreßsignale übermittelt, und selbstverständlich in geeigneter Weise den Spaltendecoder 2 inkrementiert. Diese spezifische Adressierung der Stufen bzw. Niveaus 21 und 22 ist nur außerhalb der Schreib- oder Löschphasen möglich, aufgrund der beiden mit der Schreib- und der Löschleitung verbundenen invertierenden Eingänge des UND-Gatters 45.
  • Hingegen wird, wenn man sich in einer Schreibphase befindet und die Reihe bzw. Zeile 11 durch die Adresse All bezeichnet wurde, einerseits die Reihe 11 durch die Adresse All unter der Wirkung des UND-Gatters 33 bezeichnet, andererseits wird die Reihe 21 unter der Wirkung des UND-Gatters 44, das durch die Adresse A11 und die Schreibleitung W aktiviert ist, bezeichnet. Somit wird gleichzeitig an derselben Stelle Y in den Reihen bzw. Zeilen 11 und 21 eine 1 geschrieben.
  • Man erhält so einen dem Zustand von Fig. 5B entsprechenden Zustand. Falls eine Unterbrechung auftritt, wird dieser Zustand nach der Wiedereinführung der Karte in die Lesevorrichtung nachgewiesen, und zwar durch die Ablesung der Stufe bzw. des Niveaus 21 nach Betätigung der Adreßleitung A21.
  • Falls keine Unterbrechung auftrat, bleibt die Adresse A11 ausgewählt, die Schreibleitung W wird auf niedrigen Pegel gesetzt und die Löschleitung auf hohen Pegel gebracht, während sämtliche Spalten zur Löschung gewählt werden, und zwar durch den Decoder Y 2 und die Logikschaltung 6. Sodann wird das UND-Glied 33 der Stufe bzw. des Niveaus 31 durch das Auftreten des Löschsignals inhibiert, während das UND-Gatter 34 der Stufe bzw. des Niveaus 30 durch das Adreßsignal A11 und das Löschsignal E aktiviert wird. Somit werden sämtliche Spalten der Reihe bzw. Zeile 10 gleichzeitig gelöscht. Gleichzeitig wird durch das Anliegen eines Signals mit hohem Pegel auf den Leitungen A11 und E das UND-Glied 43 der Logikschaltung 41 aktiviert, und sämtliche Plätze der Reihe bzw. Zeile 21 werden ebenfalls zur Löschung angesteuert.
  • Für den Fachmann ist offenkundig, daß die vorliegende Erfindung in mannigfacher Weise abgewandelt und modifiziert werden kann, insbesondere hinsichtlich der Anzahl der Speicherplätze der verschiedenen Stufen bzw. Niveaus und der Anzahl der Niveaustufen. Andererseits sind in den vorhergehenden Beispielen Einschaltbetätigungen jeweils durch Zustände 1 oder Zustände 0 bezeichnet, jedoch ist für den Fachmann klar, daß man stets ein kohärentes System aufbauen kann, in welchem eine Umkehrung der hohen und der niederen Zustände vorliegt. Des weiteren wurden nur die für das Verständnis der vorliegenden Erfindung dienlichen Teile der Speicherkarte und der Lesevorrichtung beschrieben. Offenkundig kann die Speicherkarte anderweitige übliche Eigenschaften aufweisen. Beispielsweise kann die Speicherkarte nicht-löschbare Identifizierungszonen aufweisen, des weiteren verschiedene Sicherheitsschaltungen, beispielsweise zur Vermeidung von Überschreiben, wobei diese Sicherheitsvorrichtungen für die Anwendung der vorliegenden Erfindung modifiziert werden können.

Claims (4)

1. Integrierte Schaltung für einen passiven tragbaren Schaltungsträger zum Zählen von Einheiten, wobei die integrierte Schaltung p nicht-flüchtige Speicherstufen bzw. -niveaus zum Zählen von Daten (10, 11, 12) aufweist, welche eine Anzahl entsprechender Speicherplätze n&sub1; ... np umfaßt, des weiteren Mittel zur Ausführung eines Schreibvorgangs in einem Speicherplatz einer höheren Stufe bzw. eines höheren Niveaus, sobald jeweils sämtliche Speicherplätze der niedrigeren Stufe bzw. des niedrigeren Niveaus aktiviert wurden, sowie zur anschließenden Desaktivierung sämtlicher Speicherplätze der niedrigeren Stufen bzw. Niveaus, dadurch gekennzeichnet, daß die integrierte Schaltung des weiteren p - 1 nicht-flüchtige Prüf- bzw. Kontrollstufen bzw. -niveaus (21, 22) von gleicher Art wie die höherrangigen p - 1 Stufen bzw. Niveaus der p Zählstufen bzw. -niveaus aufweist, sowie eine Adressierlogik für die Prüf- bzw. Kontrollstufen bzw. -niveaus, derart, daß die Speicherplätze dieser Prüf- bzw. Kontrollstufen bzw. -niveaus gleichzeitig mit den Speicherplätzen der entsprechenden Zählerstufen bzw. -niveaus für Schreibbetrieb adressiert und nach dem Schreibvorgang gleichzeitig mit den Speicherplätzen der Zählerstufen bzw. -niveaus von niedrigerem Rang als die zuvor eben betätigte für Löschung adressiert werden.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein jeweils jeder Speicherstufe bzw. -niveau zugeordneter Adreßdecoder eine gleichzeitige Adressierung der Prüf bzw. Kontrollstufe bzw. -niveau des gleichen Rangs in den Schreibphasen gestattet.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein jeweils jeder Speicherstufe bzw. -niveau zugeordneter Adreßdecoder eine gleichzeitige Adressierung der unmittelbar ranghöheren Prüf- bzw. Kontrollstufe in den Löschphasen gestattet.
4. Lesevorrichtung in Zuordnung zu einem eine integrierte Schaltung gemäß Anspruch 1 enthaltenden tragbaren Schaltungsträger, dadurch gekennzeichnet, daß sie umfaßt:
- Mittel zum anfänglichen Auslesen sämtlicher Speicherplätze der Prüf- bzw. Kontrollstufen bzw. -niveaus, sowie
- auf einen Schreibeintrag in einem Speicherplatz einer Prüf bzw. Kontrollstufe ansprechende Mittel zum gleichzeitigen Löschen dieses Speicherplatzes der Prüf bzw. Kontrollstufe und der Speicherplätze der unmittelbar rangniedrigeren Stufe der Datenzählstufen.
DE69218053T 1991-06-20 1992-06-16 Speicherkarte zur Zählung von Daten und Lesevorrichtung Expired - Lifetime DE69218053T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9108126A FR2678094B1 (fr) 1991-06-20 1991-06-20 Carte a memoire de comptage de donnees et appareil de lecture.

Publications (2)

Publication Number Publication Date
DE69218053D1 DE69218053D1 (de) 1997-04-17
DE69218053T2 true DE69218053T2 (de) 1997-07-03

Family

ID=9414499

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69218053T Expired - Lifetime DE69218053T2 (de) 1991-06-20 1992-06-16 Speicherkarte zur Zählung von Daten und Lesevorrichtung

Country Status (5)

Country Link
US (1) US5285415A (de)
EP (1) EP0519847B1 (de)
JP (1) JP2843461B2 (de)
DE (1) DE69218053T2 (de)
FR (1) FR2678094B1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2703501B1 (fr) * 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.
EP0624880B1 (de) * 1993-05-10 1998-09-30 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Entwerten einer Debit-Karte
FR2709582B1 (fr) * 1993-09-02 1995-09-29 Gemplus Card Int Procédé de paiement électronique, notamment au moyen d'une carte à puce.
AU7434694A (en) * 1993-09-30 1995-04-13 Toppan Printing Co. Ltd. Memory card
EP0681274B1 (de) * 1994-05-06 2005-06-08 IPM International SA Wertkarte mit binären Werteinheiten und Verfahren zum Verschieben einer mit binären Werteinheiten dargestellten Grösse auf der Wertkarte
US5604343A (en) 1994-05-24 1997-02-18 Dallas Semiconductor Corporation Secure storage of monetary equivalent data systems and processes
FR2731536B1 (fr) * 1995-03-10 1997-04-18 Schlumberger Ind Sa Procede d'inscription securisee d'informations dans un support portable
DE59601267D1 (de) * 1995-04-20 1999-03-18 Siemens Ag Elektronische börsenkarte und verfahren zum wiederaufladen einer elektronischen börsenkarte
FR2733615B1 (fr) * 1995-04-26 1997-06-06 France Telecom Carte a memoire et procede de mise en oeuvre d'une telle carte
JPH1021146A (ja) * 1996-06-28 1998-01-23 Oki Electric Ind Co Ltd 度数カウント装置
JPH11110499A (ja) 1997-10-07 1999-04-23 Oki Electric Ind Co Ltd 度数カウンタおよび度数カウント方法
FR2771829B1 (fr) * 1997-12-03 2000-02-18 Rue Cartes Et Systemes De Procede de gestion des ressources de memoire dans une carte a microcircuit
JP2001014870A (ja) * 1999-06-29 2001-01-19 Nec Corp フラッシュメモリ搭載マイクロコンピュータ及び書き換え回数管理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR378454A (fr) * 1906-08-04 1907-10-05 Hugo Petersen Corps de remplissage pour chambres de réaction et analogues
FR2386080A1 (fr) * 1977-03-31 1978-10-27 Cii Honeywell Bull Systeme de comptabilisation d'unites homogenes predeterminees
FR2600795B1 (fr) * 1986-06-27 1990-11-09 Eurotechnique Sa Procede de gestion d'un circuit electronique et circuit mettant en oeuvre un tel procede
DE3638505C2 (de) * 1986-11-11 1995-09-07 Gao Ges Automation Org Datenträger mit integriertem Schaltkreis
FR2621164B1 (fr) * 1987-09-30 1992-12-04 Schlumberger Ind Sa Procede d'enregistrement de soldes successifs dans une memoire electronique et systeme pour la mise en oeuvre dudit procede
FR2634572B1 (fr) * 1988-07-19 1994-05-13 Bull Cp8 Procede et systeme de gestion d'une memoire electronique representative d'unites homogenes predeterminees
FR2641634B1 (fr) * 1989-01-11 1991-06-28 Gemplus Card Int Carte a memoire prepayee rechargeable

Also Published As

Publication number Publication date
JP2843461B2 (ja) 1999-01-06
JPH07141478A (ja) 1995-06-02
FR2678094B1 (fr) 1993-10-08
DE69218053D1 (de) 1997-04-17
FR2678094A1 (fr) 1992-12-24
EP0519847B1 (de) 1997-03-12
EP0519847A1 (de) 1992-12-23
US5285415A (en) 1994-02-08

Similar Documents

Publication Publication Date Title
EP0049322B1 (de) Auslesesicherung bei Einchip-Mikroprozessoren
DE1114049C2 (de) Anordnung zur einschraenkung der ansteuermoeglichkeit von matrixspeichern
DE3873392T2 (de) Sicherheitsschaltung fuer programmierbares logik-array.
DE69218053T2 (de) Speicherkarte zur Zählung von Daten und Lesevorrichtung
EP0321727B1 (de) Verfahren und Schaltung zum manipuliergeschützten Entwerten von EE-PROM-Speichern
DE3318123A1 (de) Schaltungsanordnung mit einem datenspeicher und einer ansteuereinheit zum auslesen, schreiben und loeschen des speichers
EP0195885B1 (de) Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung
DE3311948C2 (de)
DE4114410A1 (de) Halbleiterbauelement mit nichtfluechtigem speicher
DE2151472A1 (de) Mikroprogrammspeicher fuer Elektronenrechner
DE69416761T2 (de) Speicherschutzschaltung für EPROM
EP0500973B1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE69321700T2 (de) Nicht-flüchtige Halbleiterspeicher
DE69118810T2 (de) Chipkarte
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE69800343T2 (de) Authentifizierungsverfahren für integrierte Schaltungen
DE3784664T2 (de) Schutzvorrichtung fuer einen loesch- und neuprogrammierbaren festwertspeicher.
DE4042161C2 (de)
DE1774607B2 (de) Speicheranordnung mit einem informationszerstoerend lesbaren speicher
DE4242579C2 (de) Verfahren zur Echtheitserkennung von Datenträgern
CH619785A5 (en) Electronic maximum-demand meter
DE3815549A1 (de) Dynamischer direktzugriffsspeicher
DE69712818T2 (de) Halbleiterspeicheranordnung
EP0505603B1 (de) Verfahren zum Testen eines Datenspeichers und zugehörigen Schutzspeichers und Anordnung zur Durchführung des Verfahrens
DE69820080T2 (de) Verfahren zum schreiben von binären datenwörtern mittels elektrisch-programmierbarer und löschbarer speicherzellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 519847

Country of ref document: EP