DE4114410A1 - Halbleiterbauelement mit nichtfluechtigem speicher - Google Patents

Halbleiterbauelement mit nichtfluechtigem speicher

Info

Publication number
DE4114410A1
DE4114410A1 DE4114410A DE4114410A DE4114410A1 DE 4114410 A1 DE4114410 A1 DE 4114410A1 DE 4114410 A DE4114410 A DE 4114410A DE 4114410 A DE4114410 A DE 4114410A DE 4114410 A1 DE4114410 A1 DE 4114410A1
Authority
DE
Germany
Prior art keywords
input
data
lines
access code
secret access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4114410A
Other languages
English (en)
Other versions
DE4114410C2 (de
Inventor
Dae-Sik Weon
Jun-Sik Hwangbo
Jae-Young Do
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4114410A1 publication Critical patent/DE4114410A1/de
Application granted granted Critical
Publication of DE4114410C2 publication Critical patent/DE4114410C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit nichtflüchtigem Speicher, insbesondere auf ein solches mit einem elektrisch löschbaren und programmierbaren Festwert­ speicherbauelement (EEPROM).
Da Halbleiterbauelemente in jüngster Zeit immer hochintegrier­ ter und vielfältiger werden, finden demgemäß IC-Karten mit EEPROM-Bauelementen weit verbreitete Anwendung. Die IC-Karten weisen bessere Geheimhaltungs-, Sicherheits-, Datenverarbei­ tungs- und Organisationsfunktionen auf als Magnetkarten, so daß sich ihre Anwendungsgebiete rasch erweitern. In der Vergangen­ heit wurden in IC-Karten zwei Chips, nämlich ein Mikrocomputer- und ein EEPROM-Chip verwendet. Gegenwärtig werden Produkte mit dem Mikrocomputer und dem EEPROM auf einem einzigen Chip herge­ stellt und es werden Bauelemente erforscht, welche geringere Herstellungskosten und für die jeweiligen Anwendungsgebiete nötige zusätzliche Funktionen aufweisen.
Um die Geheimhaltung sicherzustellen, können in IC-Karten ver­ wendete EEPROMs üblicherweise einen speziellen, vom Benutzer eingegebenen, geheimen Zugangscode abspeichern, wobei der ge­ heime Zugangscode zweimal eingegeben werden muß, um das Entste­ hen von Fehlern zu vermeiden, wenn der geheime Zugangscode ein­ gegeben oder geändert wird.
Dementsprechend enthält ein in Fig. 4 gezeigtes, bekanntes EEPROM einen mit einem Eingangsanschluß (DIN) verbundenen Dateneingabepuffer (10), zwei Register (12 und 14), einen Komparator (16), eine Speicherzellenmatrix (18) und zusätzliche Zellen (20) zur Speicherung des geheimen Zugangscodes. Zur erstmaligen Festlegung des geheimen Zugangscodes wird dieser in das bekannte EEPROM zweimal hintereinander über den Datenein­ gabepuffer (10) eingegeben, wobei der erste geheime Zugangscode in das A-Register (12) und der zweite in das B-Register (14) gelangt. Der Komparator (16) vergleicht die geheimen Zugangsco­ des, die in das A-Register (12) und das B-Register (14) einge­ geben wurden. Wenn die geheimen Zugangscodes nicht übereinstim­ men, wird ein Fehlersignal erzeugt, wenn sie übereinstimmen, wird dagegen ein Sicherheitsmodus festgelegt, indem der einge­ gebene geheime Zugangscode in die zusätzlichen Zellen (20) ge­ schrieben wird. Nach Festlegung des Sicherheitsmodus wird ein autorisierter Benutzer erkannt, wenn der eingegebene geheime Zugangscode und ein zuvor abgespeicherter geheimer Zusatzcode übereinstimmen, und es kann die nächste Befehlsfolge ausgeführt werden. Wenn die Codes nicht übereinstimmen, wird ein Fehler­ signal erzeugt, das einen nicht autorisierten Benutzer anzeigt.
Eine Änderung des festgelegten geheimen Zugangscodes geschieht nach folgender Methode. Ein zuvor festgelegter geheimer Zugangs­ code, d. h. ein alter, in den zusätzlichen Zellen (20) abgespei­ cherter, geheimer Zugangscode wird in das A-Register (12) ein­ gegeben. Ebenso wird ein bisheriger, geheimer Zugangscode vom Benutzer eingegeben und gelangt über den Dateneingabepuffer (10) in das B-Register (14). Die geheimen Zugangscodes im A- und B-Register (12 und 14) werden daraufhin im Komparator (16) verglichen. Wenn die Codes nicht übereinstimmen, wird ein Feh­ lersignal erzeugt, wenn sie hingegen übereinstimmen, kann der Benutzer einen neuen Zugangscode festlegen. Ein neuer, vom Be­ nutzer eingegebener Zugangscode gelangt in das A-Register (12) und ein neuer Zugangscode zur Identifizierung wird in das B-Re­ gister (14) eingegeben. Danach werden die neuen Zugangscodes im Komparator (16) verglichen. Wenn sie nicht übereinstimmen, wird ein einen nicht autorisierten Benutzer anzeigendes Fehlersignal erzeugt, wenn sie übereinstimmen, ist die Festlegung des neuen Zugangscodes abgeschlossen und ein autorisierter Benutzer erkannt.
Aufgrund des oben beschriebenen Vorgehens ist der Chip über­ mäßig groß und, wenn der geheime Zugangscode geschrieben oder geändert wird, ist die Signalsteuerung übermäßig komplex, weil das bekannte EEPROM zwei Register oder einen Zwischenspeicher zum Vergleichen der beiden geheimen Zugangscodes und zusätz­ liche Zellen (20) aufweist, die im Inneren eines EEPROM-Chip zum Einschreiben des geheimen Zugangscodes zusätzlich zur Speicherzellenmatrix (18) vorgesehen sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauele­ ment mit nichtflüchtigem Speicher zu schaffen, bei dem die Chipgröße durch Vermeidung zusätzlich zu einer Speicherzellen­ matrix vorgesehener Zellen für das Einschreiben eines geheimen Zugangscodes und eines von zwei zum Vergleichen der geheimen Zugangscodes in einem EEPROM erforderlichen Register verringert ist.
Diese Aufgabe wird durch ein Halbleiterbauelement mit nicht­ flüchtigem Speicher gemäß den Merkmalen des Patentanspruchs 1 gelöst.
Eine bevorzugte Ausführungsform der Erfindung sowie zu deren besserem Verständnis zum Vergleich ein bekanntes Ausführungs­ beispiel sind in den Zeichnungen dargestellt und werden nach­ folgend beschrieben. Es zeigen:
Fig. 1 ein Blockdiagramm eines erfindungsgemäßen EEPROMs im Ausschnitt zur Erläuterung der erfindungsgemäßen Vergleichsfunktion der geheimen Zugangscodes,
Fig. 2 ein Schaltkreisdiagramm des I/0-Registers in Fig. 1,
Fig. 3 ein Flußdiagramm eines Programmablaufs zur Durch­ führung von Befehlen für die erfindungsgemäße Fest­ legung des geheimen Zugangscodes in EEPROMs und
Fig. 4 ein Blockdiagramm, welches die Vergleichsfunktion von geheimen Zugangscodes in einem bekannten EEPROM (nach dem Stand der Technik) veranschaulicht.
Wie in Fig. 1 dargestellt, enthält ein erfindungsgemäßes EEPROM eine Mehrzahl von Wortleitungen (WL), Bitleitungen (BL), Lese­ leitungen (SL), eine Speicherzellenmatrix (40) mit einer Viel­ zahl von EEPROM-Zellen (CE), eine Seitenpuffereinrichtung (38), Spaltenauswahltransistoren (CT), Datenleitungen (DLo bis DLn), einen Eingabetreiber/Leseverstärker (34), eine Eingabepuffer­ einrichtung (30), ein Eingabe/Ausgabe-Register (32) und einen Komparator (36). Die Wortleitungen (WL) werden von einem nichtdargestellten Zeilendecoder und die Bitleitungen (BL) durch Spaltenauswahlsignale (Yo bis Yn) eines nicht dargestell­ ten Spaltendecoders ausgewählt.
In der Seitenpuffereinrichtung (38) sind eine Mehrzahl von Puffern mit der Mehrzahl von Bitleitungen (BL) und Leseleitun­ gen (SL) über jeweilige Transistoren (BT und ST) verbunden. Die mit den Bitleitungen (BL) verbundenen Puffer sind über die Transistoren (BT), die von einem Bitleitungsauswahlsignal (SBL) geschaltet werden, und die mit den Leseleitungen (SL) verbunde­ nen Puffer über die Transistoren (ST), die durch ein Leselei­ tungsauswahlsignal (SSL) geschaltet werden, angeschlossen. Die Spaltenauswahltransistoren (CT) sind mit den Leseleitungen (SL) und mit den Enden der Bitleitungen (BL) und der Datenleitungen (DL), die gleichzeitig byteweise leitend geschaltet werden, verbunden. Die Bitleitungen sind über die Spaltenauswahl­ transistoren (CT) mit den Datenleitungen (DLo bis DLn) verbun­ den. Der Eingabetreiber/Leseverstärker (34) treibt Eingabedaten parallel in die Datenleitungen und gibt zu den Datenleitungen geführte Zellendaten unter Lesen und Verstärken derselben parallel aus. Die Eingabepuffereinrichtung (30) puffert die am Eingabeanschluß (DIN) seriell eingegebenen Daten. Das Eingabe/Ausgabe-Register (32) gibt die durch die Eingabepuffer­ einrichtung (30) gepufferten seriellen Eingabedaten seriell weiter, wandelt diese mit dem Eingangstreiber/Leseverstärker (34) in parallele Daten um und führt die seriellen Daten einem Eingangsanschluß des Komparators (36) zu. Der Komparator (36) vergleicht die seriellen Ausgangsdaten des Eingabe/Ausgabe- Registers (32) mit den durch die Eingabepuffereinrichtung (30) gepufferten seriellen Eingabedaten. Mit einer der Wortleitungen der Speicherzellenmatrix (40) verbundene Zellen werden als ausgewählte Zellen für das Einschreiben des geheimen Zugangs­ codes benutzt. Die ausgewählten Zellen können Leerzellen (Dummyzellen) sein.
In dem in Fig. 2 dargestellten Eingabe/Ausgabe-Register (32) sind ein erstes (32a) bis n-tes Register (32n) seriell mit den jeweils benachbarten Registern verbunden, wobei das erste Register (32a) zur Speicherung des Paritätsbits und das zweite (32b) bis n-te (32n) Register für die Abspeicherung der Daten­ bits benutzt werden. Jedes Register besitzt einen eingangs­ seitigen Transistor (T1), dessen Gate mit einem invertierten Taktsignal (CLOCKB) beaufschlagt ist, einen eingangsseitigen Zwischenspeicher (L1), einen Verbindungstransistor (T3), dessen Gate mit einem Taktsignal (CLOCK) beaufschlagt ist, sowie einen ausgangsseitigen Zwischenspeicher (L2). Der eingangsseitige Zwischenspeicher (L1) besteht aus einem Rückkopplungstransistor (T2), der vom Taktsignal (CLOCK) geschaltet wird, einem NOR-Gatter (NOR 1) sowie einem zwischen Source und Drain des Rückkopplungstransistors (T2) eingeschleiften Inverter (INV1). Der ausgangsseitige Zwischenspeicher (L2) hat den gleichen Aufbau und besteht aus einem mit dem invertierten Taktsignal (CLOCKB) beaufschlagten Rückkopplungstransistor (T4), einem NOR-Gatter (NOR2) und einem Inverter (INV2). Dem eingangs­ seitigen Zwischenspeicher (L1) sind die Zellendaten über die Datenleitung (DLo) zugeführt, und der ausgangsseitige Zwischen­ speicher (L2) ist mit der Datenleitung (DLo) verbunden, um die Eingabedaten zu der Datenleitung (DLo) zurückzuführen. Die Chipgröße des erfindungsgemäßen EEPROM ist verglichen mit der konventionellen dadurch geringer, daß eine separate Speicher­ zelle für das Einschreiben des geheimen Zugangscodes durch eine ausgewählte Zellenzeile (42) der Speicherzellenmatrix (40) ersetzt wird, und daß eines von zwei Eingabe/Ausgabe-Registern entfällt, an dessen Stelle der Seitenpuffer (38) tritt.
Genauer gesagt, wird erfindungsgemäß der erste geheime Zugangs­ code im Seitenpuffer (38) zwischengespeichert, dieser zwischen­ gespeicherte, erste geheime Zugangscode wird byteweise in das Eingabe/Ausgabe-Register (32) ausgelesen und im Komparator mit dem zweiten, über den Eingabepuffer (30) eingegebenen, geheimen Zugangscode verglichen. Wenn der erste und der zweite Zugangs­ code übereinstimmen, wird der erste, im Seitenpuffer (38) zwischengespeicherte, geheime Zugangscode in die ausgewählten Zellen (42) eingeschrieben, so daß der geheime Zugangscode festgelegt ist, während hingegen, wenn der erste und zweite Zugangscode nicht übereinstimmen, ein Fehlersignal erzeugt wird.
Unter Bezugnahme auf Fig. 3 wird nachfolgend ein Programmablauf zur Festlegung des Geheimmodus erläutert.
Der geheime Zugangscode ist aus acht Byte zusammengesetzt und in den ausgewählten Speicherzellen (42) der Speicherzellen­ matrix (40) aufgezeichnet. Um eine Änderung des geheimen Zugangscodes durch einen nichtautorisierten Benutzer zu ver­ hindern, wird der MACC(Zugangscodemodifizerungs)-Befehl ge­ setzt, wobei die Ausführung des MACC-Befehls eine dreischrit­ tige Codeeingabe erfordert. Wenn der MACC-Befehl eingegeben wird, decodiert das EEPROM den Befehlscode (Schritt 100) und geht in den MACC-Modus über. Wenn dann ein geheimer Zugangscode festgelegt wurde (Schritt 200), werden die ausgewählten Zellen (42) innerhalb der Speicherzellenmatrix (40) selektiert, um die Daten des Bytes "0" zu lesen und sie in das Eingabe/Ausgabe- Register (32) einzugeben. Die Daten des alten geheimen Zugangs­ codes, die in das Eingabe/Ausgabe-Register (32) ausgelesen wurden, werden in dem Komparator (36) bitweise mit den über den Eingabepuffer (30) eingegebenen Daten verglichen. Der alte, n Bytes umfassende, geheime Zugangscode wird für die übrigen Bytes in derselben Weise wie oben beschrieben mit dem eingege­ benen geheimen Zugangscode verglichen (Schritt 250). Wenn die Codes übereinstimmen (Schritt 300), wird der erste, neue, vom Benutzer eingegebene Zugangscode über den Dateneingabepuffer (30) und das Eingabe/Ausgabe- Register (32) in dem Seitenpuffer (38) zwischengespeichert (Schritt 400). Wenn daraufhin ein neuer Zugangscode zur Identifizierung eingegeben wird, werden die im Seitenpuffer (38) zwischengespeicherten Daten durch Lesen und Verstärken derselben mittels des Eingabetreibers/- Leseverstärkers (34) dem Eingabe/Ausgabe-Register (32) zuge­ führt, und gelesener sowie eingegebener Zugangscode werden Bit für Bit im Komparator (36) in der oben beschriebenen Weise verglichen (Schritt 450). Wenn diese übereinstimmen (Schritt 500), wird der neue Zugangscode in die ausgewählten Zellen (42) eingeschrieben und somit als neuer Zugangscode definiert (Schritt 600). Wenn die Codes im Schritt 200 nicht überein­ stimmen, werden sie gemäß Schritt 400 weiterbehandelt, und wenn sie während der Schritte 300 oder 500 nicht übereinstimmen, erzeugt der Komparator (36) ein Fehlersignal zum Stoppen des Systembetriebs.
Die vorliegende Erfindung vergleicht zwei geheime Zugangscodes unter Benutzung der Seitenpuffereinrichtung und schreibt den geheimen Zugangscode in ausgewählte, mit einer Wortleitung im EEPROM verbundene Zellen unter Ausführung eines Seitenmodus ein, in welchem Daten durch Bytes eingeschrieben werden, so daß die Chipgröße im Vergleich mit bekannten EEPROMs verkürzt ist. Die vorliegende Erfindung ermöglicht daher gegenüber dem Bekannten einen wirtschaftlicheren Einsatz.

Claims (5)

1. Halbleiterbauelement mit nichtflüchtigem Speicher, be­ stehend aus:
einer Mehrzahl von Wortleitungen (WL) in Zeilenrichtung;
einer Mehrzahl von die Wortleitungen (WL) überschneidenden Bit­ leitungen (BL) in Spaltenrichtung;
einer Mehrzahl von Leseleitungen (SL), von denen sich jeweils eine für ein Byte der Bitleitungen (BL) in Spaltenrichtung erstreckt;
einer Mehrzahl nichtflüchtiger Halbleiterspeicherzellen (CE), die jeweils an den Schnittstellen der Wortleitungen (WL) und Bitleitungen (BL) angeordnet und durch die Leseleitungen (SL) blockweise gruppiert sind;
einer Seitenpuffereinrichtung (38), die aus einer Mehrzahl von mit den Bitleitungen (BL) und den Leseleitungen (SL) verbunde­ nen Seitenpuffern besteht;
einer Mehrzahl von Spaltenauswahltransistoren (CT), die mit den Leseleitungen (SL) und mit den Enden der Bitleitungen (BL) und Datenleitungen (DL) verbunden sind und gleichzeitig byteweise angeschaltet werden;
einer Mehrzahl von Datenleitungen (DLo bis DLn), die über die Spaltenauswahltransistoren (CT) mit den Bitleitungen (BL) ver­ bunden sind;
einem Dateneingabetreiber/Leseverstärker (34) zum Treiben paralleler Eingabedaten in die Datenleitungen und zur paralle­ len Ausgabe durch Lesen und Verstärken der in die Datenleitun­ gen geladenen Zellendaten;
einer Eingabepuffereinrichtung (30) zum Puffern serieller, an einem Eingabeanschluß (DIN) anliegender Eingabedaten;
einem Eingabe/Ausgabe-Register (32) zur seriellen Eingabe serieller, durch die Dateneingabepuffereinrichtung (30) ge­ pufferter Daten und zur Umwandlung derselben in parallele Daten mit dem Eingabetreiber/Leseverstärker (34) sowie zur seriellen Ausgabe der Daten;
einem Komparator (36) zum Vergleichen der seriellen, von der Eingabepuffereinrichtung (30) gepufferten Eingabedaten mit den seriellen Ausgabedaten des Eingabe/Ausgabe-Registers (32);
wobei ein geheimer Zugangscode dergestalt festgelegt wird, daß ein erster geheimer Zugangscode in der Seitenpuffereinrichtung (38) zwischengespeichert, ein zweiter geheimer, über die Eingabepuffereinrichtung (30) eingegebener Zugangscode mit dem ersten geheimen, byteweise vom Eingabe/Ausgabe-Register (32) gelesenen Zugangscode im Komparator (36) verglichen wird, wobei der erste geheime, in der Seitenpuffereinrichtung (38) zwischen­ gespeicherte Zugangscode in zuvor aus den nichtflüchtigen Speicherzellen (CE) ausgewählte Zellen (42) einer Zeile ein­ geschrieben wird, wenn der erste und zweite Zugangscode über­ einstimmen.
2. Halbleiterbauelement mit nichtflüchtigem Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die mit den Bitlei­ tungen (BL) verbundenen Puffer der Seitenpuffereinrichtung (38) an diese jeweils über durch ein Bitleitungsauswahlsignal (SBL) schaltbare Transistoren (BT) und die mit den Leseleitungen (SL) verbundenen Puffer an diese jeweils über durch ein Leseauswahl­ signal (SSL) schaltbare Transistoren (ST) angeschlossen sind.
3. Halbleiterbauelement mit nichtflüchtigem Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zellen in der Reihe, in die der geheime Zugangscode eingeschrieben ist, Leerzellen, i.e. Dummyzellen, sind.
4. Halbleiterbauelement mit nichtflüchtigem Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die nichtflüchtigen Speicherzellen (CE) elektrisch löschbare, programmierbare Festwertspeicherzellen sind.
5. Halbleiterbauelement mit nichtflüchtigem Speicher, dadurch gekennzeichnet, daß der zweite geheime Zugangscode ein Komplement des ersten geheimen Zugangscodes ist.
DE4114410A 1990-11-30 1991-05-03 Halbleiterbauelement mit nichtfluechtigem speicher Granted DE4114410A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019568A KR940004404B1 (ko) 1990-11-30 1990-11-30 불휘발성 반도체 메모리장치

Publications (2)

Publication Number Publication Date
DE4114410A1 true DE4114410A1 (de) 1992-06-04
DE4114410C2 DE4114410C2 (de) 1993-06-24

Family

ID=19306809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4114410A Granted DE4114410A1 (de) 1990-11-30 1991-05-03 Halbleiterbauelement mit nichtfluechtigem speicher

Country Status (7)

Country Link
US (1) US5216633A (de)
JP (1) JP2523230B2 (de)
KR (1) KR940004404B1 (de)
DE (1) DE4114410A1 (de)
FR (1) FR2670045B1 (de)
GB (1) GB2250360B (de)
IT (1) IT1248598B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
JPH0628264A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体記憶装置及びそのアクセス方法
EP0637035B1 (de) * 1993-07-29 1996-11-13 STMicroelectronics S.r.l. Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren
US5513136A (en) * 1993-09-27 1996-04-30 Intel Corporation Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations
US6594688B2 (en) * 1993-10-01 2003-07-15 Collaboration Properties, Inc. Dedicated echo canceler for a workstation
US5377264A (en) * 1993-12-09 1994-12-27 Pitney Bowes Inc. Memory access protection circuit with encryption key
US5838613A (en) * 1994-09-22 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device having security function
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
JPH10320989A (ja) * 1997-05-16 1998-12-04 Toshiba Microelectron Corp 不揮発性半導体メモリ
JPH11110293A (ja) * 1997-09-29 1999-04-23 Mitsubishi Electric Corp 不揮発性メモリ制御回路
KR100287018B1 (ko) 1998-08-07 2001-04-16 윤종용 에러 정정 회로를 구비한 반도체 메모리 장치
US6807620B1 (en) * 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
FR2813468B1 (fr) * 2000-08-29 2003-01-10 Gemplus Card Int Securite d'acces par code secret a un moyen de traitement de donnees
US7231500B2 (en) 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US6526491B2 (en) * 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks
US7516334B2 (en) 2001-03-22 2009-04-07 Sony Computer Entertainment Inc. Power management for processing modules
US6826662B2 (en) 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US7233998B2 (en) 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
US7093104B2 (en) * 2001-03-22 2006-08-15 Sony Computer Entertainment Inc. Processing modules for computer architecture for broadband networks
US6809734B2 (en) 2001-03-22 2004-10-26 Sony Computer Entertainment Inc. Resource dedication system and method for a computer architecture for broadband networks
US6996692B2 (en) * 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
US7024519B2 (en) * 2002-05-06 2006-04-04 Sony Computer Entertainment Inc. Methods and apparatus for controlling hierarchical cache memory
WO2004063906A2 (en) * 2003-01-13 2004-07-29 Rambus Inc. Coded write masking
US6826663B2 (en) * 2003-01-13 2004-11-30 Rambus Inc. Coded write masking
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
EP1603138A1 (de) * 2004-04-15 2005-12-07 STMicroelectronics SA Nichtflüchtiger Speicher mit Mittel zur Verfälschung der Auslese von Speicherzellen
KR100691384B1 (ko) * 2006-03-27 2007-03-12 삼성전자주식회사 절연막의 열화를 완화시키는 구조의 셀스트링을 가지는불휘발성 반도체 메모리 장치
KR100823175B1 (ko) * 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US9462632B2 (en) 2012-07-17 2016-10-04 Qualcomm Incorporated Concurrent data streaming using various parameters from the same sensor
US9641266B2 (en) * 2012-07-17 2017-05-02 Qualcomm Incorporated Sensor with concurrent data streaming using various parameters
KR102336458B1 (ko) * 2015-07-30 2021-12-08 삼성전자주식회사 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025502B2 (ja) * 1987-03-16 2000-03-27 日立マクセル株式会社 半導体メモリ装置
USH714H (en) * 1987-10-26 1989-11-07 The United States Of America As Represented By The Secretary Of The Navy Serial data word processing arrangement
DE68916281T2 (de) * 1988-03-09 1995-01-26 Philips Nv EEPROM mit durch Daten gesteuerten Löschungs- und Schreibmodus.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GB-B.: Handbook of Semiconductor and Bubble Memories, Prentice-Hall, Inc., England, 1982, S. 26-52 *
Patent Abstracts of Japan Sektion P, Sekt.-Nr. 565, Bd. 12, Nr. 16, S. 147, JP 62-173 547(A) *

Also Published As

Publication number Publication date
KR940004404B1 (ko) 1994-05-25
JPH04232696A (ja) 1992-08-20
ITMI911218A0 (it) 1991-05-03
GB2250360B (en) 1994-10-19
GB9109725D0 (en) 1991-06-26
US5216633A (en) 1993-06-01
IT1248598B (it) 1995-01-19
GB2250360A (en) 1992-06-03
DE4114410C2 (de) 1993-06-24
FR2670045B1 (fr) 1993-07-09
ITMI911218A1 (it) 1992-11-03
KR920010649A (ko) 1992-06-27
FR2670045A1 (fr) 1992-06-05
JP2523230B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
DE4114410C2 (de)
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE69815258T2 (de) Elektrisch programmier- und löschbarer nichtflüchtiger Speicher mit einem lese- und/oder schreibgeschützen Bereich einschliesslich zugehöriger elektronischer Schaltung
DE4242810C2 (de) EEPROM mit einem Fehlerprüf- und Korrektur-Schaltkreis
DE69401291T2 (de) Integrierte Schaltung für Speicherkarte und Verfahren zum Abzählen der Einheiten in einer Speicherkarte
DE2908691C2 (de)
EP0049322A1 (de) Auslesesicherung bei Einchip-Mikroprozessoren
DE10052877A1 (de) Mikrocontroller
DE102005035084A1 (de) Speicherbauelement und Programmierverfahren
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE4204119A1 (de) Dual-port-speicher
DE3784181T2 (de) Fehlererkennung unter verwendung von paritaetspruefung mit veraenderlichem feld.
DE69416761T2 (de) Speicherschutzschaltung für EPROM
DE3686933T2 (de) Programmierbares halbleiterspeichergeraet.
DE3884492T2 (de) Integrierte Halbleiterschaltungsanordnung.
DE69118810T2 (de) Chipkarte
DE69321245T2 (de) Integrierte Programmierschaltung für eine elektrisch programmierbare Halbleiterspeicheranordnung mit Redundanz
DE69218053T2 (de) Speicherkarte zur Zählung von Daten und Lesevorrichtung
DE68926597T2 (de) Mikrorechner
DE69326329T2 (de) Speicherzellen-Stromleseverfahren in Mikrosteuergerät
DE19724471C2 (de) Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher
DE69700156T2 (de) Serieller Zugriffsspeicher mit Schreibsicherung
DE10105627A1 (de) Mehrfachanschlussspeichereinrichtung
DE69116024T2 (de) Hochgeschwindigkeitsprüfung für programmierbare logische Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PARTNER, 70173 STUTTGART

R071 Expiry of right