DE69401291T2

DE69401291T2 - Integrierte Schaltung für Speicherkarte und Verfahren zum Abzählen der Einheiten in einer Speicherkarte

Info

Publication number: DE69401291T2
Application number: DE69401291T
Authority: DE
Inventors: Jacek Antoni Kowalski
Original assignee: Gemplus Card International SA
Current assignee: Gemplus SA
Priority date: 1993-04-01
Filing date: 1994-03-31
Publication date: 1997-05-15
Anticipated expiration: 2014-04-01
Also published as: FR2703501B1; FR2703501A1; EP0618591A1; ES2098874T3; JPH0714395A; US5576989A; DE69401291D1; US5473564A; EP0618591B1; JP3613688B2

Description

Die vorliegende Erfindung betrifft Chipkarten, und zwar insbesondere solche, die als Vorabzahlungsmittel zum Abzählen von Einheiten entsprechend der Inanspruchnahme von Waren oder Dienstleistungen dienen. Die Erfindung ist jedoch nicht auf diese Anwendung von Chipkarten beschränkt, sondern betrifft allgemein Anwendungen, bei denen Einheiten durch Programmierung von elektrisch programmierbaren und löschbaren nichtflüchtigen Speicherzellen (EEPROM-Speichern) auf- oder abgezählt werden müssen.
Bei den Chipkarten mit Mikroprozessoren, auch asynchrone Karten genannt, sind die Zählverfahren effizient, je nach Anwendung anpaßbar und gegen Betrug oder Bedienungsfehler gesichert. Bei den Karten ohne Mikroprozessoren oder synchronen Karten (die den Vorteil haben, weniger kostspielig zu sein), sind die Verfahren weniger vielseitig und weniger sicher.
Das Zählprinzip, das heutzutage als das am besten an synchrone Karten angepaßte erscheint, ist das Abakus-Prinzip, das es erlaubt, mit einer kleinen Anzahl von EEPROM-Speicherzellen eine große Zahl von Einheiten abzuzählen. Der Vorteil dieses Prinzips ist seine einfache Ausführung und daher seine mäßigen Kosten.
Bei der Zählung nach dem Abakus-Typ ist der Speicher in N Abschnitte zu P Zellen, in der Praxis N Zeilen zu P Zellen, organisiert. Die Zahl der programmierten Zellen in einer Zeile stellt eine Ziffer der gespeicherten Einheitenzahl dar, und der Rang der Zeile stellt das Gewicht dieser Ziffer dar, wobei das einer Zeile zugeordnete Gewicht P-mal größer ist als das der Zeile mit nächstniedrigerem Rang. Die Gesamtzahl der Einheiten ist die Summe der Zahlen der programmierten Zellen in jeder Zeile, jeweils gewichtet mit dem Gewicht der entsprechenden Zeile.
Zum Beispiel ist bei einem Speicher mit drei Zeilen zu je acht Zellen, von denen jeweils x Zellen, y Zellen bzw. z Zellen in der ersten, zweiten bzw. dritten Zeile mit den Gewichten 8&sup0;, 8¹ bzw. 8², d.h. 1, 8 und 64, programmiert sind, die Gesamtzahl der durch den Speicher dargestellten Einheiten x + 8y + 64z. Dieser Speicher mit 24 Zellen kann von 0 bis 584 Einheiten auf- oder von 584 auf 0 abzählen.
In herkömmlicher Weise wird im folgenden angenommen, daß die gelöschte Zelle durch eine logische "1" und die programmierte Zelle durch eine logische "0" dargestellt ist, und es wird infolgedessen angenommen, daß der Speicher zum Abzählen ausgehend von einer Anfangssumme und nicht zum Aufzählen durch Inkrementieren dieser Summe dient. Das Gegenteil wäre der Fall, wenn entgegengesetzte Konventionen verwendet würden.
Unter Wiederaufgriff des Falls eines Speichers mit drei Zeilen zu acht Zellen wird angenommen, daß der Anfangszählwert 194 (in Dezimalzahlen ausgedrückt) beträgt, was bedeutet, daß z = 3, y = 0, x = 2 ist.
Das Anfangsmuster des Speichers ist:
Summe: 194
Das Abzählen einer Einheit besteht darin, eine gelöschte Zelle der letzten Zeile auf Null zu programmieren, wodurch x gleich 1 und die Summe gleich 191 wird, um eine weitere Einheit abzuzählen, programmiert man eine andere Zelle der letzten Zeile auf Null, so daß x gleich 0 und die Summe gleich 192 wird.
Das Muster der 24 Zellen des Speichers wird dann:
11100000
00000000
00000000, Zählwert 192.
Nun wird das Problem schwieriger, da keine Zellen mit Gewicht 1 mehr programmiert werden können.
Infolgedessen wird eine Zwischensequenz durchgeführt, die für die Zählung vom Abakus-Typ eigentümlich ist und in diesem Beispiel darin besteht,
- a./ eine Zelle der ersten Zeile mit Inhalt 1 auf 0 zu programmieren (und zwar die erste Zelle mit Inhalt 1, auf die man beim Ansteigen von der letzten zur ersten Zeile trifft, hier ist dies eine Zelle der ersten Zeile, da es in der zweiten keine gibt); das Muster wird dann:
11000000
00000000
00000000
- b./ die gesamte zweite Zeile löschen (d.h. die gesamte Zeile löschen, die auf die Zeile folgt, in der eine Programmierung vorgenommen worden ist); das Muster wird:
11000000
11111111
00000000, der Zählwert beträgt 192, wie zuvor.
Man kann jedoch immer noch nicht einheitenweise abzählen, da es keine gelöschte Zelle in der Zeile mit niedrigem Gewicht gibt; deshalb wird dieselbe Folge a und b wie oben wiederholt:
- a'./ die erste Zelle mit Inhalt 1, auf die man beim Ansteigen von der letzten Zeile zur ersten trifft, auf programmieren; das Muster wird:
11000000
11111110
00000000
- b'./ Löschen der gesamten Zeile, die auf jene folgt, in der eine Programmierung vorgenommen worden ist; das Muster wird:
11000000
11111110
11111111, der Zählwert beträgt immer noch 192.
Nun kann man jedoch einheitenweise abzählen, indem nacheinander die Zellen der Zeile mit niedrigstem Gewicht programmiert werden.
Das Prinzip des Abzählens einer Einheit besteht somit darin, die folgende rekursive Prozedur durchzuführen: Suchen einer gelöschten Zelle (mit Inhalt 1) im Speicher, wobei dieser in Richtung ansteigender Gewichte durchlaufen wird, diese Zelle programmieren (sie auf 0 setzen), und, wenn sie nicht zu der Zeile mit niedrigstem Gewicht gehört, Löschen (auf 1 Setzen) der gesamten Zeile mit nächstniedrigerem Rang und Wiederholen der Prozedur.
Man hat jedoch festgestellt, daß diese rekursive Prozedur zwar einfach ist, aber Nachteile haben kann: Betrachtet man die Zwischenmuster im Speicher im Laufe der Schritte a und a' der Rekursion, so erkennt man, daß der im Speicher am Ende dieser Schritte enthaltene Zählwert jeweils 128 und 184 beträgt, obwohl er 192 betragen sollte, da diese Schritte nur Zwischenschritte sind, die durchgeführt werden, noch bevor eine Einheit abgezählt worden ist.
Wenn also während dieser Schritte zufällig eine Stromunterbrechung auftritt, z.B. durch Herausziehen der Karte aus ihrem Lesegerät, so wird im Speicher eine falscher Zählwert konserviert, der mit dem tatsächlichen Zählwert nichts zu tun hat.
Es ist verständlich, daß dies bei bestimmten Anwendungen wichtige Nachteile haben kann. Dies ist z.B. der Fall, wenn der Zählwert des Speichers einen für den Inhaber verfügbaren Kredit darstellt, dann ist ein Teil dieses Kredits definitiv verloren. Bei anderen Anwendungen könnte das Gegenteil der Fall sein, in jedem Fall aber ist diese Situation unerwünscht.
Aufgabe der Erfindung ist, diesen Nachteil zu beheben.
Erfindungsgemäß wird vorgeschlagen, zu jeder Zeile von Zellen des nichtflüchtigen Speichers (mit Ausnahme der Zeile mit niedrigstem Gewicht) eine nichtflüchtige Hilfsspeicherzelle hinzuzufügen, die beim Programmieren einer Zelle der Zeile in einen ersten Zustand gebracht wird, und die beim Löschen der Zeile mit nächstniedrigerem Rang in einen zweiten Zustand gebracht wird. Im nachfolgenden wird mit Programmierung der Übergang in den ersten Zustand und mit Löschen der Übergang in den zweiten Zustand bezeichnet; die Begriffe der Programmierung sind daher austauschbar und hängen lediglich von der Gebrauchskonvention ab; z.B. wird bei einem EEPROM-Speicher das Speichern von Elektronen in einem schwebenden Gate konventionell als Löschen bezeichnet, doch ist die Erfindung auch anwendbar&sub1; wenn eine entgegengesetzte Konvention verwendet wird.
Wenn die Speicherkarte zwischen der Programmierung einer Zelle der Zeile und dem Löschen der nachfolgenden Zeile herausgezogen oder ihre Stromversorgung unvorhergesehenerweise unterbrochen wird, behält sie in der Hilfszelle ein Informationsbit gespeichert. Beim Wiedereinführen der Karte in ein Lesegerät werden die Hilfsspeicherzellen untersucht; die Erfassung einer Zelle in dem zweiten Zustand bedeutet, daß eine unvorhergesehene Unterbrechung des Betriebs zwischen den Schritten a (Programmieren einer Zelle) und b (Löschen einer Zeile) der Rekursion stattgefunden hat; außerdem wird festgestellt, welches die betreffende Zeile ist. Es wird dann vor jeglichem nachfolgendem Abzählschritt die Zeile mit nächstniedrigerem Rang gelöscht.
Eine vergleichbare Losung ist in EP-A-0 519 847 beschrieben. In dieser Schrift wird jedoch gelehrt, genausoviel Hilfszellen wie Zellen zum Abzählen vorzusehen. Dies hat den Nachteil, daß für die Realisierung der Dekodierung und des Zugriffs auf alle diese Hilfszellen Platz auf der Oberfläche des Chips verlorengeht.
Infolgedessen betrifft die Erfindung eine Chipkarte (und die integrierte Schaltung einer Karte), die vorgesehen ist, um eine Einheitenzählung zu speichern, wobei die Schaltung einen in Form eines Gitters mit N Abschnitten zu P Zellen organisierten nichtflüchtigen Speicher mit Mitteln zum selektiven Programmieren einer Zelle mit Rang i, j des Speichers, wobei i den Rang des Abschnitts (i = 1 bis N) und j den Rang der Zelle in dem Abschnitt (j = 1 bis P) bezeichnet, und Löschmittel zum selektiven Löschen aller Zellen eines gewählten Abschnitts umfaßt, wobei die Schaltung dadurch gekennzeichnet ist, daß sie zu jedem Abschnitt mit Rang i eine einzelne nichtflüchtige Hilfsspeicherzelle und Mittel zum Programmieren dieser Hilfszelle zur gleichen Zeit wie jede beliebige Zelle des Abschnitts vom Rang i und zum Löschen dieser Hilfszelle zur gleichen Zeit, zu der die Zellen des Abschnitts mit Rang i - 1 gelöscht werden, umfaßt. Gemäß einer vorteilhaften Ausgestaltung umfaßt die integrierte Schaltung einen Adressenzähler, dessen höherwertige Ausgänge zum Bezeichnen eines Abschnitts mit Rang i dienen, und dessen geringerwertige Ausgänge zum Bezeichnen einer Zelle mit Rang j in den Abschnitten dienen; es werden dann durch die höherwertigen Ausgänge des Zählers gesteuerte Schaltungen vorgesehen, die Programmierpotentiale an eine Zelle des Abschnitts i und der Hilfszelle mit Rang i anlegen können, und die, ohne den Zustand des Zählers zu ändern, d.h. immer, wenn die Zeile i ausgewählt ist, Löschpotentiale an den Abschnitt mit Rang i - 1 (i> l) und an die Hilfszelle mit Rang i anlegen können.
Man erkennt, daß es mit dieser Vorrichtung sehr einfach wird, die rekursive Abzählprozedur durchzuführen, sogar mit einem stark vereinfachten Kommunikationsprotokoll zwischen der Speicherkarte und einem Kartenlesegerät, in das sie eingeführt ist. Die Mehrzahl der Leseprotokolle für Karten mit acht Kontakten sehen eine sehr geringe Zahl von möglichen Befehlen vor, wie etwa: Inkrementieren des Zählers, Lesen des Zustands einer bezeichneten Zelle, Programmieren der bezeichneten Zelle, Löschen der Zeile. Die Erfindung ermöglicht es, die rekursive Prozedur durchzuführen, ohne daß der Zähler rückwärts laufen muß, obwohl er eine Zeile mit Rang i - 1 löschen muß, nachdem er eine Zeile mit Rang i programmiert hat.
Die nichtflüchtigen Speicherzellen und die Hilfszellen sind vorzugsweise gebildet durch eine Reihenschaltung eines Auswahltransistors und eines Transistors mit schwebendem Gate.
Wie zu sehen sein wird, sind die Steuergates der Transistoren mit schwebendem Gate des Abschnitts mit Rang i - 1 mit dem Steuergate des Transistors mit schwebendem Gate der Hilfszelle mit Rang i verbunden.
Die erfindungsgemäß bevorzugten Besonderheiten der Montage werden später erläutert.
Außer der Speicherkartenschaltung und der entsprechenden Speicherkarte betrifft die Erfindung auch das Einheitenabzählverfahren in einer synchronen Karte unter Kontrolle eines Kartenlesegeräts.
Das erfindungsgemäße Verfahren ist definiert durch Anspruch 8
Das Abzählprotokoll umfaßt vorzugsweise vor jeglicher Abzählprozedur folgende Vorabschritte beim Unterspannungsetzen der Speicherkarte: Suchen einer programmierten Hilfszelle, und wenn eine Hilfszelle mit Rang i im programmierten Zustand gefunden wird, gleichzeitiges Löschen dieser Zelle sowie aller Zellen des Abschnitts mit nächstniedrigerem Rang i - 1.
Die rekursive Prozedur umfaßt vorzugsweise die Schritte des Inkrementierens des Zellenbezeichnungszählers und Lesens des Zustands der aufeinanderfolgenden Zellen des Gitters, wobei mit dem Abschnitt mit niedrigstem Rang begonnen wird, bis eine gelöschte Zelle gefunden wird, des Durchführens eines Schritts des Programmierens dieser Zelle, ohne den Zähler zu inkrementieren, und dann, wenn die durch den Zähler bezeichnete Zelle nicht zum Abschnitt mit niedrigstem Gewicht gehört, des Durchführens eines Löschschritts ohne Änderung des Zustands des Zählers und des Wiederbeginnens der rekursiven Prozedur.
Andere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der nachfolgenden genauen Beschreibung, die Bezug nimmt auf die beigefügten Zeichnungen. Es zeigen:
- Figur 1 den erfindungsgemäßen Speicher;
- Figur 2 die Diagramme von während eines Zellenprogrammierbefehls angelegten Potentialen;
- Figur 3 die Diagramme von während einer Zeilenlöschoperation angelegten Potentialen;
- Figur 4 die Diagramme von Potentialen im Laufe der Schritte des Lesens einer Zelle des Gitters und einer Hilfszelle.
In Figur 1 ist der Speicher gemäß dem Beispiel dargestellt, bei dem die das Gewicht der Zähleinheiten repräsentierenden Speicherabschnitte Zeilen zu acht Zellen sind (P = 8), und bei dem drei Zeilen mit zunehmenden Gewichten vorhanden sind (N = 3), wobei die unterste die Zeile mit geringstem Gewicht ist.
Vorzugsweise umfaßt jede nichtflüchtige Speicherzelle C(i, j) einen Auswahltransistor TS und einen Transistor mit schwebendem Gate TGF. Die Transistoren sind durch einen Index vom Typ ij bezeichnet, wobei i die Nummer der Zeile ausgehend von unten (geringstes Gewicht) und j die Nummer der Spalte darstellt.
Die Source des Transistors mit schwebendem Gate TGF ist mit einem Leiter AG1 verbunden, der allen Zellen gemeinsam ist und entweder auf Masse gelegt oder schwebend gelassen sein kann. Die Steuergates aller Transistoren mit schwebendem Gate derselben Zeile mit Rang i sind gemeinsam mit der Source eines Steuertransistors gleichen Rangs i (TC1, TC2, TC3) verbunden; das Gate dieses Steuertransistors TC1, TC2 oder TC3 wird gesteuert durch einen Wortleitungsleiter mit Rang i. Zum Beispiel sind bei der Zeile 1 die Gates der Transistoren mit schwebendem Gate alle mit der Source eines Steuertransistors TC1 verbunden, dessen Gate mit einem Wortleitungsleiter WL1 verbunden ist.
Der Drain der Transistoren TC1, TC2, TC3 ist jeweils mit einem gemeinsamen Leiter CGI verbunden, der dazu dient, ein Lese-, Programmier- oder Löschpotential an das Gate der Transistoren mit schwebendem Gate einer (durch die Wortleitung) ausgewählten Zeile anzulegen.
Die Source des Auswahltransistors TS einer Zelle ist verbunden mit dem Drain des Transistors mit schwebendem Gate TGF derselben Zelle. Alle Auswahltransistoren TS einer selben Zeile mit Rang i sind mit der Wortleitung gleichen Rangs verbunden. Schließlich ist der Drain des Auswahltransistors verbunden mit einer Bitleitung BLj mit Rang j für die Zelle mit Rang j. Die Bitleitung mit Rang j verbindet die Drains der Auswahltransistoren aller Zellen der Spalte mit Rang j.
Die Bitleitungen BL0, BL1, ..., BLj, ... sind mit den Ausgängen eines Spaltenmultiplexers MUX verbunden, der es ermöglicht, eine Spalte von Zellen im Gitter auszuwählen.
Ein Zähler CPT, der durch das Speicherkartenlesegerät inkrementiert oder auf Null gesetzt werden kann, dient zum Bezeichnen einer bestimmten Zelle C(i, j) des Gitters mit N Zeilen und P Spalten. Die höherwertigen Ausgänge des Zählers wählen eine Zeile mit Rang i unter N aus, wobei i im Laufe des Zählens zunimmt; die geringerwertigen Ausgänge steuern den Multiplexer, um nacheinander im Laufe des Zählens die diversen Zellen einer Zeile zu bezeichnen. Man kann so durch Inkrementieren des Zählers den Speicher in Richtung zunehmender i, und, für gegebenes i in Richtung zunehmender j durchlaufen.
Der Spaltenmultiplexer ist ferner mit einem Leseverstärker SA verbunden, der an seinem Ausgang S eine Information über den Zustand einer durch eine bestimmte Wortleitung und eine bestimmte Bitleitung bezeichneten Zelle liefert. Dieser Ausgang S ist für ein Kartenlesegerät zugänglich, um den Informationsaustausch zwischen der Karte und dem Lesegerät sicherzustellen.
Der Multiplexer MUX erlaubt es ferner, an eine (durch die geringen Gewichte des Zählers CPT) ausgewählte Bitleitung ein Nuilpotential zum Löschen oder ein hohes Potential zum Programmieren anzulegen. Diese Potentiale werden von einer mit WRC bezeichneten Leseschaltung ausgegeben.
Für jede Zeile mit Rang i mit Ausnahme der ersten (i = 1) ist eine nichtflüchtige Hilfsspeicherzelle vorgesehen. Diese Zelle umfaßt für die Zeilen 2 und 3 einen Hilfstransistor mit schwebendem Gate TGFA2 und TGFA3 und einen Hufsauswahitransistor TSA2 bzw. TSA3. Ferner ist ein Hilfssteuertransistor TCA2 bzw. TCA3 jeder Hilfszelle zugeordnet.
Das Gate des Hilfstransistors mit schwebendem Gate der Zeile mit Rang i ist mit der Source des Hilfssteuertransistors gleichen Rangs verbunden, und sein Drain ist mit der Source des Hilfsauswahltransistors gleichen Rangs verbunden. Die Sources der Hilfstransistoren mit schwebendem Gate sind alle mit einem Steuerleiter AG2 verbunden, der eine analoge Funktion wie der Leiter AG1 hat, d.h. er kann auf Masse gelegt oder schwebend gelassen werden (aber unabhängig vom Leiter AG1).
Das Gate des Hilfsauswahltransistors mit Rang i und das Gate des Hilfssteuertransistors mit Rang i sind mit dem Wortleitungsleiter gleichen Rangs i verbunden.
Die Drains aller Hilfsauswahltransistoren sind verbunden mit einem gemeinsamen Leiter BLDEC, der die Funktion einer Bitleitung für die Hilfsspeicherzellen hat, wie nachfolgend genauer beschrieben wird.
Die Drains aller Hilfssteuertransistoren sind mit einem gemeinsamen Leiter CG2 verbunden, der etwa dieselbe Funktion wie der Leiter CG1 hat und unabhängig von CG1 auf ein Lesepotential (1 bis 5 Volt), ein Programmierpotential (Masse 0 Volt) oder ein Löschpotential (15 bis 20 Volt) gebracht werden kann.
Das Gate des Hilfstransistors mit schwebendem Gate mit Rang i ist mit den Gates aller Transistoren mit schwebendem Gate der Zeile mit nächstniedrigerem Rang i - 1 verbunden. Auf diese Weise ist das Gate des Transistors TGFA3 mit allen Gates der Transistoren mit schwebendem Gate der zweiten Zeile verbunden; und das Gate des Transistors TGFA2 ist mit den Gates der Transistoren mit schwebendem Gate der ersten Zeile verbunden.
Der Leiter BLDEC dient als Bit-Leitung für die nichtflüchtigen Hilfszellen. Im Hilfszellenlesezustand ermöglicht er die Übertragung des Zustands dieser Zellen zum Ausgang 5 der integrierten Schaltung. Im Programmiermodus einer Zeile mit Rang i überträgt er einen Programmierspannungspegel (z.B. 20 Volt) in gleicher Weise und zur gleichen Zeit wie eine durch den Multiplexer ausgewählte Bitleitung einer bezeichneten Speicherzelle einen Programmierspannungspegel (20 Volt) überträgt. Im Löschmodus schließlich wird er zur gleichen Zeit auf Masse gelegt wie die Bit-Leitungen des Speichers auf Masse gelegt werden. Der Leiter BLDEC ist dargestellt als mit dem Lesespeicher SA und der Schreibschaltung WRC verbunden.
Die Figuren 2, 3 und 4 präzisieren die Signale, die an die verschiedenen Leiter angelegt werden müssen, um ein Programmieren, Löschen oder Lesen einer Speicherzelle durchzuführen.
Zum Programmieren einer Zelle des Gitters an der Kreuzung der Zeile i und der Spalte j wird der Leiter CGL auf Masse gelegt, der Leiter AG1 wird auf ein schwebendes Potential gelegt, die Wortzeile WLi der bezeichneten Zeile (i = 1 bis N) wird auf z.B. 20 Volt gelegt, um den Steuertransistor mit Rang i (TC1, TC2 oder TC3) und alle Auswahltransistoren der Zellen der Zeile i gleichzeitig leitend zu machen; die Bitleitung BLj der bezeichneten Zelle wird auf eine Programmierspannung von ca. 20 Volt gebracht.
Genauso wird zum Programmieren einer Hilfszelle der Zeile i CG2 auf Masse gelegt, AG2 ist schwebend, der Hilfsauswahltransistor mit Rang i (TSA2 oder TSA3) ist durchlässig, genauso wie der Hilfssteuertransistor gleichen Rangs (TCA2 oder TCSA3).
Da das Programmieren einer Zelle der Zeile i des Gitters zur gleichen Zeit durchgeführt werden muß wie das Programmieren der Hilfszelle der gleichen Zeile, sind in Figur 2 die entsprechenden Zeitdiagramme gleichzeitig dargestellt.
Zum Löschen einer Zeile mit Rang i - 1 des Gitters ist die Besonderheit der Erfindung, daß nicht (anders als dies gewöhnlicherweise getan würde) der Leiter CG verwendet wird (den man auf 20 Volt bringen müßte, wobei durch die Wortleitung mit Rang i - 1 die zu löschende Zeile bezeichnet würde).
Hier wird ersatzweise die Zeile i ausgewählt, wenn die Zeile i - 1 gelöscht werden soll. Und es wird der Leiter CG2 auf 20 Volt gebracht und nicht der Leiter CGL. Der Leiter CG1 wird auf Masse gelegt oder schwebend gelassen, wodurch die ausgewählte Zeile mit Rang i gegen ein Löschen geschützt wird. Die Wortleitung mit Rang i wird auf ein Potential gebracht, das den Steuertransistor dieser Zeile i leitend macht. Der Steuertransistor der Zeile i - 1 bleibt blockiert, wodurch verhindert wird, daß die Gates der Transistoren mit schwebendem Gate dieser Zeile i - 1 auf Masse gebracht werden. Diese Gates empfangen aber andererseits die an der Source des Hilfssteuertransistors der Zeile i anliegende Spannung. Letzterer ist leitend, weil er durch die Wortleitung mit Rang i gesteuert wird, die ausgewählt ist; CG2 liegt auf der Löschspannung von 20 Volt; diese Spannung findet sich daher an den Gates der Transistoren mit schwebendem Gate der gesamten Zeile i - 1, zur selben Zeit übrigens wie am Gate des Hilfstransistors mit schwebendem Gate der Zeile 1. Der Leiter AGI und der Leiter AG2 liegen auf Masse. Alle diese Transistoren mit schwebendem Gate werden daher gelöscht.
Die Figur 3 faßt diese Prozedur des Löschens der Zellen der Zeile i - 1 und der Hilfszelle mit Rang i zusammen. Man stellt fest, daß genauso wie alle Bitleitungen des Gitters während dieser Löschprozedur auf Masse gebracht werden, auch die Hilfsbitleitung BLDEC auf Masse gebracht wird.
Zum Lesen muß ausgewählt werden, ob der Zustand einer Zelle des Gitters gelesen werden muß (dann wird AG1 auf Masse gebracht, andernfalls wird er schwebend gelassen), oder aber der Zustand einer Hilfszelle gelesen werden soll (dann wird AG2 auf Masse gebracht, andernfalls wird er schwebend gelassen). Die Wortleitung des Wortleitungsleiters mit Rang i wird auf ein Potential gebracht, das die Auswahltransistoren und den Steuertransistor mit Rang i leitend macht; der Leiter CG1 wird auf ein Lesepotential von ca. 1 bis 5 Volt, z.B. 2 Volt gebracht; wenn AG1 auf Masse liegt, wird der Zustand einer Zelle mit Rang i, j, gleichzeitig bezeichnet durch die Wortleitung und den Spaltenmultiplexer, zum Ausgang S übertragen; wenn hingegen AG2 auf Masse liegt, wird der Zustand der Hilfszelle mit Rang i zum Ausgang übertragen.
Figur 4 faßt die zum Lesen verwendeten Signale zusammen.
Die integrierte Schaltung arbeitet auffolgende Weise unter der Kontrolle des Kartenlesegeräts, dessen herkömmliche Funktion es ist, das Abzählen von im Speicher gespeicherten Einheiten zu verwalten.
Das Kartenlesegerät kann herkömmlicherweise folgende Befehle ausführen:
- Initialisierung,
- Inkrementierung des Adreßzählers CPT, um den Speicher unter sukzessivem Bezeichnen der Speicherzellen in der Reihenfolge der Zellen auf einer Zeile und der Reihenfolge der aufeinanderfolgenden Zeilen von 1 bis N zu durchlaufen,
- Lesen der bezeichneten Zelle;
- Programmieren einer durch den Adreßzähler bezeichneten Zelle;
- Löschen der gesamten durch die hohen Gewichte des Adreßzählers bezeichneten Zeile.
Außerdem muß für die Durchführung der Erfindung das Lesegerat einen spezifischen Befehl zum Lesen der Hilfsspeicherzelle der durch die hohen Gewichte des Adreßzählers bezeichneten Zeile geben können. Dieser Befehl ist verschieden vom Befehl zum Lesen einer beliebigen Zelle des Gitters. Er entspricht nämlich anderen Potentialen, wie im Zusammenhang mit Figur 4 erläutert.
Beim Einführen einer Karte führt das Lesegerät zunächst eine Prozedur des Überprüfens des Zustands der Hilfszellen durch. Hierfür initialisiert es den Zähler und inkrementiert ihn, wobei es ein Lesen der Hilfsspeicherzellen des Speichers nach jeder Inkrementierung mit hohem Gewicht, d.h. bei jedem neuen Rang i, durchführt. Der jedesmal gegebene spezifische Lesebefehl legt den Leiter AG2 und nicht AG1 auf Masse.
Im allgemeinen Fall sind alle Hilfszellen im gelöschten Zustand, denn wenn eine von ihnen programmiert ist, bedeutet dies, daß eine anomale Unterbrechung einer Abzählphase stattgefunden hat. Auf die Fortsetzung der Überprüfungsprozedur im Fall, daß eine programmierte Hilfszelle erfaßt wird, wird später eingegangen.
Nach der Überprüfungsprozedur kann das Lesegerät eine Prozedur zum Abzählen einer Einheit durchführen. Diese Prozedur ist eine rekursive Prozedur, die durch eine Reinitialisierung des Adreßzählers und eine Suche nach der ersten gelöschten Zelle beginnt, wobei der Speicher zeilenweise ausgehend von der ersten Zeile (mit niedrigstem Gewicht) abgesucht wird. Hierfür führt es alternierend nacheinander Lese- und Inkrementieroperationen durch. Es handelt sich jetzt um ein Lesen der Zellen des Gitters, deswegen wird jedesmal der Leiter AG1 auf Null gelegt und nicht AG2.
Wenn eine gelöschte Zelle (Zelle mit Rang i, j) gefunden wird, bleibt der Adreßzähler stehen und das Kartenlesegerät führt eine Sequenz aus, die einen Schritt des Programmierens der bezeichneten Zelle, gefolgt von einem Zeilenlöschschritt ohne Veränderung des Zustands des Zählers umfaßt; die Prozedur bleibt allerdings vor dem Löschschritt stehen, wenn die bezeichnete Zelle zur ersten Zeile gehört. Wenn sie zu einer anderen Zeile gehört, wird die Zeilenlöschung durchgeführt und die rekursive Prozedur wiederbegonnen.
Der Programmierbefehl wie oben beschrieben liefert folgende Potentiale: BLj = 20 Volt, CG1 = CG2 = 0 Volt, AG1 und AG2 schwebend, BLDEC = 20 Volt, WL1 = 20 Volt. Dies programmiert gleichzeitig die Zelle mit Rang i, j und die Hilfszelle mit Rang i.
Zwei Fälle sind möglich: Entweder bezeichnet der Zähler die erste Zeile (i = 1) , und die Prozedur des Abzählens einer Einheit ist beendet. Oder er bezeichnete eine andere Zeile (i> 1), und die Prozedur muß durch einen Zeilenlöschbefehl fortgesetzt werden.
Es wird dann dieser Zeilenlöschbefehl durchgeführt, ohne den Zählerzustand zu verändern, was nicht zum Löschen der bezeichneten Zeile i führt, sondern wie oben erläutert zum gleichzeitigen Löschen aller Zellen der Zeile i - 1 sowie der Hilfszelle mit Rang i. Der Löschbefehl liefert nämlich gleichzeitig folgende Potentiale: CG1 = 0, CG2 = 20 V, WLi = 20 V, BL1 = 8L2 = ..., etc. = BLDEC = 0, AG1 = AG2 = 0.
Dann wird eine Abzähiprozedur wiederbegonnen: Reinitiahsierung des Zählers, Absuchen des Speichers, um die erste gelöschte Zelle zu finden, etc. Die Abzählprozedur wird rekursiv durchgeführt, bis die erste gefundene gelöschte Zelle in der ersten Zeile liegt. Diese Zelle wird programmiert und die rekursive Prozedur endet.
Nimmt man nun an, daß die vom Lesegerät beim Unterspannungsetzen der Karte durchgeführte anfängliche Überprüfung ergeben hat, daß eine Hilfszelle mit Rang i im programmierten Zustand ist, muß das Lesegerät die Operation des Löschens der Zeile mit Rang i - 1 auslösen, bevor eine Abzählprozedur durchgeführt wird.
Der Zähler bleibt auf der Position stehen, die diese Zeile i bezeichnet; der Löschbefehl wie oben beschrieben wird durchgeführt, ohne den Zustand des Zählers zu verändern, was zum Löschen der Zeile i - 1 und nicht der Zeile i sowie zum gleichzeitigen Löschen der Hilfszelle mit Rang i führt. Dies bringt den Speicher auf einen Zählwert zurück, der gleich dem ist, den er hätte haben sollen, wenn die rekursive Prozedur nicht anomal unterbrochen worden wäre. Es kann dann die rekursive Abzähiprozedur wie oben beschrieben durchgeführt werden.
In der Praxis findet kein Lesen der Hilfszelle durch das Lesegerät statt. Dies liegt an Fragen der Kompatibilität mit bestehenden Vorrichtungen, die nicht mit dem erfindungsgemäßen System versehen sind. In diesem Fall findet das Lesen der Speicherzelle und der Hilfszelle bei jedem externen Lesebefehl statt. Die Chronologie der in Figur 4 gezeigten Signale findet dann bei jedem Taktimpuls statt. Die Ergebnisse dieses Lesens werden dann in zwei getrennten Registern gespeichert, wobei eines dieser Register den Zustand der Speicherzelle darstellt und das andere den der Hilfszelle. Das Lesegerät kann nur den Zustand der Speicherzelle lesen (ausgenommen während der Überprüfung der Schaltung). Die Prozedur des Erfassens einer nicht gelöschten Hilfszelle ist dann die folgende:
1. Unterspannungsetzen,
2. Lesen des Speichers bis zur ersten Zeile des Zählers,
3. Ausführen eines Löschbefehls der Zeile. Wenn das Problem der Stromunterbrechung aufgetreten ist, ist die entsprechende Hilfszelle auf Null. Die Schaltung ermöglicht in diesem Fall das Löschen der folgenden Zeile (Abakus- Löschung mit CG2 = 20 V, CG1 = 0 oder schwebend, AG1 = AG2 = 0). Im entgegengesetzten Fall ändert sich nichts.
4. Inkrementieren der Zeile des Zählers.
5. Ausführen des Löschbefehls (wie in Punkt 3).
Und so weiter bis zur letzten Zeile.
Mit dieser Prozedur erlaubt die Schaltung das Löschen der nicht korrekt gelöschten Zeile, ohne dem Lesegerät die Nummer der Zeile anzuzeigen. Erst nach dem Löschen dieser Zeile kann das Lesegerät angeben, um welche Zeile es sich gehandelt hat. In bestimmten Schaltungen kann der Löschbefehl nur nach einem Programmierbefehl durchgeführt werden. In diesem Fall muß sich der Zähler beim Unterspannungsetzen auf eine programmierte Zelle (Wert 0) einer jeden Zeile des Zählers positionieren, um die Löschung durchzuführen. Auf diese Weise wird nicht ein anderes Bit des Zählers auf "0" programmiert. Wenn eine Zeile keine "0" aufweist, führt das Lesegerät keine Löschung durch. Dies wäre nutzlos, da dann zwangsläufig kein Stromunterbrechungsproblem aufgetreten sein kann.

Claims

1. Integrierte Schaltung für eine Speicherkarte, mit

- einem in Form eines Gitters mit N Abschnitten zu P Zellen (C(i, j)) organisierten nichtflüchtigen Speicher,

- Programmiermitteln zum selektiven Programmieren einer Zelle mit dem Rang i, j des Speichers, wobei i den Rang des Abschnitts und j den Rang der Zelle in dem Abschnitt bezeichnet,

- Löschmitteln zum selektiven Löschen aller Zellen eines gewählten Abschnitts,

dadurch gekennzeichnet, daß der Speicher zu jedem Abschnitt mit Rang i eine einzelne nichtflüchtige Hilfsspeicherzelle (TGFA2, TGFA3) umfaßt, die zur gleichen Zeit wie jede beliebige Zelle des Abschnitts mit dem Rang i programmiert wird und zur gleichen Zeit wie die Zellen des Abschnitts mit dem Rang i-1 gelöscht wird.

2. Integrierte Schaltung nach Anspruch 1, mit einem Zellenadressenzähler (CPT) , dessen höherwertige Stellen es ermöglichen, einen Abschnitt mit Rang i auszuwählen und dessen geringerwertige Stellen es ermöglichen, eine Zelle mit Rang j im gewählten Abschnitt auszuwählen, dadurch gekennzeichnet, daß er Schaltungen (TCA2, TCA3, TC1, TC2, TC3) umfaßt, die durch die höherwertigen Ausgänge des Zählers gesteuert werden, so daß, wenn der Abschnitt mit Rang i ausgewählt worden ist, Potentiale zum Programmieren einer Zelle des Abschnitts mit Rang i und der Hilfszelle mit Rang i an diese Zellen angelegt werden können, und daß ferner, wenn die Linie i ausgewählt ist, Löschpotentiale zum Löschen der Linie i-1 (i> 1) und Löschpotentiale zum Löschen der Hilfszelle mit Rang i angelegt werden können.

3. Integrierte Schaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß

- die nichtflüchtigen Speicherzellen des Gitters und die Hilfszellen jeweils einen Auswahltransistor (TS) und einen Transistor mit schwebendem Gate (TGF) umfassen,

- wobei die Transistoren mit schwebendem Gate der Zellen eines Abschnitts mit Rang i-1 des Gitters ein Steuergate haben, das mit dem Steuergate des Transistors mit schwebendem Gate der Hilfszelle des Abschnitts i verbunden ist,

- die Sources der Transistoren mit schwebendem Gate des Gitters mit einem ersten gemeinsamen Leiter (AG1) und die Sources der Hilfstransistoren mit schwebendem Gate mit einem zweiten, vom ersten unabhängigen gemeinsamen Leiter (AG2) verbunden sind.

4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuergates der Transistoren mit schwebendem Gate des Abschnitts i durch einen Steuertransistor mit Rang i mit einem dritten gemeinsamen Leiter (CGL) verbunden sind, der es ermöglicht, ein Lese-, Lösch- oder Programmierpotential an die Zellen mit Rang i anzulegen, und daß das Steuergate des Hilfstrans,istors mit schwebendem Gate mit Rang i über einen Hilfssteuertransistor (TCA2, TCA3) mit Rang i mit einem vierten gemeinsamen Leiter (CG2) verbunden ist, der es ermöglicht, ein Lese-, Programmier- oder Löschpotential an die Hilfszelle mit Rang i anzulegen.

5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Steuertransistor mit Rang i und der Hilfssteuertransistor mit Rang i über eine Wortleitung mit Rang i gesteuert werden.

6. Integrierte Schaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die einem Abschnitt i des Gitters entsprechenden Auswahltransistoren über eine Wortleitung mit Rang i gesteuert werden und die Drains der Transistoren mit schwebendem Gate mit gleichem Rang j mit ein und derselben Bitleitung mit Rang j verbinden, und daß der Auswahltransistor der Hilfszelle mit Rang i über die Wortleitung mit Rang i gesteuert wird und den Transistor mit schwebendem Gate dieser Hilfszelle mit einer allen Hilfszellen gemeinsamen Hilfsbitleitung (BLDEC) verbindet, und daß im Programmier- oder im Löschmodus an diese Hilfsbitleitung das gleiche Potential angelegt wird, wie an eine Bitleitung, die einer zu programmierenden oder zu löschenden Zelle des Gitters entspricht.

7. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Hilfsbitleitung mit einem Ausgang (5) der Schaltung zum Lesen des Zustands der Hilfszellen verbunden ist.

8. Verfahren zum Abzählen von Zähleinheiten anhand einer Speicherkarte mit einem in Form eines Gitters mit N Abschnitten zu P Zellen organisierten nichtflüchtigen Speicher und einem Adreßzähler (CPT) für die Zellen des Gitters, wobei jeder Abschnitt ein Gewicht gleich dem Pfachen des Gewichts des Abschnitts mit nächstniedrigerem Rang hat, und das daraus besteht, zum Abzählen einer Einheit die folgende rekursive Prozedur durchzuführen:

- Inkrementieren des Zählers und Lesen des Zustands einer bezeichneten Zelle, bis eine erste gelöschte Zelle gefunden wird, wobei der Speicher in Richtung zunehmender Gewichte durchlaufen wird,

- Programmieren der ersten gefundenen gelöschten Zelle, ohne den Zähler zu inkrementieren, und, wenn diese erste Zelle nicht im Abschnitt mit niedrigstem Rang liegt:

- Programmieren einer dem Abschnitt, in dem die erste gelöschte Zelle liegt, zugeordneten nichtflüchtigen Hilfsspeicherzelle zur gleichen Zeit, zu der die erste gelöschte Zelle programmiert wird,

- Löschen des Abschnitts mit bezogen auf den Rang der gefundenen Zelle nächstniedrigerem Rang,

- Löschen der Hilfsspeicherzelle zur gleichen Zeit, zu der der Abschnitt mit nächstniedrigerem Rang gelöscht wird, und Neubeginnen der rekursiven Prozedur,

dadurch gekennzeichnet, daß wenn die vom Zähler bezeichnete erste Zelle nicht zum Abschnitt mit geringstem Gewicht gehört, die Löschschritte nach den Programmierschritten durchgeführt werden, ohne den Zustand des Zählers zu ändern.

9.. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß es vor jeglicher Abzählprozedur folgende Vorabschritte beim Unterspannungsetzen der Speicherkarte umfaßt:

- Suchen einer programmierten Hilfszelle und

- gleichzeitiges Löschen dieser Zelle und des Abschnitts mit nächstniedrigerem Rang.

10. Speicherkarte, die eine integrierte Schaltung nach einem der Ansprüche 1 bis 7 verwendet.