DE69603742T2 - Überlöschungskorrektur für flash-speicher mit überlöschungsbegrenzung und vermeidung von löschprüffehlern - Google Patents

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
• Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine integrierte Schaltung mit einem Array von Flash-Speicherzellen für eine Über-Löschkorrektur für die Flash-Speicherzellen, die in den Oberbegriffen der Ansprüche 1 und 4 beschrieben und z. B. aus FR-A-2 682 503 bekannt sind.
2. Beschreibung der verwandten Technik
• Fig. 1 zeigt eine typische Konfiguration einer integrierten Schaltung mit einem Flash-EEPROM-Speicher-Array 100 und einer Schaltanordnung, die das Programmieren, Löschen, Lesen und Über- Löschkorrigieren von Speicherzellen im Array 100 ermöglicht. Das Flash-EEPROM-Array 100 besteht aus einzelnen Zellen, z. B. 102. Jede Zelle weist einen mit einer Bitleitung verbundenen Drain auf, z. B. 104, wobei jede Bitleitung mit einer Bitleitungs- Pull-up-Schaltung 106 und einem Spaltendekodierer 108 verbunden ist. Die Sources der Array-Zellen sind mit VSS verbunden, während ihre Gates jeweils über eine Wortleitung mit einem Reihendekodierer 110 verbunden sind.
• Der Reihendekodierer 110 empfängt Spannungssignale von einer Stromversorgungseinrichtung 112 und verteilt, gesteuert von einer von einem Prozessor oder einer Zustandsvorrichtung 114 empfangenen Reihenadresse, die speziellen Spannungssignale auf die Wortleitungen. Ähnlich empfängt die Bitleitung-Pull-up- Schaltung 106 Spannungssignale von der Stromversorgungseinrich tung 112 und verteilt, gesteuert von einem Signal vom Prozessor 114, die speziellen Spannungssignale auf die Bitleitungen. Von der Stromversorgungseinrichtung 112 erzeugte Spannungen werden, gesteuert von vom Prozessor 114 kommenden Signalen, zur Verfügung gestellt.
• Der Spaltendekodierer 108 sendet Signale, gesteuert von einem vom Prozessor 114 kommenden Spaltenadressensignal, von speziellen Bitleitungen zu Leseverstärkern oder Komparatoren 116. Der Leseverstärker 116 empfängt ferner ein Signal von den Referenzzellen des Referenzarrays 118. Ein Beispiel für eine Schaltanordnung für das Referenzarray 118 sowie den Betrieb einer solchen Schaltanordnung ist in der U. S.-Patentanmeldung Nr. 08/160,582 mit dem Titel "Programmed Reference" und dem U. S.-Patent Nr. 5,335,198 mit dem Titel "Flash EEPROM Array With High Endurance" beschrieben. Mit Signalen vom Spaltendekodierer 108 und Referenzarray 118 senden die Leseverstärker 116 dann jeweils ein Signal, das einen Zustand einer Bitleitung relativ zu einer Referenzzellenleitung anzeigt, an die sie über Datenlatches oder -puffer 120 angeschlossen ist, an den Prozessor 114.
• Zum Programmieren einer Zelle im Flash-Speicherarray 110 werden hohe Gate-zu-Drain-Spannungsimpulse von der Stromversorgungseinrichtung 112 an die Zelle gesandt, während die Source der Zelle geerdet wird. Während des Programmierens werden z. B. typischerweise 10 V-Mehrfach-Gate-Spannungsimpulse zwei oder drei Mikrosekunden lang an eine Zelle angelegt, während eine Dram- Spannung der Zelle auf 5,5 V eingestellt und ihre Source geerdet wird. Die großen Gate-zu-Drain-Impuse ermöglichen das Fließen der Elektronen von der Source zum Drain zwecks Überwindung einer Energiebarriere zum Erzeugen von "Heißelektronen", die über eine dünne dielektrische Schicht beschleunigt werden und es somit ermöglichen, daß die Elektronen auf ein Floating Gate der Zelle gesteuert werden. Dieser "Heißelektroneninjektion" genannte Pro grammiervorgang führt zu einer Erhöhung einer Schwellenspannung für die Zelle, wobei die Schwelle die für die Leitung der Zelle erforderliche Gate-zu-Source-Spannung ist.
• Zum Löschen einer Zelle im Flash-Speicherarray 100 wird ein als Fowler-Nordheim-Tunnelung bekannter Vorgang angewandt, bei dem relativ hohe negative Gate-zu-Source-Spannungsimpulse jeweils einige Zehntel Sekunden angelegt werden. Während des Löschens werden z. B. -10 V-Mehrfach-Gate-Spannungsimpulse an eine Zelle angelegt, während der Drain der Zelle auf 5,5 V eingestellt ist und ihre Source floatet. Die großen negativen Gate-zu-Source- Spannungsimpulse ermöglichen es, daß die Elektronen vom Floating Gate zu einer Zelle tunneln, wobei ihre Schwelle verringert wird.
• Zur Darstellung eines Datenbits wird das Floating Gate einer. Zelle wie oben beschrieben programmiert oder gelöscht. In einem programmierten Zustand ist die Schwellenspannung typischerweise auf einen höheren Wert als 6,5 Volt eingestellt, während die Schwellenspannung einer Zelle in einem gelöschten Zustand typischerweise auf weniger als 3,0 Volt begrenzt ist. Zum Lesen einer Zelle wird eine Steuer-Gate-Spannung zwischen 3,0 und 6,5 Volt, typischerweise 5 V, angelegt. Der 5 V-Leseimpuls wird an das Gate einer Arrayzelle sowie eine Zelle im Referenzarray 118 mit einer Schwelle von ca. 5 V angelegt. In einem programmierten. Zustand, in dem eine Arrayzelle im Array 100 eine Schwelle von über 6,5 V aufweist, hat ein von der Referenzzelle mit einer Schwelle von 5 V erzeugter Strom einen höheren Wert und zeigt somit an, daß eine programmierte Zelle existiert. In einem gelöschten Zustand, in dem eine Zelle in Array 100 eine Schwelle von unter 3, 0 Volt aufweist, ist ein von der Arrayzelle erzeugter Strom größer als der der Referenzzelle mit einer. Schwelle von 5 V, wodurch eine gelöschte Zelle angezeigt wird. Zum Prüfen des Programmierens oder Löschens wird eine Lesespannung in ähnlicher Weise sowohl an eine Zelle im Array als auch an eine Zel le im Referenzarray 118 angelegt. Zum Programmieren wird eine Referenzzelle mit einer Schwelle von 6,5 V zu Vergleichszwecken benutzt, während zum Löschen eine Referenzzelle mit einer Schwelle von 3,0 V zu Vergleichszwecken benutzt wird.
• In einem Flash-Speicherarray werden alle Zellen typischerweise gleichzeitig gelöscht. Das Löschen der Speicherzellen erfolgt typischerweise, wie oben beschrieben, durch wiederholtes Anlegen der kurzen Löschimpulse an jede Zelle in einem Array, wie z. B. dem Flash-Speicherarray 100. Nach jedem Löschimpuls wird Zelle für Zelle eine Prüfung des Löschens durchgeführt zwecks Bestimmung, ob jede Zelle im Array eine über einem Grenzwert, z. B. 3,0 V, liegende Schwelle aufweist, oder ob eine Zelle "untergelöscht" ist. Wenn eine untergelöschte Zelle detektiert wird, wird ein zusätzlicher. Löschimpuls an das gesamte Array angelegt. Mittels eines solchen Läschvorgangs wird eine nicht untergelöschte Zelle ebenfalls wiederholt gelöscht, und ihr Floating Gate kann schließlich eine Schwelle unter Null Volt annehmen. Eine Zelle mit einer unter Null Volt gelöschten Schwelle wird als "übergelöscht" bezeichnet.
• Ein übergelöschter Zustand ist unerwünscht, da sich die Programmiercharakteristiken einer übergelöschten Zelle schneller verschlechtern, wodurch sich die Anzahl von Malen, die die Zelle neu programmiert werden kann, verringert: dies wird als "Lebensdauer" der Zelle bezeichnet. Übergelöschte Zellen sind auch deshalb unerwünscht, weil sie während der Programmier- oder Lesevorgänge Leckstrom an den Bitleitungen verursachen. Während des Programmierens oder Lesens hat z. B. nur eine Wortleitung eine positive Spannung, während die restlichen Wortleitungen typischerweise geerdet sind. Bei geerdeten Wortleitungen oder Wortleitungen mit 0 V führt eine Zelle mit einer Schwellenspannung von unter 0 V einen Bitleitungs-Leckstrom. Im Falle von Bitleitungs-Leckstrom können die eine Bitleitung während des Programmierens mit Strom versorgenden Stromversorgungseinrichtungen überlastet werden. Ähnlich können im Falle von Bitleitungs- Leckstrom während des Lesens Lesefehler auftreten.
• Zum Vermeiden von Über-Löschung stellen Hersteller von integrierten Schaltungen mit Flash-Speicherzellen normalerweise einen Über-Löschkorrekturmechanismus bereit. Fig. 2 zeigt ein Ablaufdiagramm mit Darstellung eines dem Stand der Technik entsprechenden Lösch- und Über-Löschkorrekturvorgangs. Bei diesem Vorgang wird zuerst das Löschen durchgeführt und dann eine Über- Löschkorrektur angewandt. Der Vorgang aus Fig. 2 ist nachstehend genauer beschrieben.
• Zunächst werden für den Löschvorgang in den Schritten 202 und 204 die vom Prozessor 114 zur Verfügung gestellte Reihenadresse und Spaltenadresse auf eine Anfangsadresse gesetzt. Als nächstes wird in Schritt 206 ein Löschprüfimpuls an eine von der Reihen- und der Spaltenadresse ausgewählte Zelle gesandt. Die Ausgangssignale von den Leseverstärkern 116 werden dann vom Prozessor 114 dazu benutzt zu bestimmen, ob die Zelle, auf die die Reihen- und die Spaltenadresse Bezug nehmen, untergelöscht ist. Wenn die Zelle untergelöscht ist, wird ein Löschimpuls in Schritt 208 an das gesamte Array angelegt, und der Löschprüfschritt 206 wird wiederholt.
• Wenn das Bit, auf das die Reihen- und die Spaltenadresse Bezug nehmen, in Schritt 206 wicht untergelöscht ist, wird die Spaltenadresse in Schritt 210 inkrementiert. Als nächstes kehrt in Schritt 212 die Steuerung zu Schritt 206 zurück, wenn die letzte Spaltenadresse nicht überschritten worden ist. Andernfalls wird in Schritt 214 die Reihenadresse inkrementiert, und wenn die letzte Reihenadresse in Schritt 216 nicht überschritten worden ist, kehrt die Steuerung zu Schritt 206 zurück. Wenn die letzte Spalte überschritten worden ist, wird die Spaltenadresse in Schritt 218 zurückgesetzt, damit mit dem Über-Löschkorrekturverfahren begonnen wird.
• Als nächstes wird in dem Über-Löschkorrekturvorgang in Schritt 220 die Stromversorgungseinrichtung 112 derart gesteuert, daß ein Über-Löschprüfimpuls an die Bitleitungen der Zellen gesandt wird, auf die die Spaltenadresse Bezug nimmt, während die Wortleitungen geerdet bleiben. Die Ausgangssignale von den Leseverstärkern 116 werden dann an den Prozessor 114 gesandt zwecks Bestimmung, ob die Bitleitung, auf die die Spaltenadresse Bezug nimmt, einen Leckstrom führt. Wenn die Bitleitung einen Leckstrom führt, existieren übergelöschte Zellen, so daß in Schritt 222 die Stromversorgungseinrichtung 112 derart gesteuert wird, daß ein Über-Löschkorrekturimpuls an sämtliche mit der Bitleitung, auf die die Spaltenadresse Bezug nimmt, verbundenen Zellen gesandt und Schritt 220 wiederholt wird.
• Der in Schritt 222 angelegte Über-Löschkorrekturimpuls ist eine relativ hohe, an den Drain. einer Zelle angelegte Spannung, z. B. 6 V, während ihr Gate und ihre Source typischerweise geerdet sind. In der U. S.-Patentanmeldung Nr. 08/269,530 mit dem Titel "Multistepped Threshold Convergence For A Flash Memory Array" und im U. S.-Patent Nr. 5,359,558 mit dem Titel "Flash EEPROM Array With Improved High Endurance" werden weitere Details bezüglich des Anlegens von Über-Löschkorrekturimpulsen beschrieben.
• Wenn in Schritt 220 kein Bitleitungs-Leckstrom aufgespürt wird, wird die Spaltenadresse in Schritt 224 inkrementiert. Als nächstes kehrt in Schritt 226 die Steuerung zu Schritt 220 zurück, wenn die letzte Spaltenadresse nicht überschritten worden ist. Andernfalls ist der Über-Löschkorrekturvorgang abgeschlossen.
• Obwohl durch das in Fig. 2 dargestellte Über-Löschkorrekturverfahren übergelöschte Zellen eliminiert werden, da übergelöschte Zellen während des Löschvorgangs vorhanden gewesen sein können, wird die Lebensdauer von Zellen im Array verkürzt.
• Da übergelöschte Zellen während des Löschprüfschrittes 206 vorhanden gewesen sein können, können ferner untergelöschte oder programmierte Zellen nach Abschluß des Löschvorgangs immer noch vorhanden sein. Als Erklärung gilt, daß während des Löschens eine Zelle in einem Array in der Größenordnung von 100mal schneller gelöscht werden kann als andere Zellen. Wenn die in Schritt 206 geprüfte Zelle sehr langsam gelöscht wird, während eine Zelle in derselben Spalte durch kontinuierliches Anlegen des Löschimpulses aus Schritt 208 schnell gelöscht wird, wird die schneller gelöschte Zelle in derselben Spalte übergelöscht, bevor die in Schritt 206 adressierte Zelle als ordnungsgemäß gelöscht verifiziert worden ist. Da während der Prüfung in Schritt 206 die restlichen Zellen in der Spalte im Gegensatz zu der adressierten Zelle geerdete Wortleitungen haben, führt die übergelöschte Zelle einen Bitleitungs-Leckstrom. Wenn ein solcher Bitleitungs-Leckstrom zu dem von der adressierten Zelle geführten Strom hinzukommt, zeigt ein Leseverstärker, der den Strom der adressierten Zelle mit dem Strom einer Referenzzelle im Referenzarray 118 vergleicht, vorzeitig für Schritt 206 an, daß die adressierte Zelle ordnungsgemäß gelöscht worden ist. Somit können nach Beendigung des Löschens Zellen untergelöscht bleiben.
ÜBERBLICK ÜBER DIE ERFINDUNG
• Die vorliegende Erfindung bezieht sich auf einen Über-Löschkorrekturvorgang mit den in Anspruch 1 aufgeführten Merkmalen. Durch das Verfahren wird der Umfang, in dem Zellen während eines Löschvorgangs übergelöscht werden, eingeschränkt.
• Das Verfahren der vorliegenden Erfindung verhindert ferner Löschprüffehler während eines Löschvorgangs, die aufgrund übergelöschter Zellen auftreten können, und verhindert Somit die Existenz untergelöschter Zellen nach Abschluß eines Löschvorgangs.
• Die vorliegende. Erfindung stellt ferner eine integrierte Schaltung mit einem Array von Flash-EEPROM-Speicherzellen bereit, die die Merkmale aus Anspruch 4 aufweisen. Eine Über-Löschkorrektur wird nach Anlegen jedes Löschimpulses durchgeführt.
FIGURENKURZBESCHREIBUNG
• Weitere Details der vorliegenden Erfindung werden anhand der beigefügten Zeichnungen erläutert. Es zeigen:
• Fig. 1 eine typische Konfiguration einer integrierten Schaltung mit einem Flash-EEPROM-Speicherarray und einer Schaltanordnung, die das Programmieren, Löschen,-Lesen und Über-Löschkorrigieren im Array ermöglicht;
• Fig. 2 ein Ablaufdiagramm mit Darstellung eines, dem Stand der Technik entsprechenden Lösch- und Über-Löschkorrekturvorgangs; und
• Fig. 3 ein Ablaufdiagramm mit Darstellung eines kombinierten Lösch- und Über-Löschkorrekturvorgangs der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
• Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung, die wie in Fig. 1 dargestellt konfiguriert ist, und ferner derart konfiguriert ist, daß sie eine Über-Löschkorrektur nach Anlegen jedes Löschimpulses vorsieht. Fig. 3 zeigt ein Ablaufdiagramm mit Darstellung des kombinierten Lösch- und Über- Löschkorrekturvorgangs der vorliegenden Erfindung. Der Vorgang aus Fig. 3 ist nachstehend genauer erläutert.
• Zunächst werden ähnlich wie in Fig. 2 in den Schritten 302 und 304 die vom Prozessor 114 zur Verfügung gestellte Reihenadresse und Spaltenadresse auf eine Anfangsadresse gesetzt. Als nächstes wird in Schritt 306 ein Löschprüfimpuls an eine von der Reihen- und Spaltenadresse ausgewählte Zelle gesandt. Die Ausgangssignale von Leseverstärkern 116 werden dann vom Prozessor 114 dazu verwendet, zu bestimmen, ob die Zelle, auf die die Reihen- und die Spaltenadresse Bezug nehmen, untergelöscht ist. Wenn die Zelle untergelöscht ist, wird in Schritt 308 ein Löschimpuls angelegt.
• Im Gegensatz zum Ablaufdiagramm aus Fig. 2, bei dem nach Schritt 308 zur Löschprüfung in Schritt 306 zurückgekehrt wird, wird bei der vorliegenden Erfindung gemäß der Darstellung in Fig. 3 die vom Prozessor 114 zur Verfügung gestellte Spaltenadresse in Schritt 310 auf eine Anfangsadresse zwecks Beginns eines Über- Löschkorrekturvorgangs zurückgesetzt.
• Als nächstes wird bei dem Über-Löschkorrekturvorgang in Schritt 312 die Stromversorgungseinrichtung 112 derart gesteuert, daß sie einen Über-Löschprüfimpuls an die Bitleitungen der Zellen sendet, auf die die Spaltenadresse Bezug nimmt, während die Wortleitungen geerdet bleiben. Die Ausgangssignale von den Leseverstärkern 116 werden dann an den Prozessor 114 gesandt zwecks Bestimmung, ob die Bitleitung, auf die die Spaltenadresse Bezug nimmt, einen Leckstrom führt. Wenn die Bitleitung einen Leckstrom führt, existieren übergelöschte Zellen, so daß in Schritt 314 die Stromversorgungseinrichtung 112 derart gesteuert wird, daß ein Über-Löschkorrekturimpuls an sämtliche mit den Bitleitungen, auf die die Spaltenadresse Bezug nimmt, verbundenen Zellen gesandt und Schritt 312 wiederholt wird.
• Die Steuerung kehrt zu Sehritt 304 zurück, obwohl alternativ, wenn eine eingestellte Spaltenadresse gespeichert würde, wenn Shritt 306 die Steuerung auf 308 verweist, die eingestellte Spaltenadresse wiederhergestellt werden und die Steuerung nach Schritt 318 zu Schritt 306 zurückkehren könnte.
• Wenn die Zelle, auf die die Reihenadresse und die Spaltenadresse Bezug nimmt, in Schritt 306 nicht untergelöscht ist, wird die Spaltenadresse in Schritt 320 inkrementiert. Als nächstes kehrt in Schritt 322 die Steuerung zu Schritt 306 zurück, wenn die letzte Spaltenadresse nicht überschritten worden ist. Andernfalls wird in Schritt 324 die Reihenadresse inkrementiert, und wenn die letzte Reihenadresse in Schritt 326 nicht überschritten worden ist, kehrt die Steuerung zu Schritt 306 zurück. Wenn die letzte Spalte und Reihe überschritten worden sind, ist der kombinierte Lösch- und Über-Löschkorrekturvorgang der vorliegenden Erfindung beendet.
• Durch Durchführen des Über-Löschkorrekturvorgangs nach einem solchen Löschimpuls wird der Umfang, in dem Zellen überlöscht werden, reduziert, wodurch sich die Lebensdauer der Zellen in dem Array verbessert. Ferner ist während der Löschprüfung kein Bitleitungs-Leckstrom vorhanden, da übergelöschte Zellen nach jedem Löschimpuls entfernt werden, und somit wird verhindert, daß untergelöschte Zellen nach Abschuß des Löschvorgangs existieren.
• Obwohl die Erfindung oben ausführlich beschrieben worden ist, bezweckte dies nur, denjenigen, der auf dem Gebiet in normalem Umfang bewandert ist, in der Konstruktion und Anwendung der Erfindung zu unterweisen. Es fallen viele Änderungen in dem Umfang der Erfindung, der in den nachstehenden Ansprüchen festgelegt ist.

Claims (7)

1. Verfahren zur Durchführung einer Über-Löschkorrektur an einem Array (100) von Flash-Speicherzellen, wobei die Flash- Speicherzellen mittels mehrerer Löschimpulse gelöscht werden, wobei das Verfahren gekennzeichnet ist durch:

Nach jedem Anlegen von Löschimpulsen erfolgende Bestimmung, ob eine der Speicherzellen (102) übergelöscht worden ist und

Anlegung eines über-Löschimpulses nach jedem Bestimmungsschritt, wenn durch den entsprechenden Bestimmungsschritt angezeigt wird, daß eine übergelöschte Zelle existiert.

2. Verfahren zur Durchführung einer Über-Löschkorrektur nach Anspruch 1 mit folgenden Schritten:

(a) Anlegung eines Löschimpulses an das Array (100) von Flash-Speicherzellen;

(b) Bestimmung, ob eine der Flash-Speicherzellen (102) in dem Flash-Speicherarray (100) übergelöscht ist und Fortfahren mit Schritt (c), wenn eine übergelöschte Zelle detektiert worden ist und Fortfahren mit Schritt

(d) , wenn keine übergelöschte Zelle detektiert worden ist;

(c) Anlegen eines Über-Löschkorrekturimpulses an die übergelöschte Zelle und Fortfahren mit Schritt (b); und

(d) Bestimmung, ob eine der Flash-Speicherzellen (102) in dem Array untergelöscht ist und Fortfahren mit Schritt

(a) , wenn eine untergelöschte Zelle detektiert worden ist.

3. Verfahren zur Durchführung einer Über-Löschkorrektur nach Anspruch 1 mit folgenden Schritten:

(a) Anlegen eines Löschimpulses an das Array (100) der Flash-Speicherzellen;

(b) Initialisierung einer Spaltenadresse;

(c) Bestimmung, ob eine der Flash-Speicherzellen (102) in einer ausgewählten, mit einer gemeinsamen Bitleitung verbundenen Spalte der Flash-Speicherzellen übergelöscht ist, wobei die ausgewählte Spalte mittels der Spaltenadresse ausgewählt wird, und Fortfahren mit Schritt (d), wenn eine übergelöschte Zelle detektiert worden ist, und Fortfahren mit Schritt (e), wenn keine übergelöschte Zelle detektiert worden ist;

(d) Anlegen eines Über-Löschimpulses an die Flash-Speicherzellen in der ausgewählten Spalte und Fortfahren mit Schritt (c);

(e) Inkrementierung der Spaltenadresse;

(f) Bestimmung, ob die Spaltenadresse ein Maximalwert ist und Fortfahren mit Schritt (c), wenn die Spaltenadresse kein. Maximalwert ist und Fortfahren mit Schritt (g), wenn die Spaltenadresse ein Maximalwert ist; und

(g) Bestimmung, ob eine der. Flash-Speicherzellen in dem Array untergelöscht ist und Fortfahren mit Schritt (a), wenn die untergelöschte Zelle detektiert worden ist.

4. Integrierte Schaltung mit:

einem Array (100) von Flash-Speicherzellen, wobei die Flash- Speicherzellen durch Anlegen mehrerer Löschimpulse gelöscht werden, wobei bei jeder Zelle das Steuergate mit einer Wortleitung, der Drain mit einer Bitleitung und eine Source mit VSS verbunden ist;

wobei die integrierte Schaltung gekennzeichnet ist durch:

(a) mit den Bitleitungen und Wortleitungen gekoppelte Vorrichtungen (106, 112, 114) zur Lieferung von Löschimpulsen an das Array (100) von Flash-Speicherzellen;

(b) Vorrichtungen (106, 108, 110, 112, 114, 116, 118) zur nach jedem Anlegen der Löschimpulse erfolgenden Bestimmung, ob eine der Flash-Speicherzellen in dem Flash-Speicherzellen-Array (100) übergelöscht worden ist; und

(c) Vorrichtungen. (106, 110, 112, 114) zum Anlegen eines Über-Löschkorrekturimpulses, wenn die Bestimmungsvorrichtung festgestellt hat, daß eine übergelöschte Zelle existiert.

5. Integrierte Schaltung nach Anspruch 4, wobei die Flash- Speicherzellen Flash-EEPROM-Zellen aufweisen, wobei die integrierte Schaltung ferner aufweist:

ein Referenzarray (118) zur Lieferung von Referenzsignalen;

mindestens einen Leseverstärker (116), wobei jeder Leseverstärker einen ersten Ausgang, der derart angeschlossen ist, daß er ein vorgegebenes Bitleitungssignal von einer der Bitleitungen und ein vorgegebenes Referenzsignal von den Referenzsignalen empfängt, und einen Ausgang, der einen Zustand des vorgegebenen Bitleitungssignals relativ zu dem vorgegebenen Referenzsignal angibt, aufweist;

eine Stromversorgungseinrichtung (112), die ein Steuersignal empfängt, wobei die Stromversorgungseinrichtung mit den Bitleitungen und den Wortleitungen gekoppelt ist zwecks Lieferung eines Stromversorgungssignals, das - je nach Bestimmung durch das Steuersignal - ein Löschimpuls, ein. Über-Löschprüfimpuls oder ein Über-Löschkorrekturimpuls ist; und

einen Prozessor (114), der zur Lieferung des Steuersignals mit der Stromversorgungseinrichtung (112) und zum Empfang des Leseverstärkerausgangs mit dem Leseverstärker (116) gekoppelt ist.

6. Integrierte Schaltung nach Anspruch 5, ferner mit:

einer Vorrichtung zur Lieferung des Steuersignals zwecks Freigäbe der Stromversorgungseinrichtung (112) zur Lieferung des Löschimpulses an das Array (100) von Flash-Speicherzellen;

einer Vorrichtung zur Lieferung des Steuersignals zwecks Freigabe der Stromversorgungseinrichtung (112) zur Lieferung des Über-Löschprüfimpulses und anschließender Bestimmung anhand des Leseverstärkerausgangs, ob eine der Flash-Speicherzellen in dem Flash-Speicherarray (110) übergelöscht ist;

einer Vorrichtung zur Lieferung des Steuersignals, wenn eine übergelöschte Zelle detektiert worden ist, und

einer Vorrichtung zur Lieferung des Steuersignals, wenn keine übergelöschte Zelle detektiert worden ist.

7. Integrierte Schaltung nach Anspruch 6, wobei:

die Vorrichtung zur Lieferung des Steuersignals bei Detektieren einer übergelöschten Zelle die Stromversorgungseinrichtung (112) zur Lieferung des Über-Löschkorrekturimpulses an die übergelöschte Zelle freigibt und die Steuerung zur Lieferung des Steuersignals zwecks Freigabe der Stromversorgungseinrichtung zur Lieferung des Über-Löschprüfimpulses übermittelt; und

die Vorrichtung zur Lieferung des Steuersignals bei Nicht- Detektieren einer übergelöschten Zelle die Stromversorgungseinrichtung (112) zur Lieferung des Löschprüfimpulses freigibt und dann anhand des Leseverstärkerausgangs bestimmt, ob eine der Flash-Speicherzellen in dem Array (100) untergelöscht ist und die Steuerung an die Vorrichtung zur Lieferung des Steuersignals zwecks Freigabe der.

Stromversorgungseinrichtung zur Lieferung des Löschimpulses übermittelt, wenn eine untergelöschte Zelle detektiert worden ist.