KR20170045406A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170045406A
KR20170045406A KR1020150144482A KR20150144482A KR20170045406A KR 20170045406 A KR20170045406 A KR 20170045406A KR 1020150144482 A KR1020150144482 A KR 1020150144482A KR 20150144482 A KR20150144482 A KR 20150144482A KR 20170045406 A KR20170045406 A KR 20170045406A
Authority
KR
South Korea
Prior art keywords
erase
memory block
memory
block
controller
Prior art date
Application number
KR1020150144482A
Other languages
English (en)
Inventor
임수진
양찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150144482A priority Critical patent/KR20170045406A/ko
Priority to US15/056,786 priority patent/US20170109047A1/en
Priority to CN201610218544.4A priority patent/CN106601294A/zh
Publication of KR20170045406A publication Critical patent/KR20170045406A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 컨트롤러 및 복수의 메모리 블록들을 포함하고, 상기 컨트롤러의 제어에 따라 메모리 블록을 소거하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 컨트롤러는 상기 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트를 통해서 상기 메모리 블록을 관리한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 수명 관리에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 패스트 소거를 제한함으로써 메모리 블록의 급속한 열화를 방지하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 컨트롤러 및 복수의 메모리 블록들을 포함하고, 상기 컨트롤러의 제어에 따라 메모리 블록을 소거하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 컨트롤러는 상기 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트를 통해서 상기 메모리 블록을 관리할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 메모리 블록을 소거하도록 비휘발성 메모리 장치를 제어하는 단계 및 상기 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트를 통해서 상기 메모리 블록을 관리하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치 및 패스트 소거 방지 정책에 근거하여 메모리 블록을 선택하고, 선택된 메모리 블록에 대해 블록 교체 동작을 수행하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 패스트 소거를 제한함으로써 메모리 블록의 급속한 열화를 방지할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3은 도1의 컨트롤러가 소거 제한 리스트를 관리하는 예시적인 방법,
도4a 및 도4b는 도1 컨트롤러가 블록 교체 동작을 위해 메모리 블록을 선택하는 방법들,
도5는 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도,
도6은 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도,
도7은 도1의 데이터 저장 장치의 동작 방법을 예시적으로 도시한 순서도,
도8은 본 발명의 실시 예에 따른 SSD(Solid State Drive)를 도시하는 블록도,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다. 컨트롤러(100)는 데이터 저장 장치(10)의 동작 성능을 향상시키기 위한 다양한 백그라운드 동작들, 예를 들어, 가비지 컬렉션 동작 및 웨어 레벨링 동작 등을 수행할 수 있다.
컨트롤러(100)는 패스트 소거 방지 정책에 근거하여 소거 제한 리스트(110)를 통해 메모리 블록들(BK0~BKj)을 관리할 수 있다. 구체적으로, 어떤 메모리 블록, 예를 들어, 메모리 블록(BK0)이 소거될 때, 컨트롤러(100)는 메모리 블록(BK0)에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트(110)를 통해 메모리 블록(BK0)을 관리할 수 있다. 소거 제한 리스트(110)에 포함되는 동안 메모리 블록(BK0)은 소거 동작이 제한될 수 있고, 따라서, 메모리 블록(BK0)은 적어도 소정의 소거 주기가 보장될 수 있다. 결과적으로, 컨트롤러(100)는 메모리 블록(BK0)에 대해 소거 동작이 짧은 간격으로, 예를 들어, 소정의 소거 주기보다 짧은 간격으로 반복적으로 수행됨에 따라 메모리 블록(BK0)이 급속하게 열화되는 것을 방지할 수 있다.
컨트롤러(100)는 가비지 컬렉션 동작 및 웨어 레벨링 동작 등을 수행할 때 블록 교체 동작을 수행할 수 있다. 컨트롤러(100)는 선택된 메모리 블록에 저장된 유효 데이터를 다른 메모리 블록에 카피하고, 선택된 메모리 블록을 소거함으로써 블록 교체 동작을 수행할 수 있다.
블록 교체 동작은 선택된 메모리 블록에 대한 소거 동작을 수반하기 때문에, 컨트롤러(100)는 패스트 소거 방지 정책에 근거하여 블록 교체 동작이 수행될 메모리 블록을 선택할 수 있다. 컨트롤러(100)는 소거 제한 리스트(110)에 근거하여 소거 제한 리스트(110)에 포함되지 않은 메모리 블록을 블록 교체 동작을 위해서 선택할 수 있다.
실시 예에 따라, 컨트롤러(100)는 소정의 블록 교체 정책에 근거하여 후보 메모리 블록들을 포함하는 후보 리스트(120)를 구축하고, 후보 리스트(120) 및 소거 제한 리스트(110)에 근거하여 블록 교체 동작을 위한 메모리 블록을 선택할 수 있다. 실시 예에 따라, 컨트롤러(100)는 소정의 블록 교체 정책 및 소거 제한 리스트(110)에 근거하여 후보 리스트(120)를 구축하고, 후보 리스트(120)에 근거하여 블록 교체 동작을 위한 메모리 블록을 선택할 수 있다.
컨트롤러(100)는 소거 제한 리스트(110) 및 후보 리스트(120)를 내부의 메모리(미도시) 상에서 관리할 수 있다. 컨트롤러(100)는 소거 제한 리스트(110) 및 후보 리스트(120)를 비휘발성 메모리 장치(200)에 저장하고, 필요할 때 메모리로 로드하여 사용할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
도2는 도1의 비휘발성 메모리 장치(200)의 세부적인 구성을 예시적으로 도시한 블록도이다.
비휘발성 메모리 장치(200)는 제어 로직(210), 전압 공급부(220), 인터페이스부(230), 어드레스 디코더(240), 데이터 입출력부(250) 및 메모리 영역(260)을 포함할 수 있다.
제어 로직(210)은 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200)의 제반 동작들을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 전송된 커맨드를 인터페이스부(230)로부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
전압 공급부(220)는 제어 로직(210)의 제어에 따라, 비휘발성 메모리 장치(200)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(220)는, 예를 들어, 소거 동작에 필요한 소거 전압을 메모리 영역(260)에서 선택된 메모리 블록으로 공급할 수 있다. 전압 공급부(220)는, 예를 들어, 라이트 또는 리드 동작들에서 사용될 다양한 전압들을 어드레스 디코더(240)로 공급할 수 있다.
인터페이스부(230)는 컨트롤러(100)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(230)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(240)는 메모리 영역(260)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(240)는 디코딩 결과에 따라 워드라인들(WL)을 선택적으로 구동하고, 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(250)를 제어할 수 있다.
데이터 입출력부(250)는 인터페이스부(230)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 영역(260)으로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(230)로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)에 포함된 메모리 셀이 리드 전압에 응답하여 온/오프됨에 따라 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀에 대응하는 데이터를 획득할 수 있다.
메모리 영역(260)은 워드라인들(WL)을 통해 어드레스 디코더(240)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(250)와 연결될 수 있다. 메모리 영역(260)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 영역(260)은 2차원 또는 3차원 구조의 메모리 셀 어레이를 포함할 수 있다.
메모리 영역(260)은 복수의 메모리 블록들(BK0~BKj)을 포함할 수 있다. 메모리 블록들(BK0~BKj) 각각은 복수의 페이지들(P0~Pi)을 포함할 수 있다. 메모리 블록은 소거 동작이 수행되는 단위일 수 있다.
도3은 도1의 컨트롤러(100)가 소거 제한 리스트(110)를 관리하는 예시적인 방법을 도시한다.
컨트롤러(100)는 메모리 블록이 소거될 때, 메모리 블록에 대한 정보를 소거 제한 리스트(110)에 추가할 수 있다. 메모리 블록에 대한 정보는, 예를 들어, 메모리 블록의 어드레스일 수 있다. 컨트롤러(100)는, 예를 들어, 도3에 도시된 바와 같이, 선입선출 방식에 따라 소거 제한 리스트(110)로부터 메모리 블록에 대한 정보를 삭제할 수 있다. 실시 예에 따라, 컨트롤러(100)는 메모리 블록에 대한 정보가 소거 제한 리스트(110)에 추가된 때로부터 소정의 소거 제한 시간이 경과된 후, 소거 제한 리스트(110)로부터 해당 정보를 삭제할 수 있다. 컨트롤러(100)는 소거 제한 시간의 경과를 판단하기 위해서, 메모리 블록에 대한 정보가 소거 제한 리스트(110)에 추가된 때에 관한 정보를 관리할 수 있다. 컨트롤러(100)는 선입선출 방식에 따르거나 또는 소거 제한 시간의 경과를 체크하거나 어느 방식에 따르더라도, 결론적으로 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트(110)를 통해 메모리 블록을 관리할 수 있다. 컨트롤러(100)는 소거 제한 리스트(110)에 포함된 메모리 블록들은 소거 동작이 제한되도록 관리할 수 있다.
도3을 참조하면, 컨트롤러(100)는 메모리 블록(BK1)을 소거하도록 비휘발성 메모리 장치(200)를 제어, 예를 들어, 비휘발성 메모리 장치(200)로 소거 커맨드(E(BK1))를 전송할 수 있다. 컨트롤러(100)는 메모리 블록(BK1)에 대한 정보를 소거 제한 리스트(110)에 추가할 수 있다. 그리고, 컨트롤러(100)는 메모리 블록들(BK52, BK4, BK23)을 소거하도록 비휘발성 메모리 장치(200)로 소거 커맨드들(E(BK52), E(BK4), E(BK23))을 전송하고, 메모리 블록들(BK52, BK4, BK23)에 대한 정보를 소거 제한 리스트(110)에 추가할 수 있다. 컨트롤러(100)는 메모리 블록(BK23)에 대한 정보를 소거 제한 리스트(110)에 추가할 때, 소거 제한 리스트(110)에 빈 영역이 없다면 소거 제한 리스트(110)에 가장 먼저 추가된 메모리 블록(BK1)에 대한 정보를 삭제함으로써 메모리 블록(BK23)에 대한 정보를 저장하기 위한 빈 영역을 생성할 수 있다. 메모리 블록(BK0)은 소거 제한 리스트(110)로부터 해방된 때부터 소거 동작이 수행될 수 있다.
소거 제한 리스트(110)로 동시에 관리될 수 있는 메모리 블록들의 총 개수는, 패스트 소거 방지 정책에 따라 적어도 소정의 소거 주기를 보장하기에 충분하도록 설정될 수 있다.
소거 제한 리스트(110)로 관리되고 있는 메모리 블록들은 소거 동작이 제한될 뿐이고, 라이트 또는 리드 동작 등 기타 사용에 있어서는 제한되지 않을 것이다.
도4a 및 도4b는 도1 컨트롤러(100)가 블록 교체 동작을 위해 메모리 블록을 선택하는 방법들을 도시한다.
컨트롤러(100)는 블록 교체 동작을 수행할 후보 메모리 블록들을 후보 리스트(120)로서 관리하고, 후보 리스트(120)로부터 선택된 메모리 블록에 대해 블록 교체 동작을 수행할 수 있다.
도4a를 참조하면, 컨트롤러(100)는 소정의 블록 교체 정책에 따라, 다양한 조건들을 기준으로 후보 리스트(120)를 구축할 수 있다. 예를 들어, 컨트롤러(100)는 메모리 블록에 포함된 유효 페이지들의 개수 또는 메모리 블록의 소거 횟수에 근거하여 메모리 블록들을 후보 메모리 블록으로 지정함으로써 후보 리스트(120)를 구축할 수 있다. 컨트롤러(100)는 후보 리스트(120)에서 블록 교체 효율이 좋은 순서, 예를 들어, 유효 페이지 개수가 작은 순서 또는 소거 횟수가 작은 순서로 후보 메모리 블록들을 정렬할 수 있다.
컨트롤러(100)는 블록 교체 동작을 수행하기 위해 후보 리스트(120)에서 가장 앞선 메모리 블록(BK52)을 선택할 수 있다. 컨트롤러(100)는 선택된 메모리 블록(BK52)이 소거 제한 리스트(110)에 포함되었는지 여부를 체크할 수 있다. 컨트롤러(100)는 선택된 메모리 블록(BK52)이 소거 제한 리스트(110)에 포함된 경우, 후보 리스트(120)에서 그 다음 메모리 블록(BK11)을 선택할 수 있다. 컨트롤러(100)는 그 다음 선택된 메모리 블록(BK11)이 소거 제한 리스트(110)에 포함되었는지 여부를 체크하고, 포함되지 않은 경우 선택된 메모리 블록(BK11)에 대해 블록 교체 동작을 수행할 수 있다. 즉, 블록 교체 동작이 수행될 때, 메모리 블록(BK52)은 비록 블록 교체 효율이 좋더라도, 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트(110)에 포함되어 있는 동안에는 선택되지 않을 것이다. 메모리 블록(BK52)은 소거 제한 리스트(110)로부터 해방된 후에는 블록 교체 동작을 위해 선택될 수 있다.
한편, 블록 교체 동작이 수행된 메모리 블록(BK11)은 소거 제한 리스트(110)로 추가될 수 있다. 컨트롤러(100)는 메모리 블록(BK11)에 대한 정보를 소거 제한 리스트(110)에 추가할 때, 소거 제한 리스트(110)에 빈 영역이 없다면 소거 제한 리스트(110)에 가장 먼저 추가된 메모리 블록(BK1)에 대한 정보를 삭제할 수 있다.
도4b를 참조하면, 실시 예에 따라, 컨트롤러(100)는 후보 리스트(120)에 포함된 후보 메모리 블록들이 소거 제한 리스트(110)에 포함된 메모리 블록들과 겹치지 않도록 관리할 수 있다. 즉, 컨트롤러(100)는 소거 제한 리스트(110)에 포함되지 않은 메모리 블록들을 후보 메모리 블록들로 지정함으로써 후보 리스트(120)를 구축할 수 있다. 예를 들어, 컨트롤러(100)는 후보 리스트(120)를 구축할 때, 소거 제한 리스트(110)를 참조하여 소거 제한 리스트(110)에 포함된 메모리 블록(BK52)을 후보 메모리 블록으로서 제외할 수 있다. 따라서, 컨트롤러(100)는 블록 교체 동작을 수행하기 위해 후보 리스트(120)에서 앞에서부터 순차적으로 메모리 블록을 선택하고, 선택된 메모리 블록에 대해 블록 교체 동작을 수행할 수 있다.
도4a는, 후보 리스트(120)가 소거 제한 리스트(110)를 반영하지 않고 구축된 경우를 도시하고, 도4b는 후보 리스트(120)가 소거 제한 리스트(110)를 반영하여 서로 겹치지 않도록 구축된 경우를 도시한다. 도4a의 경우, 컨트롤러(100)는 블록 교체 효율이 최우선시되는 상황에서는 소거 제한 리스트(110)를 무시하고 후보 리스트(120)에만 근거하여 블록 교체 동작을 위한 메모리 블록을 선택할 수 있다.
한편, 도4a 및 도4b는 하나의 후보 리스트(120)를 도시하나, 컨트롤러(100)는 다양한 조건들에 각각 대응하는 복수의 후보 리스트들을 관리할 수 있다. 컨트롤러(100)는 블록 교체 정책을 필요에 따라 선택하여 서로 다른 기준으로 정렬된 복수의 후보 리스트들 중 어느 하나로부터 블록 교체 동작을 위한 메모리 블록을 선택할 수 있다.
도5는 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다. 도5를 참조하면, 컨트롤러(100)가 소거 제한 리스트(110)를 관리하는 방법을 도시한다.
단계(S110)에서, 컨트롤러(100)는 메모리 블록을 소거하도록 비휘발성 메모리 장치(200)로 소거 커맨드를 전송할 수 있다.
단계(S120)에서, 컨트롤러(100)는 소거된 메모리 블록에 대한 정보를 소거 제한 리스트(110)에 추가할 수 있다. 컨트롤러(100)는 소거 제한 리스트(110)에 추가된 메모리 블록을 데이터를 저장하고 리드하기 위해 사용할 수 있다. 다만, 컨트롤러(100)는 소거 제한 리스트(110)에 포함되는 동안 메모리 블록에 대해 소거 동작이 수행되지 않도록 제어할 수 있다.
단계(S130)에서, 컨트롤러(100)는 소거 제한 리스트(110)에 추가된 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되었을 때, 소거 제한 리스트(100)로부터 대응하는 정보를 삭제할 수 있다. 예를 들어, 컨트롤러(100)는 선입선출 방식에 따라 소거 제한 리스트로부터 정보를 삭제할 수 있다. 예를 들어, 컨트롤러(100)는 소거 제한 리스트(110)에 추가된 때로부터 소정의 소거 제한 시간이 경과된 후, 정보를 삭제할 수 있다.
도6은 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다.
단계(S210)에서, 컨트롤러(100)는 소정의 블록 교체 정책에 근거하여 후보 메모리 블록들을 포함하는 후보 리스트(120)를 구축할 수 있다. 예를 들어, 컨트롤러(100)는 메모리 블록에 포함된 유효 페이지들의 개수 또는 메모리 블록의 소거 횟수에 근거하여 메모리 블록들을 후보 메모리 블록으로 지정함으로써 후보 리스트(120)를 구축할 수 있다.
단계(S220)에서, 컨트롤러(100)는 후보 리스트(120)에서 메모리 블록을 선택할 수 있다.
단계(S230)에서, 컨트롤러(100)는 선택된 메모리 블록이 소거 제한 리스트(110)에 포함되었는지 여부를 판단할 수 있다. 선택된 메모리 블록이 소거 제한 리스트(110)에 포함된 경우 절차는 단계(S240)로 진행될 수 있다. 선택된 메모리 블록이 소거 제한 리스트(110)에 포함되지 않은 경우 절차는 단계(S250)로 진행될 수 있다.
단계(S240)에서, 컨트롤러(100)는 후보 리스트(120)에서 다른 메모리 블록을 재선택할 수 있다.
단계(S250)에서, 컨트롤러(100)는 최종 선택된 메모리 블록에 대해 블록 교체 동작을 수행할 수 있다. 컨트롤러(100)는 선택된 메모리 블록에 저장된 유효 데이터를 다른 메모리 블록에 카피하고, 선택된 메모리 블록을 소거함으로써 블록 교체 동작을 수행할 수 있다.
도7은 도1의 데이터 저장 장치(10)의 동작 방법을 예시적으로 도시한 순서도이다. 도7을 참조하면, 컨트롤러(100)가 블록 교체 동작을 수행하는 방법을 도시한다.
단계(S310)에서, 컨트롤러(100)는 컨트롤러(100)는 소정의 블록 교체 정책 및 소거 제한 리스트(110)에 근거하여 후보 메모리 블록들을 포함하는 후보 리스트(120)를 구축할 수 있다. 컨트롤러(100)는 후보 리스트(120)에 포함된 후보 메모리 블록들이 소거 제한 리스트(110)에 포함된 메모리 블록들과 겹치지 않도록 후보 리스트(120)를 구축할 수 있다.
단계(S320)에서, 컨트롤러(100)는 후보 리스트(120)에서 메모리 블록을 선택할 수 있다.
단계(S330)에서, 컨트롤러(100)는 선택된 메모리 블록에 대해 블록 교체 동작을 수행할 수 있다.
도8은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 패스트 소거 방지 정책에 근거하여 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 제어할 수 있다. 컨트롤러(1100)는 소정의 블록 교체 정책 및 패스트 소거 방지 정책에 근거하여 블록 교체 동작을 위한 메모리 블록을 선택할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도9는 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
110: 소거 제한 리스트
120: 후보 리스트
200: 비휘발성 메모리 장치

Claims (17)

  1. 컨트롤러; 및
    복수의 메모리 블록들을 포함하고, 상기 컨트롤러의 제어에 따라 메모리 블록을 소거하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 컨트롤러는 상기 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트를 통해서 상기 메모리 블록을 관리하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 메모리 블록이 삭제될 때 상기 메모리 블록에 대한 정보를 상기 소거 제한 리스트에 추가하고, 선입선출 방식에 따라 상기 소거 제한 리스트로부터 상기 정보를 삭제하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는, 상기 메모리 블록이 삭제될 때 상기 메모리 블록에 대한 정보를 상기 소거 제한 리스트에 추가하고, 상기 소거 제한 리스트에 추가된 때로부터 소정의 소거 제한 시간이 경과된 후 상기 소거 제한 리스트로부터 상기 정보를 삭제하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는, 복수의 후보 메모리 블록들을 포함하는 후보 리스트에서 메모리 블록을 선택하고, 선택된 메모리 블록이 상기 소거 제한 리스트에 포함되었는지 여부를 체크하고, 체크 결과에 따라 상기 후보 리스트에서 다른 메모리 블록을 재선택하고, 최종 선택된 메모리 블록에 대해 블록 교체 동작을 수행하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 복수의 후보 메모리 블록들을 포함하는 후보 리스트에서 메모리 블록을 선택하고, 선택된 메모리 블록에 대해 블록 교체 동작을 수행하고,
    상기 후보 메모리 블록들은 상기 소거 제한 리스트에 포함된 메모리 블록들과 겹치지 않는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 유효 페이지들의 개수, 소거 횟수 및 상기 소거 제한 리스트 중 적어도 하나에 근거하여, 블록 교체 동작을 수행하기 위한 후보 메모리 블록들을 포함하는 후보 리스트를 구축하는 데이터 저장 장치.
  7. 메모리 블록을 소거하도록 비휘발성 메모리 장치를 제어하는 단계; 및
    상기 메모리 블록에 대해 적어도 소정의 소거 주기가 보장되도록 소거 제한 리스트를 통해서 상기 메모리 블록을 관리하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 메모리 블록을 관리하는 단계는,
    상기 메모리 블록이 삭제될 때, 상기 메모리 블록에 대한 정보를 상기 소거 제한 리스트에 추가하는 단계; 및
    선입선출 방식에 따라 상기 소거 제한 리스트로부터 상기 정보를 삭제하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 메모리 블록을 관리하는 단계는,
    상기 메모리 블록이 삭제될 때, 상기 메모리 블록에 대한 정보를 상기 소거 제한 리스트에 추가하는 단계; 및
    상기 소거 제한 리스트에 추가된 때로부터 소정의 소거 제한 시간이 경과된 후, 상기 소거 제한 리스트로부터 상기 정보를 삭제하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제7항에 있어서,
    복수의 후보 메모리 블록들을 포함하는 후보 리스트에서 메모리 블록을 선택하는 단계; 및
    선택된 메모리 블록이 상기 소거 제한 리스트에 포함되었는지 여부를 체크하는 단계;
    체크 결과에 따라 상기 후보 리스트에서 다른 메모리 블록을 재선택하는 단계; 및
    최종 선택된 메모리 블록에 대해 블록 교체 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제7항에 있어서,
    복수의 후보 메모리 블록들을 포함하는 후보 리스트에서 메모리 블록을 선택하는 단계; 및
    선택된 메모리 블록에 대해 블록 교체 동작을 수행하는 단계를 더 포함하되,
    상기 후보 메모리 블록들은 상기 소거 제한 리스트에 포함된 메모리 블록들과 겹치지 않는 데이터 저장 장치의 동작 방법.
  12. 제7항에 있어서,
    유효 페이지들의 개수, 소거 횟수 및 상기 소거 제한 리스트 중 적어도 하나에 근거하여, 블록 교체 동작을 수행하기 위한 후보 메모리 블록들을 포함하는 후보 리스트를 구축하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 복수의 메모리 블록들을 포함하는 비휘발성 메모리 장치; 및
    패스트 소거 방지 정책에 근거하여 메모리 블록을 선택하고, 선택된 메모리 블록에 대해 블록 교체 동작을 수행하는 컨트롤러를 포함하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 컨트롤러는 상기 선택된 메모리 블록에 저장된 유효 데이터를 다른 메모리 블록에 카피하고, 상기 선택된 메모리 블록을 소거함으로써 상기 블록 교체 동작을 수행하는 데이터 저장 장치.
  15. 제13항에 있어서,
    상기 컨트롤러는 상기 패스트 소거 방지 정책에 근거하여, 소거된 메모리 블록에 대한 정보를 소거 제한 리스트에 추가하고, 적어도 소정의 소거 주기가 보장된 후 상기 소거 제한 리스트로부터 상기 정보를 삭제하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는 상기 소거 제한 리스트에 포함되지 않은 메모리 블록을 상기 블록 교체 동작을 수행하기 위해서 선택하는 데이터 저장 장치.
  17. 제15항에 있어서,
    상기 컨트롤러는 유효 페이지들의 개수, 소거 횟수 및 상기 소거 제한 리스트 중 적어도 하나에 근거하여, 상기 블록 교체 동작을 수행하기 위한 후보 메모리 블록들을 포함하는 후보 리스트를 구축하는 데이터 저장 장치.
KR1020150144482A 2015-10-16 2015-10-16 데이터 저장 장치 및 그것의 동작 방법 KR20170045406A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150144482A KR20170045406A (ko) 2015-10-16 2015-10-16 데이터 저장 장치 및 그것의 동작 방법
US15/056,786 US20170109047A1 (en) 2015-10-16 2016-02-29 Data storage device and operating method thereof
CN201610218544.4A CN106601294A (zh) 2015-10-16 2016-04-08 数据储存设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144482A KR20170045406A (ko) 2015-10-16 2015-10-16 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170045406A true KR20170045406A (ko) 2017-04-27

Family

ID=58523783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144482A KR20170045406A (ko) 2015-10-16 2015-10-16 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20170109047A1 (ko)
KR (1) KR20170045406A (ko)
CN (1) CN106601294A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022179A (ko) * 2018-08-22 2020-03-03 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
US10658045B1 (en) * 2019-05-15 2020-05-19 Western Digital Technologies, Inc. Enhanced solid-state drive write performance with background erase

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642311A (en) * 1995-10-24 1997-06-24 Advanced Micro Devices Overerase correction for flash memory which limits overerase and prevents erase verify errors
KR100381954B1 (ko) * 2000-10-26 2003-04-26 삼성전자주식회사 메모리 셀의 과소거를 방지할 수 있는 소거 방법 및그것을 이용한 플래시 메모리 장치
KR100725410B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 전원 상태에 따라 비휘발성 메모리의 블록 회수를 수행하는장치 및 그 방법
US7689762B2 (en) * 2007-05-03 2010-03-30 Atmel Corporation Storage device wear leveling
JP2008300021A (ja) * 2007-06-04 2008-12-11 Toshiba Corp ディスク記憶装置及びメモリ制御方法
JP4444314B2 (ja) * 2007-07-13 2010-03-31 株式会社東芝 半導体メモリ情報蓄積装置とその書き込み制御方法
US7835190B2 (en) * 2008-08-12 2010-11-16 Micron Technology, Inc. Methods of erase verification for a flash memory device
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
US9507719B2 (en) * 2013-08-20 2016-11-29 Seagate Technology Llc Garbage collection in hybrid memory system
US9785564B2 (en) * 2013-08-20 2017-10-10 Seagate Technology Llc Hybrid memory with associative cache
CN103559911A (zh) * 2013-10-13 2014-02-05 广东博观科技有限公司 一种提高芯片周期耐久性的方法

Also Published As

Publication number Publication date
CN106601294A (zh) 2017-04-26
US20170109047A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
US9940045B2 (en) Address mapping table recovery upon power failure
US10031670B2 (en) Control unit and control method for controlling writes and background operations of multiple semiconductor storage devices
US10621087B2 (en) Operating method of data storage device
KR20130078973A (ko) 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
JP2009099149A (ja) 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置
KR20170068681A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20170249209A1 (en) Data storage device and operating method thereof
US10083114B2 (en) Data storage device and operating method thereof
KR20170017036A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210030599A (ko) 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210051873A (ko) 컨트롤러 및 메모리 시스템
KR20180126921A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10191790B2 (en) Data storage device and error recovery method thereof
KR20170141298A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107045484B (zh) 数据存储装置
KR20170086840A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180042699A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US20170357461A1 (en) Data storage device and operating method thereof
US10037151B2 (en) Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법