DE60101319T2

DE60101319T2 - Temperaturkompensierter vorspannungsgenerator

Info

Publication number: DE60101319T2
Application number: DE60101319T
Authority: DE
Inventors: A. Michael VAN BUSKIRK; Bhimachar Venkatesh
Original assignee: Advanced Micro Devices Inc
Current assignee: Spansion LLC
Priority date: 2000-02-29
Filing date: 2001-02-07
Publication date: 2004-09-16
Anticipated expiration: 2021-02-08
Also published as: TW501137B; CN100524504C; EP1264312B1; EP1264312A1; WO2001065561A1; KR100743695B1; JP2003530656A; CN1406382A; US6205074B1; KR20020083165A; ATE255268T1; DE60101319D1

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft generell nichtflüchtige Speichervorrichtungen und insbesondere ein Verfahren zum Erzeugen einer Vorspannung während der APDE-Verifizierung in elektrisch löschbaren programmierbaren Flash-Nurlese-Speicher- (Flash-EEPROM-) Vorrichtungen.
TECHNISCHER HINTERGRUND
Ein Flash-Speicher ist eine Speichervorrichtung, die in der Lage ist, gespeicherte Information zurückzuhalten, wenn die kontinuierlichen Energiezufuhr ausbleibt. Die Information wird in mehreren Flash-Transistoren gespeichert, die elektrisch verbunden sind und auf einem Siliciumsubstrat ausgebildet sind. Ein Flash-Transistor wird typischerweise als Zelle bezeichnet und weist eine Source, ein Drain, ein Floating Gate und ein Steuer-Gate auf. Flash-Speicher-Vorrichtungen weisen Reihen und Spalten von Flash-Transistoren auf, die ein Flash-Transistor-Array bilden. Wie auf dem Gebiet bekannt ist, sind die Steuer-Gates der Zellen mit einer jeweiligen Wortleitung elektrisch verbunden, und die Drains der Zellen sind mit einer jeweiligen Bitleitung elektrisch verbunden. Die Source jeder Zelle ist mit einer gemeinsamen Wortleitung elektrisch verbunden.
Die in jeder bestimmten Zelle gespeicherte Information repräsentiert eine binäre Eins oder Null, wie auf dem Gebiet bekannt ist. Zum Durchführen einer Programm-, Lese- oder Lösch-Operation einer bestimmten Zelle in dem Array wird eine betreffende Spannung an eine vorbestimmte Wortleitung, Bitleitung und Source-Leitung angelegt. Durch Anlegen der Spannungen an eine gewählte Bitleitungs-Spalte und eine gewählte Wortleitungs-Reihe kann eine einzelne Zelle gelesen oder programmiert werden.
Zum Programmieren einer jeweiligen Zelle werden das Steuer-Gate und das Drain der Zelle auf betreffende vorbestimmte Programmierspannungen angehoben, und die Source wird geerdet. Wenn die Programmierspannungen an das Steuer-Gate und das Drain angelegt werden, werden Heißelektronen erzeugt, die auf das Floating Gate injiziert werden, wo sie eingeschlossen werden und dabei eine negative Ladung bilden. Dieser Elektronentransfermechanismus wird in der Halbleiterindustrie oft als Channel Hot Electron-(CHE-) Injektion bezeichnet. Wenn die Programmierspannungen abgenommen werden, wird die negative Ladung an dem Floating Gate beibehalten, wodurch der Schwellwert der Zelle angehoben wird. Die Schwellspannung wird beim Lesen der Zelle verwendet, um festzustellen, ob sie sich in einem geladenen (programmierten) oder einem ungeladenen (unprogrammierten) Zustand befindet.
Zellen werden gelesen, indem eine vorbestimmte Spannung an das Steuer-Gate und das Drain angelegt wird, die Source der Zelle geerdet wird und dann der Strom in der Bitleitung detektiert wird. Falls die Zelle programmiert ist, ist die Schwellspannung relativ hoch, und der Bitleitungsstrom ist null oder zumindest relativ niedrig, wenn eine Lesespannung zwischen dem Steuer-Gate und der Source der Zelle angelegt wird. Falls die Zelle gelöscht ist, ist die Schwellspannung relativ niedrig, und der Bitleitungsstrom ist relativ hoch, wenn die gleiche Lesespannung angelegt wird.
Im Gegensatz zu dem Programmiervorgang werden Flash-Speichervorrichtungen typischerweise im Bulk-Verfahren gelöscht, so dass sämtliche Zellen in einem Speichersektor gleichzeitig gelöscht werden. Ein Speichersektor beschreibt die Anzahl von Wortleitungen und Bitleitungen in einem Array und kann derart ausgebildet sein, dass er 512 Wortleitungen und 1024 Bitleitungen bei einem 64-kbyte-Array enthält. Das Löschen von Speichersektoren kann auf verschiedene Arten erfolgen, bei denen das Anlegen eines Sets verschiedener Spannungen an die gemeinsame Source-Leitung, die Bitleitungen und die Wortleitungen involviert ist. Dies bewirkt eine Elektro nen-Tunnelung von dem Floating Gate zu der Source aufgrund von Fowler-Nordheim-(F-N-)Tunnelung, wodurch die negative Ladung von dem Floating Gate der Zellen in dem Speichersektor weggenommen wird.
Das Löschen von Zellen erfolgt typischerweise durch Anlegen eines Löschimpulses an den Speichersektor, der für eine vorbestimmte Zeit zum Löschen vorgesehen ist. Idealerweise erfordert jede Zelle in dem Speicherektor die gleiche Menge an Zeit, um Elektronen aus dem Floating Gate zu entfernen. In der Realität variieren die Löschzeiten unter den Zellen in der Speichersektor, und einige der Zellen, die dem Löschimpuls ausgesetzt werden, können über-gelöscht werden. Die Schwellspannung einer über-gelöschten Zelle fällt auf einen derartigen Punkt ab, dass sie einen übermäßigen Leckstrom in der Bitleitung verursachen kann. Übermäßiger Leckstrom kann ein korrektes Lesen der programmierten Zellen in der Bitleitung des Speichersektors verhindern.
Auf dem Gebiet ist bekannt, dass zum Korrigieren übermäßigen Leckstroms die Bitleitungen während einer Automatic Program Disturb Erase Verfiy-(APDEV-) Operation verifiziert werden, die automatisch als Teil einer Automatic Program Disturb Erase- (APDE-) Operation erfolgt. Mit der APDEV-Operation wird verifiziert, dass keine Bitleitung in einem bestimmten Sektor einen übermäßigen Leckstrom hinzufügt, der über einem vorbestimmten Referenzstrom liegt, und mit der Operation wird bei Bedarf eine Korrekturoperation vorgenommen. Der vorbestimmte Referenzstrom wird durch Abtasten der Bitleitung und mindestens einer Referenzzelle erhalten.
Während der APDEV-Operation wird eine Vorspannung an sämtliche Wortleitungen in dem Sektor angelegt, und sämtliche Bitleitungen in dem Sektor werden sequentiell auf Strom über dem vorbestimmten Referenzstrom abgetastet. Die Vorspannung wird ferner an die Wortleitungen der Referenzellen angelegt, um den vorbestimmten Referenzstrom zu erhalten. Falls der Bitleitungsstrom über dem Referenzstrom liegt, wird an sämtlichen Zellen in der Bitleitung eine Belastungsoperation vorgenommen. Eine Belastungsope ration ist auf dem Gebiet als ein Soft-Programm bekannt, das hauptsächlich die über-gelöschten Zellen beeinflusst, indem es ihre Schwellspannung erhöht. Nach der Belastungsoperation wird der Bitleitungsstrom wieder detektiert, und die Belastungsoperation wird bei Bedarf wiederholt, bis der auf der Bitleitung während der APDEV-Operation detektierte Strom unterhalb des Referenzstroms liegt.
Der beim Anlegen der Vorspannung an die Zellen erzeugte Leckstrom variiert mit der Betriebstemperatur des Flash-Speichers. Ein bekanntes Problem tritt bei der Löschoperation dann auf, wenn die Temperaturschwankungen des Flash-Speichers hinreichend groß sind, um die Präzision der Leckstrom-Detektion zu stören. Wenn die Betriebstemperatur variiert, variiert der Leckstrom der Zellen in einem größeren Ausmaß als der Leckstrom der Referenzzellen. Die nichtgleichförmigen Variationen in den Leckströmen können während der APDEV-Operation einen fehlerhaften Bitleitungsstrom oder einen fehlerhaften vorbestimmten Referenzstrom verursachen.
Falls der Leckstrom der Zellen an den Bitleitungen fehlerhafterweise zu hoch ist, oder falls der Referenzstrom fehlerhafterweise zu niedrig ist, werden die Belastungs- und APDEV-Operationen wiederholt. Die Wiederholung der Belastungs- und APDEV-Operationen verlängert unerwünschterweise die Dauer der Löschoperation. Zudem verursachen Temperaturschwankungen, aufgrund derer der Leckstrom in den Bitleitungen fehlerhafterweise als akzeptierbar eingestuft wird, fehlerhafte Ergebnisse, wenn die programmierten Zellen in den Bitleitungen später gelesen werden.
Aus den vorstehenden Gründen besteht Bedarf an einer Temperatur-Kompensation der Erzeugung von Leckstrom und des vorbestimmten Referenz-Leckstroms bei Schwankungen der Betriebstemperatur des Flash-Speichers.
OFFENBARUNG DER ERFINDUNG
Die vorliegende Erfindung offenbart Verfahren und Systeme, um während einer APDEV-Operation eine Vorspannung in einer Speichervorrichtung zu erzeugen, bei der es sich gemäß der bevorzugten Ausführungsform um einen Flash-Speicher handelt. Der bevorzugte Flash-Speicher enthält eine Ladungs-Gemeinschaftsbenutzungs-Schaltung und eine temperaturkompensierte Vorspannungsgeneratorschaltung, die elektrisch mit mindestens einem Durchlass-Gate verbunden sind. Ferner ist die Ladungs-Gemeinschaftsbenutzungs-Schaltung elektrisch mit der temperatur-kompensierten Vorspannungsgeneratorschaltung verbunden. Die Durchlass-Gates sind elektrisch mit mindestens einer Wortleitung verbunden, die in dem Speichersekektor des Flash-Speichers angeordnet ist.
Während der APDEV-Operation erzeugt die Ladungs-Gemeinschaftsbenutzungs-Schaltung eine erste vorbestimmte Spannung, die durch die Durchlass-Gates zu den Wortleitungen geleitet wird. Nachdem die Ladungs-Gemeinschaftsbenutzungs-Schaltung die Wortleitungen auf eine Basis-Spannung geladen hat, erzeugt die temperatur-kompensierte Vorspannungserzeugungsschaltung eine zweite vorbestimmte Spannung, die durch die Durchlass-Gates den Wortleitungen zugeführt wird. Die zweite vorbestimmte Spannung ist temperatur-kompensiert und lädt die Wortleitung auf eine Vorspannung.
Die zweite vorbestimmte Spannung ist gleich der Vorspannung, die benötigt wird, um die Bitleitungen in einem jeweiligen Speichersektor bei der gegenwärtigen Betriebstemperatur des Flash-Speichers zu verifizieren. Bei der Verifizierung der Bitleitungen erfolgen ein Laden der Wortleitungen eines jeweiligen Speichersektors auf die Vorspannung und ein Messen des resultierenden Leckstroms auf den Bitleitungen zwecks Vergleichs mit einem vorbestimmten Referenz-Leckstrom. Mit den Wortleitungen und Bitleitungen elektrisch verbundene Zellen, die nicht korrekt gelöscht wurden, verursachen an der betreffenden Bitleitung einen Leckstrom, der den Referenz- Leckstrom überschreitet. Bei dem bevorzugten Flash-Speicher haben Temperaturfluktuationen, die andernfalls die Größe der Leckströme unerwünschterweise schwanken lassen würden, aufgrund der von der temperaturkompensierten Vorspannungserzeugungsschaltung zugeführten Vorspannung keine Auswirkung.
Die temperatur-kompensierte Vorspannungserzeugungsschaltung enthält eine Wortleitungsaktivierungsschaltung, eine Temperatureinstellschaltung und eine Entladeschaltung. Die Wortleitungsaktivierungsschaltung ist mit der Temperatureinstellschaltung elektrisch verbunden. Die Temperatureinstellschaltung wird durch die Wortleitungsaktivierungsschaltung aktiviert, um während der APDEV-Operation die Vorspannung zu erzeugen. Die Erzeugung der Vorspannung wird mittels einer Widerstandskette durchgeführt. Der Widerstand der Widerstandskette fluktuiert, wenn die Betriebstemperatur des Flash-Speichers variiert, und dadurch wird die Vorspannung kompensiert.
Die Vorspannung wird mittels der Vorspannungserzeugungsschaltung unter Verwendung einer vorgeschriebenen Versorgungsspannung erzeugt. Eine geregelte Energieversorgungsvorrichtung erzeugt die vorbestimmte Versorgungsspannung. Die vorbestimmte Versorgungsspannung wird der Temperatureinstellschaltung zugeführt, wo die vorbestimmte Versorgungsspannung durch die Widerstandskette zwecks Erzeugung der Vorspannung gesteuert wird. Die Vorspannung wird dann den Wortleitungen zugeführt, die elektrisch mit der Temperatureinstellschaltung verbunden sind.
Eine weitere vorteilhafte Ausführungsform der vorliegenden Erfindung weist die Temperatureinstellschaltung auf, die elektrisch mit mindestens einer Wortleitung verbunden ist. Die Referenz-Wortleitungen sind mit mindestens einer Referenzzelle elektrisch verbunden. Die temperatur-kompensierte Vorspannungserzeugungsschaltung erzeugt die Vorspannung, die wie bei der zuvor angeführten bevorzugten Ausführungsform den Referenz-Wortleitungen zugeführt wird. Diese bevorzugte Ausführungsform der tempera tur-kompensierten Vorspannungserzeugungsschaltung enthält die Wortleitungsaktivierungsschaltung und die Temperatureinstellschaltung. Ferner gibt die Ladungs-Gemeinschaftsbenutzungs-Schaltung wie bei der zuvor angeführten bevorzugten Ausführungsform nicht die erste vorbestimmte Spannung an die Referenz-Wortleitungen aus.
Gemäß einer weiteren bevorzugten Ausführungsform sind die Referenzzellen mit mindestens einem Speichersektor verbunden. Die Referenzzellen sind zum Erzeugen eines vorbestimmten Referenz-Leckstroms konfiguriert, welcher der Größe des zugehörigen Speichersektors entspricht. Der Referenz-Leckstrom wird wie bei der zuvor angeführten bevorzugten Ausführungsform erzeugt, wenn die Vorspannung den Referenz-Wortleitungen zugeführt wird. Somit wird der Referenz-Leckstrom eingestellt durch Detektieren des Referenz-Leckstroms der Referenzzelle, die mit dem Speichersektor verbunden ist, welcher der APDEV-Operation unterzogen wird.
Mit der vorliegenden Erfindung wird ferner ein Verfahren angegeben, um während einer APDEV-Operation eine Vorspannung in einer Speichervorrichtung zu erzeugen, die bei der bevorzugten Ausführungsform ein Flash-Speicher ist. Während der APDEV-Operation wird eine vorbestimmte Versorgungsspannung durch eine geregelte Stromversorgungsvorrichtung erzeugt und einer Temperatureinstellschaltung zugeführt. Die Temperatureinstellschaltung wird dahingehend aktiviert, dass sie die Vorspannung mittels einer Wortleitungsaktivierungsschaltung erzeugt. Die Vorspannung wird wie bei der zuvor angeführten bevorzugten Ausführungsform mit der vorbestimmten Versorgungs-Vorspannung und einer Widerstandskette auf der Basis einer Betriebstemperatur des Flash-Speichers erzeugt. Die Vorspannung wird durch die Durchlass-Gates den Wortleitungen zugeleitet, wodurch die Wortleitungen auf die Vorspannung geladen werden.
Gemäß einer weiteren bevorzugten Ausführungsform aktiviert die Wortleitungsaktivierungsschaltung die Temperatureinstellschaltung, die mit den Referenz-Wortleitungen elektrisch verbunden ist. Ferner aktiviert die Wort leitungsaktivierungsschaltung die Temperatureinstellschaltung, die mit den Wortleitungen in dem betreffenden Speichersektor elektrisch verbunden ist. Die bevorzugte Vorspannung, die den Wortleitungen in dem betreffenden Speichersektor zugeführt wird, liegt im Bereich von ungefähr 104 bis 572 Millivolt. Die Referenz-Wortleitungen werden mit der bevorzugten Vorspannung geladen, die im Bereich von ungefähr 522 bis 765 Millivolt liegt. Die unabhängig erzeugten Vorspannungen auf den Referenz-Wortleitungen und auf den Wortleitungen in dem Speichersektor erzeugen den Referenz-Leckstrom bzw. den Leckstrom. Falls der Leckstrom der Bitleitungen in dem Speichersektor größer ist als der Referenz-Leckstrom, werden Korrekturvorgänge vorgenommen, und die APDEV-Operation wird wiederholt.
Da die Vorspannungen, die den Referenz-Wortleitungen und den Wortleitungen in dem Speichersektor zugeführt werden, unabhängig temperaturkompensiert sind, bleiben die jeweiligen Leckströme präzise. Falls die APDEV-Operation bei der derzeitigen Betriebstemperatur des Flash-Speichers präzise ist, wird die Lösch-Operation, welche die APDEV-Operation enthält, effizient abgeschlossen. Die Effizienz wird erzielt durch Minimieren der Häufigkeit, in der die APDEV-Operation durchgeführt wird, um die Verifizierung der Bitleitungen in dem Speichersektor abzuschließen. Ferner werden Fehler beim Lesen der programmierten Zellen in den Bitleitungen minimiert.
Diese und weitere Merkmale und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung der derzeit bevorzugten Ausführungsformen der Erfindung im Zusammenhang mit den beigefügten Zeichnungen ersichtlich.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Blockschaltbild eines Teils eines bevorzugten Flash-Speichers, in dem die hier offenbarte Erfindung realisiert ist.
2 zeigt ein Blockschaltbild einer bevorzugten temperaturkompensierten Vorspannungserzeugungsschaltung.
3 zeigt ein schematisches Schaltbild einer bevorzugten temperaturkompensierten Vorspannungserzeugungsschaltung.
4 zeigt ein schematisches Schaltbild einer weiteren bevorzugten temperatur-kompensierten Vorspannungserzeugungsschaltung.
ARTEN DER AUSFÜHRUNG DER ERFINDUNG
Die Ausführungsbeispiele der vorliegenden Erfindung werden im folgenden im Zusammenhang mit bestimmten Konfigurationen dargelegt. Fachleute auf dem Gebiet werden erkennen, das an den bestimmten Konfigurationen verschiedenartige Änderungen und Modifikationen vorgenommen werden können, die jedoch immer noch im Umfang der Ansprüche liegen. Die Erfindung kann an jedem Typ von Speichervorrichtung verwendet werden, bei der eine Korrektur eines Über-Löschens erforderlich ist; die bevorzugte Ausführungsform der Erfindung jedoch ist für einen Flash-Speicher konzipiert.
Sämtliche elektrischen Parameter werden als Beispiel gegeben und können zur Verwendung mit verschiedenartigen Speichervorrichtungen modifiziert werden, bei denen andere elektrische Parameter verwendet werden. Beispielsweise wird bei der bevorzugten Ausführungsform eine Versorgungsspannung (Vcc) von 3,0 Volt angenommen, jedoch könnte sich alternativ auch um 5 V, 1,8 V oder eine andere Versorgungsspannung handeln. Wie auf dem Gebiet bekannt ist, werden bei Wahl einer anderen Versorgungsspannung die verschiedenen Betriebspegel dahingehend modifiziert, dass sie die unterschiedliche Versorgungsspannung aufnehmen.
1 zeigt ein Blockschaltbild eines Teils eines bevorzugten Flash-Speichers 10, in dem eine Ausführungsform der vorliegenden Erfindung realisiert ist. Der Flash-Speicher 10 weist eine Ladungs-Gemeinschaftsbenutzungs-Schaltung 12, eine temperatur-kompensierte Vorspannungserzeugungsschaltung 14, mindestens ein Durchlass-Gate 16 und mindestens eine Wortleitung 18 auf, die in einem Speichersektor 20 angeordnet sind. Der Ausgang der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 und der Ausgang der temperatur-kompensierten Vorspannungserzeugungsschaltung 14 sind mit den Durchlass-Gates 16 der bevorzugten Ausführungsform elektrisch verbunden. Ferner ist die Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 mit der temperatur-kompensierte Vorspannungserzeugungsschaltung 14 elektrisch verbunden. Der Ausgang der Durchlass-Gates 16 ist mit den Wortleitungen 18 in dem jeweiligen Speichersektor 20 elektrisch verbunden. Die Durchlass-Gates 16 werden verwendet, um von der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 und der temperatur-kompensierte Vorspannungserzeugungsschaltung 14 erzeugte Spannungen während der APDEV-Operation zu den Wortleitungen 18 zu leiten.
Während der APDEV-Operation wird die Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 von dem Flash-Speicher 10 verwendet, um eine erste vorbestimmte Spannung zu erzeugen, die durch die Durchlass-Gates 16 den Wortleitungen 18 zugeführt wird. Nach einer vorbestimmten Zeitdauer wird die temperatur-kompensierte Vorspannungserzeugungsschaltung 14 von dem Flash-Speicher 10 zum Erzeugen einer zweiten vorbestimmten Spannung verwendet. Die zweite vorbestimmte Spannung ist eine Vorspannung die den Wortleitungen durch die Durchlass-Gates 16 zugeführt wird. Die Größe der vom temperatur-kompensierte Vorspannungsgenerator 14 erzeugten Vorspannung basiert auf der Betriebstemperatur des Flash-Speichers 10.
Die Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 und die temperaturkompensierte Vorspannungserzeugungsschaltung 14 arbeiten sequentiell derart, dass sie während der APDEV-Operation die Wortleitungen 18 schnell auf die Vorspannung laden. Bei der Vorspannung handelt es sich um diejenige Größe von Spannung, die benötigt wird, um die Bitleitungen in dem betreffenden Speichersektor 20 während der APDEV-Operation bei der derzeitigen Betriebstemperatur des Flash-Speichers korrekt zu verifizieren. Die Verifizierung der Bitleitung umfasst das Laden der Wortleitungen 18 des betreffenden Speichersektors 20 auf die Vorspannung und das Messen des resultierenden Leckstroms auf den Bitleitungen zum Vergleich mit einem vorbestimmten Referenz-Leckstrom. Mit den Wortleitungen und Bitleitungen elektrisch verbundene Zellen, die nicht korrekt gelöscht wurden, verursachen an der betreffenden Bitleitung einen Leckstrom, der den Referenz-Leckstrom überschreitet. Ein übermäßiger Leckstrom kann ein korrektes Lesen programmierter Zellen in den Bitleitungen des Speichersektors 20 verhindern.
Bei der bevorzugten Ausführungsform wird die Präzision der Leckströme während der APDEV-Operation durch Temperatur-Kompensation der Vorspannung aufrechterhalten. Wenn die Betriebstemperatur zunimmt, wird die Größe der Vorspannung durch die temperatur-kompensierte Vorspannungserzeugungsschaltung 14 reduziert. Umgekehrt wird bei einer Abnahme der Betriebsspannung die Größe der Vorspannung erhöht.
Für eine detailliertere Erläuterung der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 wird verwiesen auf die mitanhängige und auf den Anmelder der vorliegenden Anmeldung übertragene U.S.-Patentanmeldung Ser. No. 09/547,747 mit dem Titel "Charge Sharing to Help Boost the Wordlines during APDE Verify" von Venkatesh et al., die hier in ihrer Gesamtheit einbezogen wird.
2 zeigt ein Blockschaltbild der bevorzugten temperatur-kompensierten Vorspannungserzeugungsschaltung 14. Die temperatur-kompensierte Vorspannungserzeugungsschaltung 14 enthält eine Wortleitungsaktivierungsschaltung 22, eine Temperatureinstellschaltung 24, eine Source-Vorspannschaltung 26 und eine Entladeschaltung 28. Die Wortleitungsaktivierungs schaltung 22 ist mit der Temperatureinstellschaltung 24 elektrisch verbunden. Die Temperatureinstellschaltung 24 ist ferner mit der Source-Vorspannschaltung 26 und eine Entladeschaltung 28 elektrisch verbunden. Die Entladeschaltung 28 ist durch eine AWVENn-Leitung 30 mit der Source-Vorspannschaltung 26 elektrisch verbunden. Obwohl dies nicht gezeigt ist, ist die Entladeschaltung 28 durch eine AWVENn-Leitung 30 auch mit der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 elektrisch verbunden. Eine geregelte Energieversorgungsvorrichtung 34 ist wie gezeigt mit der Wortleitungsaktivierungsschaltung 22 und der Temperatureinstellschaltung 24 elektrisch verbunden.
Die Wortleitungsaktivierungsschaltung 22 ist mit einer AWVEND-Leitung 36 und einer Program Verify-Leitung 38 elektrisch verbunden. Obwohl dies nicht gezeigt ist, verbindet die AWVEND-Leitung 36 die Wortleitungsaktivierungsschaltung 22 mit der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12. Die Program Verify-Leitung 38 verbindet die Wortleitungsaktivierungsschaltung 22 elektrisch mit einer (nicht gezeigten) Zustandsmaschine.
Wie auf dem Gebiet bekannt ist, wird die Zustandsmaschine zum Steuern des Gesamtbetriebs des Flash-Speichers 10 in Reaktion auf Instruktions-Sets verwendet, die seitens der Zustandsmaschine empfangen werden. Im Zusammenhang mit der bevorzugten Ausführungsform muss lediglich verstanden werden, dass die Zustandsmaschine während der APDEV-Operation vorbestimmte Steuersignale erzeugt, die der temperatur-kompensierte Vorspannungserzeugungsschaltung 14 zugeführt werden. Die Zustandsmaschine erzeugt ferner Steuersignale auf einer ARVSSR-Source-Vorspannungsleitung 40, einer PGM-Steuerleitung 42 und einer BWSEL-Steuerleitung 44, die mit der Source-Vorspannschaltung 26 elektrisch verbunden sind. Ferner werden Steuersignale auf einer ESP-Steuerleitung 46, einer Program Reset-Leitung 48, einer ERXTF-Steuerleitung 50 und einer Automatic Program Disturb Erase-Leitung 52, die mit der Endladeschaltung 28 elektrisch verbunden sind, ebenfalls von der Zustandsmaschine erzeugt.
3 zeigt eine schematisches Schaltbild der bevorzugten temperaturkompensierten Vorspannungserzeugungsschaltung 14. Die bevorzugte Wortleitungsaktivierungsschaltung 22 enthält ein NAND-Gate 56, mehrere Invertierer 58–60 und einen Pegel-Schieber 62, die gemäß 3 elektrisch geschaltet sind. Der bevorzugte Pegel-Schieber 62 enthält mehrere n-Kanal-Transistoren 64–70 und mehrere p-Kanal-Transistoren 72–74, die in der gezeigten Weise elektrisch geschaltet sind. Der Pegel-Schieber 62 ist ferner elektrisch verbunden mit einem Versorgungsspannungs-(Vcc)-Anschluss 76, einem Masse-Anschluss 78, und einem Anschluss 80 für geregelte Stromversorgung.
Bei der bevorzugten Ausführungsform aktiviert die Wortleitungsaktivierungsschaltung 22 die Temperatureinstellschaltung 24. Die Temperatureinstellschaltung 24 wird aktiviert durch Zuleiten elektrischer Signale, die wie bereits erwähnt von der (nicht gezeigten) Zustandsmaschine und der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 erzeugt werden. Wenn die Wortleitungsaktivierungsschaltung 22 aktiviert ist, führt sie der Temperatureinstellschaltung 24 nichtleitende elektrische Signale zu. Die nichtleitenden elektrischen Signale werden auf einer Masseverbindungsleitung (E) 82 und einer Spannungsverbindungsleitung (F) 84 aus dem Invertierer 60 bzw. dem Pegel-Schieber 62 erzeugt.
Der bevorzugte Pegel-Schieber 62 ist ein invertierender Pegel-Schieber. Wie auf dem Gebiet bekannt, übertragen Pegel-Schieber Signale, wenn sie durch ein elektrisches Signal aktiviert werden. Bei der bevorzugten Ausführungsform überträgt der Pegel-Schieber 62 die vorbestimmte Versorgungsspannung, die auf einer geregelten Energieversorgungsverbindung 80 vorhanden ist, wenn ein nichtleitendes elektrisches Signal von dem Invertierer 58 erzeugt wird. Wenn ein leitendes elektrisches Signal von dem Invertierer 58 erzeugt wird, wird die Spannungsverbindungsleitung (F) elektrisch mit dem Masse-Anschluss 78 verbunden. Bei der bevorzugten Ausführungsform beträgt die auf der geregelten Energieversorgungsverbindung 80 liegende vorbestimmte Versorgungsspannung ungefähr 5 V und wird von der in 2 gezeigten geregelten Energieversorgungsvorrichtung 34 zugeführt. Die vorbestimmte Versorgungsspannung wird derart geregelt, dass während des Betriebs des Flash-Speichers 10 eine fast konstante Spannungsgröße aufrechterhalten wird.
Wiederum gemäß 3 enthält die bevorzugte Temperatureinstellschaltung 24 mehrere n-Kanal-Transistoren 86–92, einen p-Kanal-Transistor 94, eine erste Widerstands-Kette 96 und eine zweite Widerstands-Kette 98, die in der gezeigten Weise elektrisch geschaltet sind. Ferner ist die Temperatureinstellschaltung 24 elektrisch mit dem Masse-Anschluss 78 und der geregelten Energieversorgungsverbindung 80 verbunden. Die Temperatureinstellschaltung 24 steuert die Erzeugung der temperatur-kompensierten Vorspannung.
Wenn die bevorzugte Temperatureinstellschaltung 24 aktiviert wird, wird die auf der geregelten Energieversorgungsverbindung 80 liegende vorbestimmte Versorgungsspannung durch Aktivierung eines p-Kanal-Transistors 94 einem Spannungszufuhr-Knotenpunkt (VSUP) 100 zugeführt. Ferner wird ein erster Spannungsteiler-Knotenpunkt (VDIVA) 102 durch Deaktivierung des n-Kanal-Transistors 86 elektrisch von dem Masse-Anschluss 78 isoliert. Der n-Kanal-Transistor 86 wird deaktiviert, und der p-Kanal-Transistor 94 wird aktiviert, und zwar durch nichtleitende elektrische Signale auf der Masseverbindungsleitung (E) 82 bzw. der Spannungsverbindungsleitung (F), die, wie bereits angeführt, von der Wortleitungsaktivierungsschaltung 22 erzeugt werden.
Der Spannungszufuhr-Knotenpunkt (VSUP) 100 ist gemäß 3 mit dem Drain des n-Kanal-Transistors 88 und der ersten Widerstands-Kette 96 elektrisch verbunden. Die bevorzugte ersten Widerstands-Kette 96 weist mehrere p-plus- und n-Graben-Widerstände auf, die zum Erzeugen eines vorbestimmten Widerstands konfiguriert sind. Bei der bevorzugten Ausführungsform haben die p-plus- und n-Graben-Widerstände Temperaturkoeffizienten, die sich mit einer vorbestimmten Rate in bezug auf die Temperatur ändern. Fachleute auf dem Gebiet werden erkennen, dass die Dotierung der p-plus- und n-Graben-Widerstände während der Herstellung bewirkt, dass sich der Widerstand während des Betriebs mit verschiedenen Raten verändert.
Die n-Graben-Widerstände haben einen Temperaturkoeffizienten, der bewirkt, dass sich, wenn sich die Betriebstemperatur ändert, der Widerstand mit einer ersten vorbestimmten Rate ändert, die linear ist. Die p-plus-Widerstände haben einen Temperaturkoeffizienten, der bewirkt, dass sich bei Veränderung der Betriebstemperatur der Widerstand linear mit einer zweiten vorbestimmten Rate ändert. Die selektive Kombination der p-plus- und n-Graben-Widerstände in der ersten Widerstands-Kette 96 erzeugt eine vorbestimmte Flanke des sich verändernden Widerstands in bezug auf den Betriebstemperaturbereich des Flash-Speichers 10.
Die erste Widerstands-Kette 96 ist elektrisch derart geschaltet, dass ein Spannungsteiler erzeugt wird. Der Spannungsteiler gibt eine erste vorbestimmte Teiler-Spannung an den ersten Teiler-Knotenpunkt (VDIVA) 102 und eine zweite vorbestimmte Teiler-Spannung an den ersten Teiler-Knotenpunkt (VDIVB) 104 aus. Bei der bevorzugten Ausführungsform liegt die Größenordnung der ersten und zweiten vorbestimmte Teiler-Spannungen im Bereich von ungefähr 0,7 bis 1,5 V bzw. ungefähr 0,5 bis 1,0 V. Die Bereiche der ersten und zweiten vorbestimmte Teiler-Spannungen entsprechen den Bereichen von Vorspannungen, die auf den Wortleitungen 18 des jeweiligen Speichersektor 20 benötigt werden, um die APDEV-Operation präzise durchzuführen.
Die Variation der Größe der ersten und zweiten vorbestimmten Teiler-Spannungen hängt von der Betriebstemperatur des Flash-Speichers 10 ab. Wenn die Betriebstemperatur variiert, variiert auch der Widerstandswert der ersten Widerstands-Kette 96, wie bereits erläutert. Bei der bevorzugten Ausführungsform ist die erste Widerstands-Kette 96 derart konfiguriert, dass die n-Graben-Widerstände in einem ersten Block 106 angeordnet sind und vor dem ersten Teiler-Knotenpunkt (VDIVA) 102 einen Spannungsabfall erzeugen. Ferner sind die p-plus-Widerstände in einem zweiten Block 108 der ersten Widerstands-Kette 96 angeordnet und bewirken einen Spannungsabfall zwischen dem ersten Teiler-Knotenpunkt (VDIVA) 102 und dem zweiten Teiler-Knotenpunkt (VDIVB) 104. Ein dritter Block 110 der ersten Widerstands-Kette 96 weist n-Graben-Widerstände auf und ist mit dem Masse-Anschluss 78 elektrisch verbunden, wie in 3 gezeigt.
Wenn die Betriebstemperatur des Flash-Speichers 10 abnimmt, nimmt der Widerstandswert der n-Graben-Widerstände in den ersten und dritten Blöcken 106, 110 mit einer ersten vorbestimmten Rate ab. Ferner nimmt der Widerstandswert der p-plus-Widerstände in dem zweiten Block 108 mit einer zweiten vorbestimmten Rate ab. Umgekehrt nehmen der Widerstandswert der ersten und dritten Blöcke 106, 110 und der Widerstandswert des zweiten Blocks 108 mit den jeweiligen ersten und zweiten vorbestimmten Raten ab, wenn die Betriebstemperatur des Flash-Speichers 10 zunimmt. Die ersten und zweiten vorbestimmten Raten und der Widerstandswert der ersten, zweiten und dritten Blöcke 106, 108, 110 sind von Fachleuten auf dem Gebiet basierend auf dem Betriebstemperaturbereich des Flash-Speichers 10 berechenbar. Bei der bevorzugten Ausführungsform liegt die Betriebstemperatur des Flash-Speichers 10 in einem Bereich von –55 bis 125 Grad Celsius.
Der erste Teiler-Knotenpunkt (VDIVA) 102 und der zweite ersten Teiler-Knotenpunkt (VDIVB) 104 sind mit den Steuer-Gates von n-Kanal-Transistoren 90 bzw. 92 elektrisch verbunden. Die Größen der ersten und zweiten vorbestimmten Teiler-Spannungen steuern die jeweilige Aktivierung von n-Kanal-Transistoren 90 und 92. Wenn sie aktiviert sind, entladen die n-Kanal-Transistoren 90 und 92 Strom in den Masse-Anschluss 78. Der erste Teiler-Knotenpunkt (VDIVA) 102 ist ferner mit der zweiten Widerstands-Kette 98 elektrisch verbunden, wie 3 zeigt. Die bevorzugte zweite Widerstands-Kette 98 weist mehrere n-Graben-Widerstände auf, die zum Erzeugen eines vorbestimmten Widerstandswerts konfiguriert sind. Der Wi derstandswert der zweiten Widerstands-Kette 98 variiert ferner linear mit einer dritten vorbestimmten Rate einhergehend mit Veränderungen der Betriebstemperatur des Flash-Speichers 10. Bei der bevorzugten Ausführungsform liegt der Spannungsabfall der zweiten Widerstands-Kette 98 im Bereich von ungefähr 50 bis 100 Millivolt, während die Betriebstemperatur von 5 bis 125 Grad Celsius variiert.
Die zweite Widerstands-Kette 98 führt einem dritten Teiler-Kontenpunkt (VDIVC) 112 eine dritte vorbestimmte Teiler-Spannung zu. Der dritte Teiler-Kontenpunkt (VDIVC) 112 ist gemäß 3 mit dem Drain des n-Kanal-Transistors 92 und dem Steuer-Gate des n-Kanal-Transistors 88 elektrisch verbunden. Die Größe der dritten vorbestimmten Teiler-Spannung wird durch die Aktivierung des n-Kanal-Transistors 92 und den Widerstand der zweiten Widerstands-Kette 98 gesteuert.
Wenn der n-Kanal-Transistor 92 zum Durchlassen von mehr Strom aktiviert wird, wird die Größe der Spannung an dem dritten Teiler-Kontenpunkt (VDIVC) 112 entsprechend reduziert. Ferner bewirkt die Variation des Widerstands der zweiten Widerstands-Kette 98 bei einer Variation der Betriebstemperatur einen kompensierenden Versatz der dritten Teiler-Spannung. Der kompensierende Versatz stellt die Größe der dritten vorbestimmten Teiler-Spannung zwecks Beeinflussung der Größe der Vorspannung ein, wie weiter unten noch detailliert beschrieben wird.
Die Größe der dritten vorbestimmten Teiler-Spannung steuert die Aktivierung des n-Kanal-Transistors 88. Der n-Kanal-Transistor 88 wirkt als Drossel der vorbestimmten Versorgungsspannung, die an dem Spannungszufuhr-Knotenpunkt (VSUP) 100 anliegt. Die Größe der Vorspannung während der APDEV-Operation erzeugt und den Wortleitungen 18 zugeführt wird, wird durch den n-Kanal-Transistor 88 gesteuert, der in Verbindung mit dem n-Kanal-Transistor 90 arbeitet.
Wiederum gemäß 3 weist die bevorzugte Source-Vorspannschaltung 26 ein NAND-Gate 114, mehrere NOR-Gates 116–118, mehrere Invertierer 120–122 und mehrere n-Kanal-Transistoren 124–126 auf, die in der gezeigten Weise elektrisch geschaltet sind. Wenn sie durch die Zustandsmaschine aktiviert werden, geben die n-Kanal-Transistoren 124–126 eine Belastungsspannung an die Wortleitungen 18 weiter. Die Belastungsspannung wird während einer Belastungsoperation auf der ARVSSR-Vorspannleitung an die Source-Vorspannschaltung 26 angelegt. Die Belastungsoperation wird nach der APDEV-Operation durchgeführt, deren Details außerhalb des Umfangs der vorliegenden Erfindung liegen.
Die bevorzugte Entladeschaltung 28 ist ebenfalls in 3 gezeigt und weist ein NOR-Gate 128, mehrere NAND-Gates 130–132, mehrere Invertierer 134–136 und einen n-Kanal-Transistor 138 auf, die in der gezeigten Weise elektrisch geschaltet sind. Die Versorgungsspannungs-(Vcc-)Verbindung 86 ist ebenfalls mit der Entladeschaltung 28 elektrisch verbunden. Die Entladeschaltung 28 verbindet die Wortleitungen 18 elektrisch mit dem Masse-Anschluss 78, wenn ein n-Kanal-Transistor 138 aktiviert ist. Ferner initialisiert die Entladeschaltung 28 auf der AWVENBn-Leitung 32 ein Ausgangssignal, das die Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 aktiviert.
Die Entladeschaltung 28 wird durch vorbestimmte elektrische Signale aus der Zustandsmaschine auf der ESP-Steuerleitung 46, der Program Reset-Leitung 48, der ERXTF-Steuerleitung 50 und der Automatic Program Disturb Erase-Leitung 52 aktiviert. Die ESP-Steuerleitung 46 ist leitend, wenn die Lösch-Operation aufgehoben worden ist. Während der APDEV-Operation sind die Program Reset-Leitung 48 und die ERXTF-Steuerleitung 50 nichtleitend, und die Automatic Program Disturb Erase-Leitung 52 ist leitend.
Bei der bevorzugten Ausführungsform ist jeder Speichersektor 20 mit 512 einzelnen Wortleitungen 18 versehen, die durch sequentielles Anlegen der ersten programmierten Spannung und der zweiten programmierbaren Spannung gleichzeitig geladen werden. Die Anzahl der Wortleitungen 18 in einem jeweiligen Speichersektor 20 bei der bevorzugten Ausführungsform wird nur als Beispiel angegeben und sollte nicht im Sinne einer Beschränkung der vorliegenden Erfindung interpretiert werden. Bei der bevorzugten Ausführungsform lädt die zweite vorbestimmte Spannung die Wortleitungen 18 in dem jeweiligen Speichersektor 20 in einer zweiten vorbestimmten Zeitperiode von ungefähr 540 Nanosekunden auf die Vorspannung.
Während des Betriebs der bevorzugten temperatur-kompensierten Vorspannungserzeugungsschaltung 14 wird die Größe der dritten vorbestimmten Teiler-Spannung eng an der Schwellspannung des n-Kanal-Transistors 88 gehalten. Wie auf dem Gebiet bekannt, ist die Schwellspannung eines Transistors die Spannungsgröße, die zwischen dem Steuer-Gate und der Source angelegt wird, um den Transistor zu aktivieren. Die dritte vorbestimmte Teiler-Spannung an dem Steuer-Gate des n-Kanal-Transistors 88 wird zum Steuern der Spannung und des Stroms moduliert, der die Vorspannung erzeugt. Die Erzeugung der Vorspannung wird ferner durch die erste vorbestimmte Teiler-Spannung an dem Steuer-Gate des n-Kanal-Transistors 90 gesteuert.
Wenn die Betriebstemperatur des bevorzugten Flash-Speichers 10 zunimmt, nimmt die Spannung an dem ersten Teiler-Knotenpunkt (VDIVA) 102 mit einer ersten vorbestimmten Rate ab. Ferner nimmt die Spannung an dem zweiten Teiler-Knotenpunkt (VDIVB) 104 mit einer zweiten vorbestimmten Rate ab. Wenn die erste vorbestimmte Teiler-Spannung abnimmt, bleibt der n-Kanal-Transistor 90 aktiviert, um die durch den n-Kanal-Transistor 88 durchgelassene Spannung herunterzuziehen. Ferner wird durch die Abnahme der zweiten vorbestimmte Teiler-Spannung der n-Kanal-Transistor 92 dahingehend moduliert, dass er weniger Strom und Spannung zu dem Masse-Anschluss 78 durchlässt.
Die erste vorbestimmte Teiler-Spannung nimmt mit einer langsameren Rate ab als die dritte erste vorbestimmte Teiler-Spannung, derart, dass die Vorspannung von den n-Kanal-Transistoren 88 und 90 reduziert wird. Die dritte vorbestimmte Teiler-Spannung nimmt mit einer schnelleren Rate ab, da die zweite Veränderungsrate des Widerstands des zweiten Blocks 108 größer ist als die erste Veränderungsrate des Widerstands des dritten Blocks 110 ist. Die niedrigere dritte vorbestimmte Teiler-Spannung moduliert den n-Kanal-Transistor 88 zum Durchlassen einer kleineren Größe an Strom und Spannung zwecks Erzeugens der Vorspannung. Die erste vorbestimmte Teiler-Spannung wird etwas höher gehalten als die dritte vorbestimmte Teiler-Spannung, so dass die Vorspannung bei höheren Betriebstemperaturen von dem n-Kanal-Transistor 90 heruntergezogen werden kann.
Der Widerstandswert der dritten Widerstands-Kette 98 nimmt ebenfalls entsprechend zu, wenn die Betriebstemperatur ansteigt, wodurch die Größe der dritten vorbestimmten Teiler-Spannung geringfügig reduziert wird. Die Variation des Widerstands der zweiten Widerstands-Kette 98 bewirkt den kompensierenden Versatz, um die Linearität der Vorspannung aufrechtzuerhalten, wenn die Betriebstemperatur variiert. Der Betrag des kompensierenden Versatzes, der erforderlich ist, kann von Fachleuten auf dem Gebiet berechnet werden. Fachleute auf dem Gebiet werden ferner verstehen, dass die Temperatur-Kompensation der ersten und zweiten Widerstands-Ketten 96, 98 ebenfalls die sich verändernden Schwellspannungen der n-Kanal-Transistoren 88, 90 und 92 kompensiert, wenn die Betriebstemperatur variiert.
Das Ergebnis der ansteigenden Betriebstemperatur des Flash-Speichers 10 besteht in einer fast linearen Abnahme der von der temperaturkompensierten Vorspannungserzeugungsschaltung 14 erzeugten Vorspannung. Wenn die Betriebstemperatur des Flash-Speichers 10 abnimmt, erfolgen die entgegengesetzten Operationen, und die Vorspannung steigt in fast linearer Weise an. Die Größe der Vorspannung, die den Wortleitungen zugeführt wird, wird dadurch von der Widerstands-Kette gesteuert, welche die ersten und zweiten Widerstands-Ketten 96, 98 aufweist.
Die Temperatureinstellschaltung 24 ist stabil, wenn der n-Kanal-Transistor 92 durch die zweite vorbestimmte Teiler-Spannung aktiviert wird, um einen relativ kleinen vorbestimmten Strom durchzulassen. Die dritte vorbestimmte Teiler-Spannung steuert den n-Kanal-Transistor 88 zum Erzeugen der Vorspannung, die ungefähr gleich der ersten vorbestimmte Teiler-Spannung minus der Schwellspannung des n-Kanal-Transistors 88 ist. Bei der bevorzugten Ausführungsform wird die Vorspannung in einem fast linearen Bereich von ungefähr 572 bis 104 Millivolt erzeugt, wenn die Betriebstemperatur in einem entsprechenden Bereich von –55 bis 125 Grad Celsius variiert: Wenn die APDEV-Operation abgeschlossen ist, hört die Program Verify-Leitung 38 auf, leitend zu sein, wodurch die temperatur-kompensierte Vorspannungserzeugungsschaltung 14 deaktiviert wird. Die Spannung in den ersten und zweiten Widerstands-Kette 96, 98 wird durch Aktivierung des n-Kanal-Transistor 86 entladen. Ferner wird die Vorspannung in den Wortleitungen 18 durch die Entladeschaltung 28 entladen, wenn der n-Kanal-Transistor 92 über die Program Reset-Leitung 48 aktiviert wird. Wie bereits erwähnt, wird dann die APDEV-Operation wie erforderlich wiederholt, bis die zur Löschung vorgesehenen Zellen den korrekten Löschungszustand erreicht haben.
4 zeigt ein schematisches Schaltbild einer weiteren bevorzugten Ausführungsform der temperatur-kompensierte Vorspannungserzeugungsschaltung 14. Obwohl dies nicht gezeigt ist, ist die temperatur-kompensierte Vorspannungserzeugungsschaltung 14 mit der mindestens einen Referenz-Wortleitung 18 elektrisch verbunden. Die bevorzugte temperaturkompensierte Vorspannungserzeugungsschaltung 14 enthält die (nicht gezeigte) Wortleitungsaktivierungsschaltung 22, die elektrisch mit der Temperatureinstellschaltung 24 verbunden ist. Die bevorzugte Wortleitungsaktivierungsschaltung 22 ist in ihrer elektrischen Schaltung und ihrer Betriebsweise der zuvor erläuterten Ausführungsform ähnlich.
Die bevorzugte temperatur-kompensierte Vorspannungserzeugungsschaltung 14 arbeitet während der APDEV-Operation ohne die Ladungs-Gemeinschaftsbenutzungs-Schaltung 12, um die Referenz-Wortleitungen 18 auf die Vorspannung zu laden. Bei dieser bevorzugten Ausführungsform sind die Referenz-Wortleitungen 18 nicht in einem betreffenden Speichersektor 20 abgeordnet und sind mit der (nicht gezeigten) mindestens einen Referenzzelle elektrisch verbunden. Die Referenzzellen erzeugen den vorbestimmten Referenz-Leckstrom, der in der bereits erläuterten Weise während der APDEV-Operation verwendet wird. Fachleute auf dem Gebiet werden erkennen, dass mit den Wortleitungen die Wortleitungen 18 der zuvor offenbarten bevorzugten Ausführungsform sowie die Referenz-Wortleitungen 18 beschrieben sind.
Die bevorzugte Temperatureinstellschaltung 24 enthält einen n-Kanal-Transistor 86, einen p-Kanal-Transistor 94 und die erste Widerstands-Kette 96, die in der in 4 gezeigten Weise elektrisch geschaltet sind. Die Temperatureinstellschaltung 24 wird durch nichtleitende elektrische Signale aktiviert, wie im Zusammenhang mit der vorher beschriebenen bevorzugten Ausführungsform erläutert wurde. Die auf der geregelten Energieversorgungsverbindung 80 geführte vorbestimmte Versorgungsspannung wird an die erste Widerstands-Kette 96 ausgegeben, wenn der p-Kanal-Transistor 94 aktiviert ist.
Bei der ersten Widerstands-Kette 96 handelt es sich um einen Spannungsteiler, der eine Kombination aus p-plus- und n-Graben-Widerständen aufweist, die derart konfiguriert sind, dass sie wie bei der zuvor beschriebenen Ausführungsform einen vorbestimmten Widerstand erzeugen. Bei dieser bevorzugten Ausführungsform weist der erste Block 106 n-Graben-Widerstände auf, die zweiten und dritten Blöcke 108, 110 weisen p-plus-Widerstände auf, und ein vierter Block 140 weist n-Graben-Widerstände auf. Der vor dem ersten Teiler-Knotenpunkt (VDIVA) 102 erfolgende Spannungsabfall in der bevorzugten ersten Widerstands-Kette 96 wird durch die ersten und zweiten Blöcke 106, 108 und einen Teil der p-plus-Widerstände in dem dritten Block 110 erzeugt.
Die Vorspannung bei dieser bevorzugten Ausführungsform wird an dem ersten Teiler-Knotenpunkt (VDIVA) 102 erzeugt und basiert auf der Betriebstemperatur des Flash-Speichers 10. Bei dieser bevorzugten Ausführungsform liegt die Vorspannung in einem Bereich von ungefähr 765 bis 522 Millivolt erzeugt, wenn die Betriebstemperatur des Flash-Speichers in einem entsprechenden Bereich von –55 bis 125 Grad Celsius variiert. Fachleute auf dem Gebiet sind in der Lage, den Widerstand der ersten Widerstands-Kette 96 basierend auf dem Bereich der Wortleitungen 18 und der Betriebstemperatur zu berechnen. Da der Bereich der Vorspannung kleiner ist als bei der zuvor beschriebenen bevorzugten Ausführungsform, sind Variationen der Vorspannung in bezug auf die Betriebstemperatur fast linear.
Die Größe der Vorspannung wird durch die erste Widerstands-Kette 96 gesteuert. Die Vorspannung durch mindestens ein Durchlass-Gate 16 den Referenz-Wortleitungen 18 zugeführt, um die Referenz-Wortleitungen 18 auf die Vorspannung zu laden. Die Referenzzellen erzeugen den vorbestimmten Referenz-Leckstrom, der bei der bevorzugten Ausführungsform ungefähr 5 Mikroampere beträgt, wenn die Vorspannung an die Referenz-Wortleitungen 18 angelegt wird.
Fachleute auf dem Gebiet werden erkennen, dass die selektive Kombination der p-plus- und n-Graben-Widerstände der ersten Widerstands-Kette 96 eine unterschiedliche vorbestimmte Flanke des sich verändernden Widerstands erzeugt als bei der zuvor beschriebenen bevorzugten Ausführungsform. Die unterschiedliche vorbestimmte Flanke des sich verändernden Widerstands erzeugt eine derartige Temperatur-Kompensation der Vorspannung, dass der Referenz-Leckstrom stets konstant bleibt, wenn die Betriebstemperatur des Flash-Speichers 10 variiert. Mit dem Abschluss der APDEV-Operation wird die auf den Referenz-Wortleitungen 18 und der ersten Widerstands-Kette 96 vorhandene Spannung durch Aktivierung des n- Kanal-Transistor 86 aufgelöst. Der n-Kanal-Transistor 86 wird wie bei der zuvor beschriebenen Ausführungsform durch die Wortleitungsaktivierungsschaltung 22 aktiviert.
Bei einer weiteren bevorzugten Ausführungsform kann der Referenz-Leckstrom derart eingestellt werden, dass er der Größe mindestens eines Speichersektors 20 entspricht. Fachleuten auf dem Gebiet ist ersichtlich, dass die Größe der Speichersektoren 20 in Beziehung zu der Anzahl von Zellen in den Bitleitungen steht, die während der APDEV-Operation zu dem Leckstrom beitragen. Das Einstellen des Referenz-Leckstroms wird wie bei der zuvor beschriebenen Ausführungsform durch das Anlegen der Vorspannung an die Referenz-Wortleitungen 18 durchgeführt.
Bei dieser bevorzugten Ausführungsform sind die Referenzzellen in den Referenz-Wortleitungen 18 jeweils mit mindestens einem Speichersektor 20 verbunden. Ferner sind die Referenzzellen konfiguriert zum Erzeugen eines vorbestimmten Referenz-Leckstroms, welcher der Größe der zugehörigen Speichersektoren 20 entspricht. Das Einstellen des Referenz-Leckstroms erfolgt durch Detektieren des Referenz-Leckstroms der Referenzzelle, die dem betreffenden Speichersektor 20 zugewiesen ist, welcher der APDEV-Operation unterzogen wird.
Bei einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung werden bei Aktivierung der Wortleitungsaktivierungsschaltung 22 beide bereits beschriebenen Ausführungsformen der temperatur-kompensierte Vorspannungserzeugungsschaltung 14 dahingehend aktiviert, dass sie die jeweiligen Vorspannungen steuern. Die jeweiligen Vorspannungen werden den Wortleitungen in dem Speichersektor 20 und den Referenz-Wortleitungen 18 zugeführt. Die mit den Referenz-Wortleitungen 18 elektrisch verbundenen Referenzzellen werden zum Erzeugen des Referenz-Leckstroms aktiviert. Ferner werden die mit den Wortleitungen in dem entsprechenden Speichersektor 20 verbundenen Zellen zum Erzeugen eines Leckstroms auf der betreffenden Bitleitung aktiviert. Der Leckstrom auf den Bit leituhgen in dem entsprechenden Speichersektor 20 wird dann während der APDEV-Operation mit dem Referenz-Leckstrom verglichen.
Da sowohl die Referenz-Wortleitungen 18 als auch die Wortleitungen 18 auf jeweilige unabhängige Vorspannungen geladen werden, die temperaturkompensiert werden, können Fehler beim Vergleichen des Leckstroms mit dem Referenz-Leckstrom minimiert werden. Die Minimierung von Fehlern wird durchgeführt, indem die Leckströme unter Kontrolle gehalten werden. Bei der bevorzugten Ausführungsform beträgt der Bitleitungs-Leckstrom bei sämtlichen Betriebstemperaturen des Flash-Speichers 10 weniger als 5 Mikroampere, wenn eine Zelle in der Bitleitung des betreffenden Speichersektors 20 gelesen wird.
Während der Löschoperation in dem bevorzugten Flash-Speicher 10 bleibt aufgrund der Temperatur-Kompensation der Vorspannung die zum Korrigieren übermäßigen Leckstroms erforderliche Zeit – relativ gleichförmig, wenn die Betriebstemperatur variiert. Ferner wird die APDEV-Operation weiter verbessert durch die Verwendung der geregelten Stromversorgungsvorrichtung 34 zum Beseitigen von Stromversorgungsschwankungen Und die Verwendung des Referenz-Leckstroms, welcher der Größe des Speichersektors 20 entspricht. Die Verwendung der Ladungs-Gemeinschaftsbenutzungs-Schaltung 12 zur Verbesserung der Ladezeit der Wortleitungen 18 in dem Speichersektor 20 verbessert ebenfalls die Effizienz der APDEV-Operation.
Obwohl die Erfindung anhand der nach derzeitigem Ermessen besten Betriebsarten und Ausführungsformen beschrieben wurde, werden Fachleuten auf dem Gebiet weitere Betriebsarten und Ausführuhgsformen ersichtlich sein. Der Umfang der Erfindung ist in den folgenden Ansprüchen einschließlich sämtlicher ihrer Äquivalente definiert.

Claims

Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) zum Erzeugen einer Vorspannung in einer Speichervorrichtung, mit: einer Wortleitungs-Aktivierungsschaltung (22); und einer Temperatureinstellschaltung (24), die elektrisch mit der Wortleitungs-Aktivierungsschaltung (22) verbunden ist, wobei die Temperatureinstellschaltung (24) durch die Wortleitungs-Aktivierungsschaltung (22) aktiviert wird, um die Vorspannung zu erzeugen.
Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) nach Anspruch 1, bei der die Vorspannung basierend auf einer Betriebstemperatur der Speichervorrichtung erzeugt wird.
Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) nach Anspruch 1, bei der die Vorspannung in einem vorbestimmten Bereich von ungefähr 104 bis 572 Millivolt liegt.
Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) nach Anspruch 1, wobei die temperatur-kompensierte Vorspannungsgeneratorschaltung (14) ferner eine Source-Vorspannungsschaltung (26) und eine Entladeschaltung (28) enthält.
Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) nach Anspruch 1, bei der: die Temperatureinstellschaltung (24) eine vorbestimmte Versorgungsspannung erhält; und bei der die Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) ferner aufweist: eine in der Temperatureinstellschaltung (24) angeordnete Widerstands-Kette (96) zum Steuern der vorbestimmten Versorgungsspannung derart, dass die Vorspannung auf der Basis einer Betriebstemperatur der Speichervorrichtung erzeugt wird.
Temperatur-kompensierte Vorspannungsgeneratorschaltung (14) nach Anspruch 5, bei der die temperatur-kompensierte Vorspannungsgeneratorschaltung (14) ferner eine Source-Vorspannungsschaltung (26) und eine Entladeschaltung (28) enthält.
Temperatur-kompensierte Vorspannungsgeneratorschaltung nach Anspruch 5, bei der die Vorspannung an mindestens eine Referenz-Wortleitung (18) ausgegeben wird, die elektrisch mit der Temperatureinstellschaltung (24) verbunden ist.
Verfahren zum Erzeugen einer Vorspannung in einer Speichervorrichtung, mit den folgenden Schritten: Erzeugen einer vorbestimmten Versorgungsspannung mittels einer geregelten Energiequelle; Zuführen der vorbestimmten Versorgungsspannung zu einer Temperatureinstellschaltung (24); Aktivieren der Temperatureinstellschaltung (24) mittels einer Wortleitungs-Aktivierungsschaltung (22); und erzeugen der Vorspannung mittels der vorbestimmten Versorgungsspannung und einer in der Temperatureinstellschaltung (24) angeordneten Widerstands-Kette (96).
Verfahren nach Anspruch 8, ferner mit dem Schritt des Übertragens der Vorspannung auf mindestens eine Wortleitung (18).
Verfahren nach Anspruch 8, bei dem die Vorspannung auf der Basis einer Betriebstemperatur der Speichervorrichtung erzeugt wird.