CN1406382A - 温度补偿偏压产生器 - Google Patents

温度补偿偏压产生器 Download PDF

Info

Publication number
CN1406382A
CN1406382A CN01805671A CN01805671A CN1406382A CN 1406382 A CN1406382 A CN 1406382A CN 01805671 A CN01805671 A CN 01805671A CN 01805671 A CN01805671 A CN 01805671A CN 1406382 A CN1406382 A CN 1406382A
Authority
CN
China
Prior art keywords
temperature
circuit
voltage
word line
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01805671A
Other languages
English (en)
Other versions
CN100524504C (zh
Inventor
蜜雪儿·A·凡布斯克
毕马查·凡克太斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1406382A publication Critical patent/CN1406382A/zh
Application granted granted Critical
Publication of CN100524504C publication Critical patent/CN100524504C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Control Of Eletrric Generators (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明揭示于存储装置的自动程序干扰抹除查核(APDEV)操作期间产生偏压的方法及系统。于APDEV操作期间，调节后的电源产生预定电源电压。预定电源电压导引至温度补偿偏压产生器电路(14)。温度补偿偏压产生器电路(14)作动而基于存储装置的操作温度而产生偏压。

Description

温度补偿偏压产生器
技术领域
本发明涉及非挥发性存储装置，尤其涉及一种于快闪可电抹除可程序只读存储器(快闪EEPROM)装置的APDEV核对期间产生偏压的方法。
背景技术
闪存是一种储存装置，可于无连续电源供应之下保有储存的信息。信息系储存在多个快闪晶体管，快闪晶体管系电连接且形成于硅基材上。快闪晶体管典型称作为一个存储单元且包括源极、漏极、浮置栅极及控制栅极。闪存装置由多列及多行快闪晶体管形成快闪晶体管数组而形成。如业界已知，存储单元的控制栅极以个别字线电连接，以及存储单元的漏极以个别位线电连接。各个存储单元的源极以一条共通源极线电连接。
储存于各个特定存储单元信息表示二进制的1或0，如业界已知。为了进行数组中的某一特定存储单元的程序规划、读取或抹除操作，个别电压施加至一条预定字线、位线及源极线。经由施加电压至选定位线行及选定字线列，可读取或程序规划一个个别存储单元。
为了程序规划个别存储单元，存储单元的控制栅极及其漏极升高至个别的预定程序规划电压，而源极接地。当程序规划电压加于控制栅极及漏极时，产生热电子，热电子注入浮置栅极上，于该处被捕捉而形成一个负电荷。此种电子移转机构于半导体业界俗称为沟道热电子(CHE)注入。当程序规划电压移开时，浮置栅极上的负电荷仍然维持，因而提高存储单元的门限电压。当读取存储单元时，门限电压用来决定是否为带电(程序规划)或未带电(未经程序规划)状态。
存储单元经由施加预定电压至控制栅极及漏极，将存储单元源极接地，及然后感应位线的电流而读取存储单元。若存储单元经程序规划，则当读取电压施加于存储单元的控制栅极与源极间时，门限电压将相对较高以及位线电流为零或至少相对较低。若存储单元经抹除，则当施加相同读取电压时，门限电压将相对较低，以及位线电流将相对较高。
与程序规划程序相反，快闪存储装置典型为大块抹除，因此内存区段的全部存储单元同时被抹除。内存区移说明数组的字线及位线数目，于64千字节数组可形成而包括512字线及1024位线。抹除内存区段可以若干方式进行，包括施加一组预定电压至共通源极线、位线及字线。如此造成经由法罗诺罕(Fowler-Nordheim)(F-N)穿隧作用而电子穿隧由浮置栅极至源极，F-N穿隧由内存区段的存储单元的浮置栅极去除负电荷。
存储单元典型系藉施加抹除脉冲至锁定目标进行抹除的内存区段经历一段预定时间而被抹除。理想上于内存区段的各个存储单元需要等量时间来由浮置栅极去除电子。实际上存储区段内的各个存储单元的抹除时间各异，以及部分接受抹除脉冲的存储单元变成过度抹除。被过度抹除存储单元的门限电压下降至可能于位线造成过度漏电流之一点。过度漏电流可防止于内存区段的位线上经过程序规划的存储单元的适当读取。
业界已知为了矫正过度漏电流，位线于自动程序干扰抹除核对(APDEV)操作期间核对，APDEV操作自动发生作为自动程序干扰抹除(APDE)操作的一部分。APDEV操作核对于特定区段的各位线并未促成高于预定参考电流的过度漏电流，以及若有所需做矫正动作。预定参考电流系经由感应至少一个参考存储单元的位线获得。
于APDEV操作期间，偏压施加至区段全部字线，以及该区段的各位线循序感应高于预定参考电流的电流。偏压也施加至参考存储单元字线而获得预定参考电流。若字线电流高于参考电流，则对该字线的全部存储单元从事应力操作。应力操作业界称作为软程序，其主要经由提高过度抹除存储单元的门限电压而影响过度抹除存储单元。于应力操作后，再度感应位线电流，以及若有所需重复应力操作，直至APDEV操作期间于位线上感应的电流低于参考电流为止。
当偏压施加于存储单元时产生的漏电流依闪存的操作温度而改变。于抹除操作期间，当闪存的温度变化足够干扰漏电流感应的准确度时成问题。当操作温度改变时，位线的存储单元漏电流改变至比参考存储单元漏电流更大的程度。漏电流的非均匀变化可能于APDEV操作期间造成错误位电流或错误预定参考电流。
若位线上存储单元的漏电流错误地过高，或参考电流错误地过低，则将重复应力操作及APDEV操作。重复应力及APDEV操作非期望地延长抹除操作时间。此外，温度变化造成位线的漏电流错误判定为可接受，结果导致当位线的程序规划存储单元于稍后读取时引发错误的结果。
由于前述理由，故当闪存的操作温度改变时需对漏电流的产生及预定参考漏电流的产生做温度补偿。
发明内容
本发明揭示一种于内存装置的APDEV操作期间产生偏压的方法及系统，该存储装置于较佳具体实施例为闪存。较佳闪存包括电荷共享电路及温度补偿偏压产生器电路，二电路电连接至至少一个通门。此外，电荷共享电路系电连接温度补偿偏压产生器电路。通门系电连接位于闪存的内存区段的至少一条字线。
于APDEV操作期间，电荷共享电路产生第一预定电压其系经由通门而导引至字线。于电荷共享电路充电字线至一偏压时，温度补偿偏压产生器电路产生第二预定电压，此第二预定电压系以通门而导引至字线。第二预定电压系经温度补偿且充电字线至一偏压。
第二预定电压系等于于闪存的目前操作温度核对于个别内存区段的位线需要的偏压。位线的核对包括充电个别内存区段字线至偏压，以及测量位线上结果所得漏电流用以与预定参考漏电流比较。电连接字线及位线而未经适当抹除的存储单元，于个别位线产生漏电流，该漏电流系超过参考漏电流。于较佳闪存，于其它情况下可能非期望地改变漏电流幅度的温度起伏波动不会造成影响，原因在于温度补偿偏压产生器电路供给偏压的缘故。
温度补偿偏压产生器电路包括字线致能电路、温度调整电路、源极偏压电路及放电电路。字线致能电路系电连接温度调整电路。温度调整电路系于APDEV操作期间藉字线致能电路作动而产生偏压。偏压的产生系使用电阻器链达成。当闪存的操作温度改变时，电阻器链的电阻起伏波动，因而温度补偿偏压。
偏压系使用预定电源电压藉温度调整电路产生。调节后的电源供应器产生预定电源电压。预定电源电压导引至温度调整电路，于该处预定电源电压由电阻器链控制而产生偏压。然后偏压导引至字线，该等字线系电连接温度调整电路。
本发明的另一较佳具体实施例包含温度调整电路电连接至少一条参考字线。参考字线系电连接至少一个参考存储单元。温度补偿偏压产生器电路产生偏压，如同前文列举的较佳具体实施例，该偏压导引至参考字线。此种温度补偿偏压产生器电路的较佳具体实施例包括字线致能电路及温度调整电路。此外如同先前较佳具体实施例，电荷共享电路未提供第一预定电压给参考字线。
于另一较佳具体实施例中，参考存储单元关联至少一内存区段。参考存储单元系配置成可提供预定参考漏电流，该参考漏电流系对应关联的内存区段大小。如同先前较佳具体实施例，当偏压导引至参考字线时，产生参考漏电流。藉此参考漏电流系经由感应关联接受APDEV操作的内存区段的参考存储单元的参考漏电流而调整。
本发明进一步揭示一种于存储装置，于较佳具体实施例中该装置为闪存，于APDEV操作期间产生偏压的方法。于APDEV操作期间，预定电源电压系由经调节的电源电压产生且导引至温度调整电路。温度调整电路作动而藉字线致能电路产生偏压。如同先前较佳具体实施例，偏压系使用预定电源电压及电阻器链基于闪存的操作温度而产生。偏压藉通门导引至字线，藉此充电字线至偏压。
于另一较佳具体实施例中，字线致能电路活化温度调整电路，该电路系电连接参考字线。此外，字线致能电路也活化温度调整电路，其系电连接个别内存区段的字线。导引至个别内存区段的字线的较佳偏压系于约104至572毫伏的范围。参考字线系以较佳偏压充电，该较佳偏压系于约522至765毫伏的范围。于参考字线和于内存区段字线上的独立产生的偏压分别产生参考漏电流及漏电流。若内存区段的位线的漏电流系大于参考漏电流，则采行校正动作以及重复APDEV操作。
由于施加至内存区段的参考字线及字线的偏压系独立温度补偿，故个别漏电流维持准确。若APDEV操作于闪存的目前操作温度为准确，则包括APDEV操作的抹除操作将有效完成。达成效率的方式系经由减少执行APDEV操作至完成内存区段的位线查核需要的次数。此外，也将读取位线的经程序规划存储单元的错误减至最低。
此等及其它本发明的特色及优点经由考虑后文发明的较佳具体实施例的详细说明连同附图参照将显然自明。
附图说明
图1表示结合本揭示发明的较佳闪存的部分方块图。
图2为较佳温度补偿偏压产生器电路的方块图。
图3为较佳温度补偿偏压产生器电路的示意电路图。
图4为较佳温度补偿偏压产生器电路的另一示意电路图。
具体实施方式
本发明的范例具体实施例于后文将参照特定配置说明。业界人士了解可于申请专利范围内对特定配置做多种变化及修改。本发明可用于任一型需要过度抹除校正的存储装置；但本发明的较佳具体实施例系设计用于闪存。
全部电性参数皆仅供举例说明之用而可修改而用于多种其它电性参数的存储装置。例如于较佳具体实施例中，电源电压(Vcc)系考虑3.0伏，但另外可为5伏、1.8伏或若干其它电源电压。如业界已知，若选择不同的电源电压，则各种操作电压位准可经修改俾配合因应不同的电源电压。
图1显示结合本发明的具体实施例的较佳闪存10之一部分的方块图。闪存10包括电荷共享电路12、温度补偿偏压产生器电路14、至少一个通门16以及至少一条字线18位于内存区段20。电荷共享电路12的输出以及温度补偿偏压产生器电路14的输出系电连接较佳具体实施例的通门16。此外，电荷共享电路12系电连接温度补偿偏压产生器电路14。通门16的输出系电连接个别内存区段20的字线18。通门16用于于APDEV操作期间导引由电荷共享电路12及温度补偿偏压产生器电路14产生的电压至字线18。
于APDEV操作期间，电荷共享电路12系由闪存10用来产生第一预定电压，该电压系藉通门16而导引至字线18。经一段预定时间后，温度补偿偏压产生器电路14由闪存10用来产生第二预定电压。第二预定电压为一偏压，经由通门16导引至字线18。温度补偿偏压产生器电路14产生的偏压振幅系基于闪存10的操作温度决定。
电荷共享电路12及温度补偿偏压产生器电路14循序操作而于APDEV操作期间快速充电字线18至偏压。偏压为于闪存10的目前操作温度，于APDEV操作期间，妥善查核个别内存区段20的位线需要的电压幅度。位线的查核涉及充电个别内存区段20的字线18至该偏压，以及测量结果导致位线的漏电流用以与预定参考漏电流比较。电连接未经过适当抹除的字线及位线的存储单元，于个别位线产生的漏电流系超过参考漏电流。过度漏电流妨碍内存区段20的位线的经程序规划存储单元的适当读取。
于较佳具体实施例中，APDEV操作期间漏电流的准确度系藉温度补偿偏压维持。随着操作温度的升高，偏压振幅藉温度补偿偏压产生器电路14而下降。相反地，随着操作温度的下降，偏压振幅升高。
有关电荷共享电路12的细节讨论，参照同在审查中且同样让与本受让人的美国专利第09/547,747号，名称「电荷共享辅助APDE查核期间升压字线」，发明人Venkatesh等人，并述于此以供参考。
参照图2，显示较佳温度补偿偏压产生器电路14的方块图。温度补偿偏压产生器电路14包括字线致能电路22、温度调整电路24、源极偏压电路26、及放电电路28。字线致能电路22系电连接温度调整电路24。温度调整电路24也电连接源极偏压电路26及放电电路28。放电电路28系经由AWVENn线30而电连接源极偏压电路26。虽然图中未显示，但放电电路28也经由AWVENBn线32电连接电荷共享电路12。图中显示经调节的电源供应器34系电连接字线致能电路22及温度调整电路24。
字线致能电路22系电连接AWVEND线36及程序查核线38。虽然图中未显示，但AWVEND线36系以电荷共享电路12而电连接字线致能电路22。程序查核线38系以状态机器(图中未显示)而电连接字线致能电路22。
如业界已知，状态机器用来响应于状态机器接收到的指令集合而控制闪存10的整体操作。较佳具体实施例中，仅需了解状态机器于APDEV操作期间产生预定控制信号而导引至温度补偿偏压产生器电路14。状态机器也于电连接源极偏压电路26的ARVSSR源极偏压线40、PGM控制线42及BWSEL控制线44产生控制信号。此外，于电连接放电电路28的ESP控制线46、程序复置线48、ERXTF控制线50及自动程序干扰抹除线52上的控制信号也系藉状态机器产生。
图3显示较佳温度补偿偏压产生器电路14的示意电路图。较佳字线致能电路22包括NAND门56、多个反相器58-60及位准位移器62系电连接如图3所示。较佳位准位移器62包括多个n-沟道晶体管64-70以及多个p-沟道晶体管72-74而其电连接系如图3所示。位准位移器62也电连接电源电压(Vcc)连接线76、接地连接线78以及经调节的电源供应器连接线80。
于较佳具体实施例中，字线致能电路22激活温度调整电路24。如先前说明，字线致能电路22系藉导通由状态机器(图中未显示)及电荷共享电路12产生的电信号而激活。当激活时，字线致能电路22导引非导电信号至温度调整电路24。非导电信号系于接地连接线(E)82以及电压连接线(F)84分别由反相器60及位准位移器62产生。
较佳位准位移器62为反相位准位移器。如业界已知，位准位移器藉电信号激活时移转电压。于较佳具体实施例中，当非导电信号系由反相器58产生时，位准位移器62移转存在于经调节的电源供应器连接线80上的预定电源电压。当导电信号系由反相器58产生时，电压连接线(F)84系电连接接地连接线78。于较佳具体实施例中，存在于经调节的电源供应器连接线80的预定电源电压为约5伏，且系由经调节的电源供应器34供应，如图2举例说明。预定电源电压经调节而于闪存10操作期间维持几乎恒定的电压振幅。
再度参照图3，较佳温度调整电路24包括多个n-沟道晶体管86-92，p-沟道晶体管94、第一电阻器链96及第二电阻器链98，其电连接成如图所示。此外，温度调整电路24系电连接至接地连接线78以及经调节的电源供应器连接线80。温度调整电路24控制温度补偿偏压的产生。
当激活较佳温度调整电路24时，存在于经调节的电源供应器连接线80的预定电源电压藉p-沟道晶体管94的激活而通至电压供应器节点(VSUP)100。此外，第一电压除法器节点(VDIVA)102系藉n-沟道晶体管86的去活化而与接地连接线78电隔离。n-沟道晶体管86被去活化以及p-沟道晶体管94系藉分别于接地连接线(E)82以及电压连接线(F)84的非导电信号而激活，该等电信号如前文所述系藉字线致能电路22产生。
电压供应器节点(VSUP)100如图3显示，系电连接n-沟道晶体管88的漏极以及第一电阻器链96。较佳第一电阻器链96包含多个p-加以及n-井电阻器配置而提供预定电阻。于较佳具体实施例中，p-加及n-井电阻器具有温度系数，该温度系数相对于温度以预定比率改变。业界人士了解于制造期间p-加及n-井电阻器搀杂将造成操作期间的电阻以不同速率改变。
n-井电阻器具有温度系数，其致使电阻以第一预定比率改变，该比率随着操作温度的变化为线性变化。p-加电阻器具有温度系数其致使电阻以第二预定比率随着操作温度的变化而做线性改变。第一电阻器链96的p-加及n-井电阻器的选定组合，相对于闪存10的操作温度范围形成预定斜率的变化电阻。
第一电阻器96系电连接而形成电压除法器。电压除法器供应第一预定除法器电压于第一除法器节点(VDIVA)102及第二预定除法器电压于第二除法器节点(VDIVB)104。于较佳具体实施例中，第一及第二预定除法器电压幅度分别系于约0.7至1.5伏及约0.5至1.0伏的范围。第一及第二预定除法器电压的范围系对应个别内存区段20的字线18需要的偏压范围俾准确执行APDEV操作。
第一及第二预定除法器电压的幅度变化系根据闪存10的操作温度决定。当操作温度改变时，第一电阻器链96的电阻也如前述改变。较佳具体实施例中，第一电阻器链96系配置成n-井沟道电阻器系位在第一区块106且提供第一除法器节点(VDIVA)102之前的电压降。此外，p-加电阻器系位在第一电阻器链96的第二区块108，且提供第一除法器节点(VDIVA)102与第二除法器节点(VDIVB)104间的电压降。第一电阻器链96的第三区块110包含n-井电阻器，且系与接地连接线78电连接，如图3所示。
当闪存10的操作温度下降时，第一及第三区块106、110的n-井电阻器的电阻系以第一预定速率下降。同理，第二区块108的p-加电阻器的电阻系以第二预定速率下降。相反地，当闪存10的操作温度升高时，第一及第三区块106、110的电阻以及第二区块108的电阻分别系以第一及第二预定速率升高。第一及第二预定速率以及第一、第二及第三区块106、108、110的电阻可由业界人士基于闪存10的操作温度范围计算。较佳具体实施例中，闪存10的操作温度系于约-55℃至125℃的范围。
第一除法器节点(VDIVA)102及第二除法器节点(VDIVB)104分别系电连接n-沟道晶体管90及92的控制栅极。第一及第二预定除法器电压的幅度控制n-沟道晶体管90及92个别的激活。当激活时，n-沟道晶体管90及92放电电流至接地连接线78。如图3所示，第一除法器节点(VDIVA)102也电连接第二电阻器链98。较佳第二电阻器链98包含多个n-井电阻器配置成提供预定电阻。第二电阻器链98的电阻也以第三预定速率随闪存10的操作温度的改变做线性变化。于较佳具体实施例中，当操作温度由55℃变化至125℃时，第二电阻器链98的电压降系于约50至100毫伏的范围。
第二电阻器链98影响第三除法器节点(VDIVC)112的第三预定除法器电压。第三除法器节点(VDIVC)112如图3所示，系电连接n-沟道晶体管92的漏极以及n-沟道晶体管88的控制栅极。第三预定除法器电压的幅度系经由n-沟道晶体管92的激活以及第二电阻器链98的电阻控制。
当n-沟道晶体管92变成激活而通过更多电流时，于第三除法器节点(VDIVC)112的电压幅度对应降低。此外，当操作温度改变时，第二电阻器链98的电阻变化提供第三除法器电压的补偿值。补偿值调整第三预定除法器电压幅度而影响偏压幅度，容后详述。
第三预定除法器电压幅度控制n-沟道晶体管88的激活。n-沟道晶体管88系作为存在于电压供应节点(VSUP)100的预定供应电压的节流阀。于APDEV操作期间，产生且导引至字线18的偏压幅度系藉结合n-沟道晶体管90操作的n-沟道晶体管88控制。
再度参照图3，较佳源极偏压电路26如图所示，包括NAND门114、多个NOR门116-118、多个反相器120-122及多个n-沟道晶体管124-126如图所示做电连接。当藉状态机器激活时，n-沟道晶体管124及126通过应力电压至字线18。应力电压系于应力操作期间供给至ARVSSR偏压线40至源极偏压电路26。于APDEV操作后，执行应力操作，该操作细节系超出本发明范围之外。
较佳放电电路28也显示于图3，包括NOR门128、多个NAND门130-132、多个反相器134、136及n-沟道晶体管138系如图所示做电连接。电源电压(Vcc)连接线86也电连接放电电路28。放电电路28于n-沟道晶体管138激活时系电连接字线18与接地连接线78。此外，放电电路28引发于AWVENBn线32的输出信号而激活放电共享电路12。
放电电路28系藉来自状态机器的预定电信号激活，此等电信号系于ESP控制线46、程序复置线48、ERXTF控制线50及自动程序干扰抹除线52上。ESP控制线46于抹除操作已经悬置时为导通。于APDEV操作期间，程序复置线48及ERXTF控制线50为非导电，而自动程序干扰抹除线52为导电。
于佳具体实施例中，各内存区段20包含512条个别字线18，其系经由循序施加第一预定电压以及第二预定电压而同时充电。较佳具体实施例中，个别内存区段20的字线18数目仅供举例说明之用而非限制本发明。较佳具体实施例中，第二预定电压于第二段预定时间约540毫微秒时间充电于个别内存区段20的字线18至该偏压。
于较佳温度补偿偏压产生器电路14操作期间，第三预定除法器电压的幅度维持接近n-沟道晶体管88的门限电压。如业界已知，晶体管的门限电压为施加于控制栅极与源极间俾激活晶体管的电压幅度。n-沟道晶体管88的控制闸的第三预定除法器电压经调变而控制产生偏压的电压及电流。偏压的产生亦藉n-沟道晶体管90的控制闸的第一预定除法器电压控制。
当较佳闪存10的操作温度升高时，第一除法器节点(VDIVA)102的电压系以第一预定速率下降。此外第二除法器节点(VDIVB)104的电压系以第二预定速率下降。当第一预定除法器电压下降时，n-沟道晶体管90维持激活而拉下藉n-沟道晶体管88通过的电压。此外，第二预定除法器电压的下降调变n-沟道晶体管92而通过较少电流及电压至接地连接线78。
第一预定除法器电压系以比第三预定除法器电压更慢的速率减低，故偏压藉n-沟道晶体管88及90下降。由于第二区块108的电阻变化的第二速率系大于第三区块110电阻变化的第一速率，故第三预定除法器电压系以较快速率降低。较低的第三预定除法器电压调变n-沟道晶体管88，而通过较低幅度电流及电压俾产生偏压。第一预定除法器电压系维持略高于第三预定除法器电压，故偏压可藉n-沟道晶体管90于较高操作温度下拉。
第二电阻器链98的电阻也随着操作温度的升高而对应升高，因而略微降低第三预定除法器电压幅度。第二电阻器链98的电阻变化形成补偿值俾于操作温度变更时维持偏压呈现线性。补偿值的需要量可由业界人士算出。业界人士也了解第一及第二电阻器链96、98的温度补偿也补偿当操作温度改变时n-沟道晶体管88、90及92的门限电压变化。
闪存10操作温度升高的结果，由温度补偿偏压产生器电路14产生的偏压几乎呈线性降低。当闪存10的操作温度降低时，出现相反操作，偏压以几乎呈线性方式升高。导引至字线18的偏压幅度藉此藉电阻器链控制，电阻器链系包含第一及第二电阻器链96、98。
当n-沟道晶体管92藉第二预定除法器电压激活而通过相对小的预定电流时，温度调整电路24为稳定。第三预定除法器电压控制n-沟道晶体管88而产生偏压，其约等于第一预定除法器电压小于n-沟道晶体管88的门限电压。于较佳具体实施例中，当操作温度分别系于约-55℃至125℃范围改变时，产生的操作偏压几乎系于约572至104毫伏的直线范围。
当APDEV操作完成时，程序查核线38停止导通，因而禁能温度补偿偏压产生器电路14。第一及第二电阻器链96、98的电压系藉n-沟道晶体管86的激活而放电。此外，当n-沟道晶体管138藉导通程序复置线48而激活时，字线18的偏压系藉放电电路28放电。如先前陈述，APDEV操作将视需要重复至锁定目标抹除的存储单元已经到达适当抹除状态为止。
图4显示温度补偿偏压产生器电路14的另一较佳具体实施例的示意电路图。虽然未举例说明，但温度补偿偏压产生器电路14系电连接至至少一条参考字线18。较佳温度补偿偏压产生器电路14包括字线致能电路22(图中未显示)，电连接于温度调整电路24。较佳字线致能电路22系电连接且以类似前述较佳具体实施例的方式操作。
于APDEV期间，较佳温度补偿偏压产生器电路14操作时并无电荷共享电路12充电参考字线18至偏压。此较佳具体实施例中，参考字线18并未位于个别内存区段20，而系电连接至少一个参考存储单元(图中未显示)。参考存储单元提供预定参考漏电流，如前文说明该参考漏电流系用于APDEV操作。业界人士了解字线系描述先前揭示的较佳具体实施例的字线18以及参考字线18。
较佳温度调整电路24包括n-沟道晶体管86、p-沟道晶体管94及第一电阻器链96，系电连接方式如图4所示。如先前较佳具体实施例所述，温度调整电路24系藉来自字线致能电路22的非导通电信号激活。当p-沟道晶体管94激活时，存在于经调节的电源供电器连接线80的预定电源电压送至第一电阻器链96。
第一电阻器链96为电压除法器，如前述较佳具体实施例所述，第一电阻器链包含p-加及n-井电阻器组合配置成提供预定电阻。本较佳具体实施例中，第一区块106包含n-井电阻器，第二及第三区块108、110包含p-加电阻器，以及第四区块140包含n-井电阻器。于第一电压除法器(VDIVA)102之前，较佳第一电阻器链96的电压降系由第一及第二区块106、108以及部分第三区块110的p-加电阻器提供。
本较佳具体实施例的偏压系于第一电压除法器节点(VDIVA)102产生且系基于闪存10的操作温度而产生。本较佳具体实施例中，当闪存的操作温度系由约-55℃变化至125℃范围时，偏压系于约765至522毫伏范围改变。业界人士可基于偏压及操作温度范围而计算第一电阻器链96的电阻。由于偏压范围系比先前较佳具体实施例小，故偏压相对于操作温度的改变也几乎呈直线。
偏压幅度系由第一电阻器链96控制。偏压系藉至少一通门16而导引至参考字线18俾充电参考字线18至该偏压。当偏压施加于参考字线18时，于较佳具体实施例中，参考存储单元产生预定参考漏电流约为5微安。
业界人士了解第一电阻器链96的p-加及n-井电阻器的选择性组合可形成与前述较佳具体实施例不同的预定电阻变化斜率。不同的预定电阻变化斜率提供偏压的温度补偿，故当闪存10的操作温度改变时，参考漏电流维持几乎呈恒定。于APDEV操作结束时，存在于参考字线18及第一电阻器链96的电压藉n-沟道晶体管86的激活而耗散。如前述较佳具体实施例，n-沟道晶体管86系藉字线致能电路22激活。
另一较佳具体实施例中，参考漏电流可调整而对应至少一个内存区段20的大小。业界人士了解内存区段20的大小系表示APDEV操作期间促成漏电流的位线的存储单元数目。如前述较佳具体实施例，参考漏电流的调整可经由施加偏压至参考字线18达成。
本较佳具体实施例中，参考字线18的参考存储单元也关联至少一个内存区段20。此外，参考存储单元系配置成可产生对应关联内存区段20大小的预定参考漏电流。参考漏电流的调整系经由感应关联接受APDEV操作的个别内存扇区20的参考存储单元的参考漏电流达成。
本发明的另一较佳具体实施例中，当字线致能电路22激活时，前文讨论的温度补偿偏压产生器电路14被激活而控制个别偏压。个别偏压移转至内存区段20的字线18以及参考字线18。电连接参考字线18的参考存储单元被激活产生参考漏电流。此外，电连接个别内存区段20的字线18的存储单元被激活而于个别位线产生漏电流。然后于个别内存区段20的位线上的漏电流比较APDEV操作期间的参考漏电流。
由于参考字线18及字线18系充电至独立经过温度补偿的个别偏压，故比较漏电流与参考漏电流的误差减至最低。误差减至最低可藉由维持漏电流于控制之下而达成。于较佳具体实施例中，当于个别内存扇区20的位线的存储单元被读取时，于闪存10的全部操作温度，位线漏电流皆系低于5微安。
于较佳闪存10的抹除操作期间，由于偏压的温度补偿，当操作温度改变时，校正过量漏电流需要的时间保持相当一致。此外，APDEV操作可藉使用经调节的电源供应器34消除电源供应变化，以及使用对应内存区段20大小的参考漏电流而进一步改良。使用电荷共享电路14改良内存区段20的字线18的充电时间也将改良APDEV操作效率。
虽然已经就目前已知最佳操作模式及具体实施例说明本发明，但本发明的其它模式及具体实施例为业界显然易知。本发明权利要求范围包括全部相当范围意图用以界定本发明的精髓及范围。

Claims (10)

1.一种在APDEV操作期间用以于内存装置产生偏压的温度补偿偏压产生器电路(14)，包含：
字线致能电路(22)；以及
温度调整电路(24)，电连接该字线致能电路(22)，其中该温度调整电路(24)通过字线致能电路(22)激活而产生该偏压。
2.如权利要求1所述的温度补偿偏压产生器电路(14)，其中该偏压基于该内存装置的操作温度产生。
3.如权利要求1所述的温度补偿偏压产生器电路(14)，其中该偏压在约104至572毫伏的预定范围。
4.如权利要求1所述的温度补偿偏压产生器电路(14)，其中该温度补偿偏压产生器电路(14)也包括源极偏压电路(26)及放电电路(28)。
5.一种在APDEV操作期间用以于内存装置产生偏压的温度补偿偏压产生器电路(14)，包含：
温度调整电路(24)，其中该温度调整电路(24)供应预定电源电压；
字线致能电路(22)，电连接该温度调整电路(24)，其中该字线致能电路(22)激活该温度调整电路(24)而产生该偏压；以及
电阻器链(96)，位于该温度调整电路(24)内部用以控制该预定电源电压，俾基于内存装置的操作温度而产生该偏压。
6.如权利要求5所述的温度补偿偏压产生器电路(14)，其中该温度补偿偏压产生器电路(14)也包括源极偏压电路(26)及放电电路(28)。
7.如权利要求5所述的温度补偿偏压产生器电路(14)，其中该偏压导引至电连接该温度调整电路(24)的至少参考字线(18)。
8.一种于存储装置产生偏压的方法，包含下列步骤：
以经过调节的电源供应器产生预定电源电压；
导引该预定电源电压至温度调整电路(24)；
以字线致能电路(22)激活该温度调整电路(24)；以及
以该预定电源电压以及位于温度调整电路(24)内部的电阻器链(96)而产生该偏压。
9.如权利要求8所述的方法，进一步包含移转该偏压至至少一条字线(18)的步骤。
10.如权利要求8所述的方法，其中该偏压基于该存储装置的操作温度而产生。
CNB018056717A 2000-02-29 2001-02-07 温度补偿偏压产生器电路以及于存储装置产生偏压的方法 Expired - Fee Related CN100524504C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18617200P 2000-02-29 2000-02-29
US60/186,172 2000-02-29
US09/610,764 US6205074B1 (en) 2000-02-29 2000-07-06 Temperature-compensated bias generator
US09/610,764 2000-07-06

Publications (2)

Publication Number Publication Date
CN1406382A true CN1406382A (zh) 2003-03-26
CN100524504C CN100524504C (zh) 2009-08-05

Family

ID=26881843

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018056717A Expired - Fee Related CN100524504C (zh) 2000-02-29 2001-02-07 温度补偿偏压产生器电路以及于存储装置产生偏压的方法

Country Status (9)

Country Link
US (1) US6205074B1 (zh)
EP (1) EP1264312B1 (zh)
JP (1) JP2003530656A (zh)
KR (1) KR100743695B1 (zh)
CN (1) CN100524504C (zh)
AT (1) ATE255268T1 (zh)
DE (1) DE60101319T2 (zh)
TW (1) TW501137B (zh)
WO (1) WO2001065561A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170484A (zh) * 2017-03-17 2017-09-15 北京兆易创新科技股份有限公司 一种NAND Flash电压自动补偿方法和装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198670B1 (en) * 1999-06-22 2001-03-06 Micron Technology, Inc. Bias generator for a four transistor load less memory cell
KR100404228B1 (ko) * 2001-08-06 2003-11-03 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로
US6560152B1 (en) * 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
US6781907B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Temperature compensated T-RAM memory device and method
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
DE10335618B4 (de) * 2003-08-04 2005-12-08 Infineon Technologies Ag Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
US8250295B2 (en) * 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
JP2005285197A (ja) 2004-03-29 2005-10-13 Renesas Technology Corp 半導体記憶装置
WO2006025089A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 不揮発性記憶装置の消去方法、および不揮発性記憶装置
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7391650B2 (en) * 2006-06-16 2008-06-24 Sandisk Corporation Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7342831B2 (en) * 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7436724B2 (en) * 2006-08-04 2008-10-14 Sandisk Corporation Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices
US7403434B1 (en) * 2006-12-29 2008-07-22 Sandisk Corporation System for controlling voltage in non-volatile memory systems
US7447093B2 (en) * 2006-12-29 2008-11-04 Sandisk Corporation Method for controlling voltage in non-volatile memory systems
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
US7768856B2 (en) * 2007-10-30 2010-08-03 Spansion Llc Control of temperature slope for band gap reference voltage in a memory device
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
US7755946B2 (en) * 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
US7804729B2 (en) * 2008-11-14 2010-09-28 Macronix International Co., Ltd. Temperature compensation circuit and method for sensing memory
US8576651B2 (en) * 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
US8902669B2 (en) 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
KR102083496B1 (ko) * 2012-11-21 2020-03-02 삼성전자 주식회사 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법
US9171856B2 (en) 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
US10978955B2 (en) 2014-02-28 2021-04-13 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
US10020800B2 (en) 2013-11-14 2018-07-10 Eagle Harbor Technologies, Inc. High voltage nanosecond pulser with variable pulse width and pulse repetition frequency
US11539352B2 (en) 2013-11-14 2022-12-27 Eagle Harbor Technologies, Inc. Transformer resonant converter
US10892140B2 (en) 2018-07-27 2021-01-12 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
CN116633324A (zh) 2013-11-14 2023-08-22 鹰港科技有限公司 高压纳秒脉冲发生器
US10483089B2 (en) 2014-02-28 2019-11-19 Eagle Harbor Technologies, Inc. High voltage resistive output stage circuit
JP6379733B2 (ja) * 2014-06-27 2018-08-29 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその制御方法
US9653156B2 (en) * 2015-02-20 2017-05-16 Kabushiki Kaisha Toshiba Memory controller, nonvolatile semiconductor memory device and memory system
US11004660B2 (en) 2018-11-30 2021-05-11 Eagle Harbor Technologies, Inc. Variable output impedance RF generator
US11430635B2 (en) 2018-07-27 2022-08-30 Eagle Harbor Technologies, Inc. Precise plasma control system
CN110692188B (zh) 2017-02-07 2022-09-09 鹰港科技有限公司 变压器谐振转换器
KR102601455B1 (ko) 2017-08-25 2023-11-13 이글 하버 테크놀로지스, 인코포레이티드 나노초 펄스를 이용한 임의의 파형 발생
KR102375913B1 (ko) 2017-10-18 2022-03-18 삼성전자주식회사 플래시 메모리 장치 및 이의 프로그램 방법
US11532457B2 (en) 2018-07-27 2022-12-20 Eagle Harbor Technologies, Inc. Precise plasma control system
US11302518B2 (en) 2018-07-27 2022-04-12 Eagle Harbor Technologies, Inc. Efficient energy recovery in a nanosecond pulser circuit
US11222767B2 (en) 2018-07-27 2022-01-11 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
CN110782937A (zh) * 2018-07-31 2020-02-11 三星电子株式会社 非易失性存储装置及其编程方法
KR20230025034A (ko) 2018-08-10 2023-02-21 이글 하버 테크놀로지스, 인코포레이티드 RF 플라즈마 반응기용 플라즈마 시스(sheath) 제어
CN113906677A (zh) 2019-01-08 2022-01-07 鹰港科技有限公司 纳秒脉冲发生器电路中的高效能量恢复
TWI778449B (zh) 2019-11-15 2022-09-21 美商鷹港科技股份有限公司 高電壓脈衝電路
KR102591378B1 (ko) 2019-12-24 2023-10-19 이글 하버 테크놀로지스, 인코포레이티드 플라즈마 시스템을 위한 나노초 펄서 rf 절연
US11955193B1 (en) * 2023-12-05 2024-04-09 Aspinity, Inc. Compute-in-memory array multi-range temperature compensation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636476B2 (ja) * 1990-07-17 1997-07-30 日本電気株式会社 不揮発性半導体記憶装置
US5303191A (en) * 1992-01-23 1994-04-12 Motorola, Inc. Memory with compensation for voltage, temperature, and processing variations
US5418751A (en) * 1993-09-29 1995-05-23 Texas Instruments Incorporated Variable frequency oscillator controlled EEPROM charge pump
US5602790A (en) * 1995-08-15 1997-02-11 Micron Technology, Inc. Memory device with MOS transistors having bodies biased by temperature-compensated voltage
JP3648304B2 (ja) * 1995-11-17 2005-05-18 株式会社東芝 不揮発性半導体記憶装置
US5768189A (en) * 1996-03-28 1998-06-16 Nec Corporation Circuitry and method for stabilizing operating characteristics of memory against temperature variations
US5638326A (en) * 1996-04-05 1997-06-10 Advanced Micro Devices, Inc. Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170484A (zh) * 2017-03-17 2017-09-15 北京兆易创新科技股份有限公司 一种NAND Flash电压自动补偿方法和装置

Also Published As

Publication number Publication date
WO2001065561A1 (en) 2001-09-07
KR100743695B1 (ko) 2007-07-30
DE60101319T2 (de) 2004-09-16
US6205074B1 (en) 2001-03-20
KR20020083165A (ko) 2002-11-01
JP2003530656A (ja) 2003-10-14
ATE255268T1 (de) 2003-12-15
EP1264312A1 (en) 2002-12-11
TW501137B (en) 2002-09-01
EP1264312B1 (en) 2003-11-26
DE60101319D1 (de) 2004-01-08
CN100524504C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
CN1406382A (zh) 温度补偿偏压产生器
US6563741B2 (en) Flash memory device and method of erasing
US5787036A (en) Flash memory including improved transistor cells and a method of programming the memory
US5487033A (en) Structure and method for low current programming of flash EEPROMS
JP2541087B2 (ja) 不揮発性半導体記憶装置のデ―タ消去方法
CN1182538C (zh) 以软编程来紧缩vt分布的斜坡栅技术
US7190624B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US6577540B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
KR100290282B1 (ko) 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
CN1251683A (zh) 减小编程易变性的闪速存储器vds补偿技术
JPH07169284A (ja) 不揮発性半導体記憶装置
RU96101896A (ru) Ячейка энергонезависимой памяти и способ ее программирования
US7580280B2 (en) Method and apparatus for a non-volatile memory device with reduced program disturb
KR20040008532A (ko) 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
WO1997016830A1 (en) Temperature compensated reference for overerase correction circuitry in a flash memory
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
CN1255813C (zh) 用来在浮置栅存储器装置中产生隧道电流的调节电压供给电路
KR100708915B1 (ko) 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법
US6137727A (en) Reduction of oxide stress through the use of forward biased body voltage
US6141252A (en) Voltage regulation for integrated circuit memory
US6147907A (en) Biasing scheme to reduce stress on non-selected cells during read
US6842381B2 (en) Method of marginal erasure for the testing of flash memories
KR100655281B1 (ko) 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시메모리 장치 및 그것의 소거 방법
KR100496794B1 (ko) 전기적으로소거및프로그램가능한셀을가지는반도체장치
EP1424700A1 (en) Single cell erasing method for recovering cells under programming disturbs in non volatile semiconductor memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070511

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070511

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070511

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070511

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20190207