KR100708915B1 - 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법 - Google Patents

워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법 Download PDF

Info

Publication number
KR100708915B1
KR100708915B1 KR1020027016962A KR20027016962A KR100708915B1 KR 100708915 B1 KR100708915 B1 KR 100708915B1 KR 1020027016962 A KR1020027016962 A KR 1020027016962A KR 20027016962 A KR20027016962 A KR 20027016962A KR 100708915 B1 KR100708915 B1 KR 100708915B1
Authority
KR
South Korea
Prior art keywords
voltage
line
word line
wordline
well region
Prior art date
Application number
KR1020027016962A
Other languages
English (en)
Other versions
KR20030014265A (ko
Inventor
레빈큐.
쿠리하라카즈히로
첸파우-링
Original Assignee
스펜션 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨 filed Critical 스펜션 엘엘씨
Publication of KR20030014265A publication Critical patent/KR20030014265A/ko
Application granted granted Critical
Publication of KR100708915B1 publication Critical patent/KR100708915B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

선택된 워드라인 및 블록 선택 라인에서 전압을 정확히 제어하기 위해 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 디바이스 및 방법을 제공한다. 디코딩 구조(18)는 워드라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 선택된 워드라인 상의 용량성 로딩을 감소시키기 위해 제 1승압전압을 워드라인 N-우물 영역으로 그리고 제 2승압전압을 선택된 워드라인으로 개별적으로 인가한다. 디코딩 구조는 또한 선택 게이트 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 블록 선택 라인 상의 용량성 로딩을 감소시키기 위해 제 3승압전압을 선택 게이트 N-우물 영역으로 그리고 제 4승압전압을 블록 선택 라인으로 개별적으로 인가한다. 따라서, 용량성 로딩경로가 매우 작아지기 때문에 정확한 전압이 선택된 워드라인에서 신속히 생성될 수 있다.

Description

워드라인 및 선택 라인에서 정확한 전압제어를 위해 플래시 메모리 Ｘ-디코더에서의 용량성 로딩을 감소시키는 방법{METHOD TO REDUCE CAPACITIVE LOADING IN FLASH MEMORY X-DECODER FOR ACCURATE VOLTAGE CONTROL AT WORDLINES AND SELECT LINES}
본 발명은 일반적으로 NOR형 플래시 메모리 아키텍처에서 사용되는 열 디코더(row decoder)에 관한 것으로서, 구체적으로는 선택된 워드라인 및 블록 선택 라인에서의 전압을 정확히 제어하기 위해 플래시 메모리 X-디코더에서의 용량성 로딩(capacitive loading)을 감소시키는 디바이스 및 방법을 포함하는 반도체 집적회로 메모리디바이스에 관한 것이다.
종래 기술에서 일반적으로 알려진 바와 같이, "플래시 EEPROM"이라고 하는 비휘발성 메모리디바이스 계열이 존재한다. 플래시 EEPROM은 EPROM의 집적도와 EEPROM의 전기적 소거성의 이점이 결합되어 최근 중요한 메모리디바이스로서 부상하고 있다. 플래시 EEPROM은 전기적 소거 및 작은 셀크기를 제공한다. 종래의 플래시 EEPROM 메모리디바이스에서, 복수의 단일 트랜지스터 코어셀이 반도체기판 상에 형성될 수 있다. 반도체기판에서 각 셀은 P형 전도성 기판, 상기 기판에 일체로 형성된 N형 전도성 소스영역 및 상기 기판에 일체로 형성된 N형 전도성 드레인영역으 로 구성된다. 부동게이트는 얇은 유전층에 의해 기판으로부터 분리되어 있다. 제 2유전층은 상기 부동게이트로부터 제어게이트를 분리한다. 기판에서 P형 채널영역은 소스 및 드레인 영역을 분리한다.
플래시 메모리에 사용되는 아키텍처 중의 하나는 NOR형 플래시 메모리 아키텍처로 언급되는데, 이 NOR형 플래시 메모리 아키텍처는 복수의 섹터로 분할된 플래시 EEPROM 셀(부동게이트디바이스)의 어레이(array)이다. 더욱이, 각 섹터 내의 메모리 셀은 워드라인의 열 및 상기 워드라인과 교차하는 비트라인의 행으로 배열되어 있다. 각 섹터 내의 각 셀 트랜지스터의 소스영역은 공통노드로 연결되어 있다. 따라서, 특정 섹터 내의 모든 셀들은 동시에 소거될 수 있고 소거는 섹터 단위로 수행될 수 있다. 셀 트랜지스터의 제어게이트는 워드라인에 연결되고 드레인은 비트라인에 연결된다.
종래의 동작에서 플래시 EEPROM 셀을 프로그램하기 위해, 드레인영역 및 제어게이트가 소스영역에 인가된 전위 이상의 소정 전위로 상승된다. 예를 들어, 드레인영역에는 약 +5.5V의 전압(VD)이 인가되고, 제어게이트에는 약 +9V의 전압(VG)이 인가된다. 이 전압들은 얇은 유전층을 거쳐 부동게이트 내로 가속되는 열전자를 생성한다. 이 열전자의 주입에 의해 부동게이트의 임계치가 약 2-4V 만큼 증가하게 된다.
종래의 동작에서 플래시 EEPROM 셀을 소거하기 위해, 양전위(예를 들어, +5V)가 소스영역에 인가된다. 제어게이트에는 음전위(예를 들어, -8V)가 인가되고 드레인영역은 부동(floating)하게 된다. 부동게이트와 소스영역 사이에서 강한 전계가 발생되어 음전하가 포울러-노드하임 터널링(Fowler-Nordheim tunneling)에 의해 부동게이트에서 소스영역으로 추출된다.
플래시 EEPROM 셀이 적절히 프로그램되었는지 여부를 판단하기 위해, 독출전류의 크기가 측정된다. 전형적으로, 독출모드 동작에서 소스영역은 접지전위(0V)로 유지되고 제어게이트는 약 +5V의 전위로 유지된다. 드레인영역은 +1에서 +2V 사이의 전위를 유지한다. 이러한 상태에서, 프로그램되지 않은 셀(논리 "1"를 저장함)은 약 50-100FA의 전류레벨을 도통시키며, 프로그램된 셀(논리 "0"을 저장함)은 상당히 적은 전류흐름을 갖는다.
예를 들어, 4개의 수직 블록(10, 12, 14, 16)으로 구성된 64Mb의 NOR형 플래시 메모리 어레이 아키텍처가 도 1에 도시되어 있다. 수직 블록(10-16) 각각은 32개의 섹터로 구성된다. 128개의 섹터 각각은 256열의 워드라인과 2048행의 비트라인으로 배열된 512Kb의 데이터를 저장한다. 더욱이, 섹터 S0에서 섹터 S127까지의 각 섹터는 두 개의 어레이 블록(도 2a 및 2b)(AB-1, AB-2)으로 형성되어 있다. 복수의 X-디코더(18)는 4개의 수직 블록(10-16) 사이에 위치하여 좌우측으로부터 각 섹터의 워드라인을 디코드한다.
또한, 인가되는 외부 또는 오프칩(off-chip) 전원의 전위(VCC)보다 큰 내부발생 전압이 종종 요구된다. 예를 들어, +3.0V의 VCC로 동작하는 플래시 EEPROM에서, 메모리 셀의 독출모드 동작을 위해 약 +4.5V의 높은 전압이 생성될 필요가 있다. 따라서, 반도체 메모리는 또한 외부 공급전압보다 높게 승압된 출력신호를 생 성하기 위한 내부 승압회로(boosting circuit)를 일반적으로 포함한다.
도 1A에서, 워드라인용 승압 전압을 생성하는 종래의 기술의 개략도를 나타낸다. 승압회로(2)는 노드(N1)에서 전역(global) 워드라인 공급전압(VPXG)을 생성하는데 사용된다. 워드라인 공급전압(VPXG)은 대응하는 X-디코더(18)를 통해 메모리 어레이의 4개의 수직블록(10-16)의 섹터(S0-S127)의 적절한 워드라인으로 전달된다. 전역 워드라인 공급전압(VPXG)은 +3.0V의 입력 전원 전위보다 높은 +4.0V 내지 +5.0V의 범위에 있다. 이 승압 전압(VPXG)는 독출모드동작 동안 섹터의 모든 워드라인에서 유지되어야 하는 목표전압이다.
그러나, 워드라인에 인가된 승압 전압(VPXG)이 승압회로에 의해 생성되기 때문에, 승압 전압(VPXG)은 전원 전위(VCC), 프로세스 코너(process corner) 및 온도와 함께 크게 변할 것이다. 따라서, 워드라인 전압이 매우 부정확하여 독출동작 동안 에러가 발생한다. 또한, 이 승압 전압(VPXG)은 워드라인 로딩경로와 관련된 커패시턴스(5pF-8pF) 및 X-디코더에서 N-우물(N-well) 로딩경로와 관련된 기생 커패시턴스(약 30pF)를 모두 구동시켜야 한다. 따라서, 선택된 워드라인에서 승압 전압은 독출모드 동안 신속히 충전되어야 하는 높은 용량성 로딩에 의해 감소될 것이다.
이러한 관점에서, 선택된 워드라인 및 블록 선택 라인에서 정확한 전압제어를 생성하기 위해 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 방법을 제공할 필요가 있게 된다. 이것은 N-우물 기생 로딩 경로로부터 선택된 워드라인 및 블록 선택 라인 경로를 분리함으로써 본 발명의 의해 달성된다.
따라서, 본 발명의 전반적인 기술적 이점은 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 디바이스 및 방법을 제공하는 것으로서, 비교적 구성이 간단하고 제조가 용이하며 종래기술의 메모리디바이스에 비하여 독출 시에 빠른 시간 내에 블록 선택 라인 및 선택된 워드라인에서 정확한 전압제어를 향상시킨다.
본 발명의 기술적 이점은 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 디바이스 및 방법을 제공함으로써, 효율적인 측면에 기초하여 선택된 워드라인 및 블록 선택 라인에서 전압을 정확히 제어하는 것이다.
본 발명의 다른 기술적 이점은 제 1승압전압을 워드라인 N-우물 영역에 그리고 제 2승압전압을 선택된 워드라인에 개별적으로 인가하는 디코더회로를 포함하는 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 디바이스 및 방법을 제공함으로써, 워드라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 선택된 워드라인에서의 용량성 로딩을 감소시키는 것이다.
본 발명의 또 다른 기술적 이점은 워드라인 N-우물 영역을 구동시키는 전원 전위보다 높은 제 1승압전압을 생성하고 독출모드 동작 시 선택된 워드라인을 구동시키는 전원전위보다 높은 제 2승압전압을 생성하는 승압회로를 포함하는 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 디바이스 및 방법을 제공하는 것이다.
본 발명의 바람직한 실시예에 따라서, 메모리디바이스에서 용량성 로딩을 감소시켜서 선택된 워드라인에서 정확히 전압을 제어하는 방법이 제공된다. 제 1승압 전압은 워드라인 N-우물 영역을 구동하는 전원 전위보다 높게 생성된다. 제 2승압전압 역시 독출모드 동작 시 선택된 워드라인을 구동하는 전원 전위보다 높게 생성된다. 디코더 회로는 워드라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 선택된 워드라인에서의 용량성 로딩을 감소시키기 위해 제 1승압전압을 워드라인 N-우물 영역에 그리고 제 2승압전압을 선택된 워드라인에 개별적으로 인가하도록 제공된다.
도 1a는 워드라인용 승압전압을 생성하는 종래의 기술의 개략도이다.
도 1은 본 발명의 X-디코더 및 승압회로를 사용한 종래 64Mb의 NOR형 플래시 메모리 어레이 아키텍처의 블록도이다.
도 2a 및 2b는 함께 연결될 때, 본 발명의 원리에 따라서 구성된, 도 1의 메모리 어레이의 1섹터와 사용되는 X-디코더의 블록도이다.
도 3은 도 1의 VPXMUX 선택회로(20)의 상세 회로도이다.
도 4는 도 1의 VPSGMUX 선택회로(22)의 상세 회로도이다.
도 5는 도 2의 VPX 섹터 선택회로(42)의 상세 회로도이다.
도 6은 도 2의 수직 워드라인 디코더(44)의 상세 회로도이다.
도 7은 도 2의 선택 게이트용 섹터 선택 디코더(46a)의 상세 회로도이다.
도 8은 도 2의 수평 워드라인 디코더(48a)의 상세 회로도이다.
도 9는 도 2의 워드라인 구동회로(49)의 상세 회로도이다.
디코더 구조 및 플래시 메모리 X-디코더에서 용량성 로딩을 감소시키는 방법을 설명한다. 다음의 설명에서, 본 발명의 완벽한 이해를 위해 특정 회로구조 및 구성요소 등 여러 특정 상세가 개시된다. 그러나, 본 발명이 특정 상세 없이도 실시될 수 있다는 것은 당업자에게는 명백하다. 다른 예에서, 주지의 프로세스, 회로 및 제어라인들은 본 발명의 동작원리를 이해하는데 특별히 관련이 없기 때문에 명료화를 위해 의도적으로 생략하였다.
도면을 상세히 참조하면, 4개의 수직 블록(10, 12, 14, 16)을 포함하는 64Mb의 NOR형 플래시 메모리 아키텍처가 도 1에서 블록도 형태로 도시되어 있다. 블록(10-16) 각각은 32개의 섹터로 구성된다. 128개의 섹터(S0-S127) 각각은 256열의 워드라인과 2048행의 비트라인으로 배열된 512Kb의 데이터를 저장한다. 따라서, 메모리크기는 256(워드라인)×2048(비트)×128(섹터)=64Mb이다.
4개의 수직 블록(10-16) 중의 하나를 선택하기 위해, VPXGMUX 선택회로(20) 및 VPSGMUX 선택회로(22)가 제공된다(각각 하나만 도시됨). 실제로, 8개의 VPXGMUX 선택회로(20)가 사용되고, 각 수직블록(10-16)의 좌우측에 위치한다. 또한 4개의 VPSGMUX 선택회로(22)가 사용되고, 각 수직블록(10-16)의 좌측에 위치한다. 선택회로(20)는 제 1승압회로(23)로부터 라인(24))을 통해 승압신호(VBOOST_WL)를 수신하고 라인(26)을 통해 워드라인신호(VWORDLINE)를 수신한다. 선택회로(20)는 라인(27)을 통해 N-우물 신호(VPXGH)를 통과시키는데 사용된다. N-우물 신호(VPXGH)는 +4.5V 내지 +6.2V의 범위에 있고 워드라인 N-우물 영역에 연결될 수 있다. VPXGMUX 선택회로(20)는 또한 라인(28)을 통해 워드라인신호(VPXG)를 통과시 킨다. 워드라인신호(VPXG)는 약 +4.2V이고 선택된 워드라인에 연결될 수 있다. VPXGMUX 선택회로(20)의 상세 회로도가 도 3에 도시되어 있다.
유사하게, VPSGMUX 선택회로(22)는 제 2승압회로(29)로부터 라인(30)을 통해 승압신호(VBOOST_SG)를, 라인(32)을 통해 선택신호(VSEL)를, 라인(34)을 통해 선택 게이트신호(VSGATE)를 수신한다. VPSGMUX 선택회로(22)는 라인(36)을 통해 N-우물 신호(VPSGH)를 통과시키는데 사용된다. N-우물 신호(VPSGH)는 +4.5V 내지 +6.2V의 범위에 있고 선택 게이트 N-우물 영역에 연결될 수 있다. 발생기회로(22)는 또한 라인(38)을 통해 선택 게이트신호(VPSG)를 통과시킨다. 선택 게이트신호(VPSG)는 약 +1.5V이고 선택 게이트 트랜지스터들의 게이트에 연결될 수 있다. VPSGMUX 선택회로(22)의 상세 회로도가 도 4에 도시되어 있다.
또한, 본 발명의 복수의 X-디코더(18)가 수직블록(10-16) 사이 및 블록(10, 16)의 바깥 쪽에 위치하여, 그의 좌우측으로부터 각 섹터를 디코드한다. 도 1의 어레이 아키텍처의 섹터(S0-S127)의 한 섹터와 사용되는 X-디코더들 중 하나의 블록도가 도 2a 및 도 2b에 도시된다.
도 2a 및 도 2b에서 알 수 있는 바와 같이, 하나의 섹터(S)는 두 개의 어레이 블록(AB-1, AB-2)으로 형성되어 있다. 상위 어레이 블록(AB-1)의 위 부분 및 아래 부분에 선택 게이트 트랜지스터(SGT) 블록(40)이 연결된다. 마찬가지로, 하위 어레이 블록(AB-2)의 위 부분 및 아래 부분에 선택 게이트 트랜지스터(SGT) 블록(40)이 연결된다. X-디코더(18)는 선택된 수직 블록의 32개의 섹터 중의 하나를 선택하는 VPX 워드라인 섹터 선택 디코더(42), xd_vwl 수직 디코더(44), xd_sel 섹터 선택 디코더(46a, 46b), xd_hwl 수평 디코더(48a, 48b) 및 워드라인 드라이버(49)를 포함한다. 디코더(46a, 46b)는 그 구성이 동일하며, 디코더(46a)는 상위 어레이 블록(AB-1)과 함께 사용되고 디코더(46b)는 하위 어레이 블록(AB-2)과 함께 사용된다. 유사하게, 디코더(48a, 48b)는 그 구성이 동일하며, 디코더(48a)는 상위 어레이 블록(AB-1)과 관련이 있고 디코더(48b)는 하위 어레이 블록(AB-2)과 관련이 있다.
VPX 워드라인 섹터 선택 디코더(42)의 상세 회로도가 도 5에 도시되어 있다. VPX 디코더(42)는 라인(50)을 통해 VPSGMUX 선택회로(22)로부터 N-우물 신호(VPXGH)를 수신하고 라인(52)을 통해 워드라인신호(VPXG)를 수신한다. VPX 디코더(42)는 라인(54)에서 N-우물 전압(VPXH)을 발생시키고 라인(56)을 통해 섹터 선택 워드라인 전압(VPX)를 발생시킨다. VPX 디코더(42)는 한 쌍의 교차결합 P채널 트랜지스터(502, 504) 및 출력 트랜지스터(506, 508)를 포함한다. 트랜지스터(502, 504)의 소스 및 N-우물 영역이 함께 연결되고 N-우물 신호(VPXGH)를 수신하도록 연결된다. 트랜지스터(502)의 게이트 및 트랜지스터(504)의 드레인은 노드(NA2)에서 함께 연결된다. 트랜지스터(504)의 게이트 및 트랜지스터(502)의 드레인은 노드(NA1)에서 함께 연결된다.
출력 트랜지스터(506)는 함께 연결되고 또한 N-우물 신호(VPXGH)를 수신하도록 연결된 소스 및 N-우물 영역을 갖고 있다. 트랜지스터(506)의 게이트는 또한 노드(NA2)에 연결되고 드레인은 N-우물 전압(VPXH)을 제공하는 라인(54)에 연결된다. 출력 트랜지스터(508)는 개별적인 워드라인 신호(VPXG)를 수신하도록 연결된 소스, 노드(NA2)에 연결된 게이트 및 섹터 선택 워드라인 전압(VPX)을 제공하는 라인(56)에 연결된 드레인을 갖는다. 종래 기술과 달리, 트랜지스터(508)의 N-우물 영역 및 소스가 상호 분리되어 소스가 VPXGH 신호에 연결되어 있지 않기 때문에 VPXG 신호는 VPXGH 신호와 격리되어 있다.
동작에서, 노드(NA2)가 선택된 섹터에 대해 낮은 레벨에 있을 때, 트랜지스터(502)는 턴온되어 +4.5V 내지 +6.2V 사이에서 변하는 VPXH N-우물 전압을 라인(54)을 통해 생성한다. 또한, 트랜지스터(508)는 턴온되어 약 +3.8V의 VPX 워드라인 전압을 라인(56)을 통해 통과시킨다. 이러한 방법으로, N-우물 영역에 공급되는 라인(54) 상의 VPXH 전압이 워드라인에 공급되는 라인(56) 상의 VPX 전압과 분리된다는 것을 알 수 있다. 결과적으로, N-우물 영역 경로에 기인한 기생의 높은 용량성 로딩(약 30pF)은 워드라인 경로에 기인한 작은 용량성 로딩(약 5-8pF)과 분리된다. 워드라인 로딩경로에서 커패시턴스가 매우 작기 때문에, 정확한 전압이 선택된 워드라인에서 신속히 생성될 수 있다. 게다가, 높게 로드된 N-우물 로딩경로가 N-우물 로딩경로용 전압이 워드라인 전압에 요구되는 것처럼 정확히 제어될 필요가 없기 때문에 더욱 간단한 승압회로에 의해 구동될 수 있다.
xd_vwl 수직 워드라인 디코더(44)의 상세 회로도가 도 6에 도시되어 있다. 수직 워드라인 디코더(44)는 라인(58)을 통해 VPX 디코더(42)로부터 N-우물 전압(VPXH)를 수신하고, 라인(60)을 통해 섹터 선택 워드라인 전압(VPX)을 수신한다. 수직 디코더(44)는 선택 수직 워드라인 전압(VWL)을 라인(62)을 통해 생성한다. 수직 디코더(44)는 한 쌍의 교차 결합된 P채널 트랜지스터(602, 604) 및 출력 트랜지스터(606)를 포함한다. 트랜지스터(602, 604)의 소스 및 N-우물 영역은 함께 연결되고 N-우물 전압(VPXH)을 수신하도록 연결된다. 트랜지스터(602)의 게이트 및 트랜지스터(604)의 드레인은 노드(NN2)에서 함께 연결된다. 트랜지스터(604)의 게이트 및 트랜지스터(602)의 드레인은 노드(NN1)에서 함께 연결된다.
출력 트랜지스터(606)은 N-우물 신호(VPXH)를 수신하도록 연결된 N-우물 영역 및 섹터 선택 워드라인 전압(VPX)를 수신하도록 연결된 소스를 갖는다. 트랜지스터(606)의 게이트는 또한 노드(NN2)에 연결되고 드레인은 선택 수직 워드라인 전압(VWL)을 제공하는 라인(62)에 연결된다.
xd_sel 선택 게이트 디코더(46a, 46b)가 동일하기 때문에, 그들 중 하나만을 상세히 설명하는 것으로 충분하다. 선택 게이트 디코더(46a)의 상세 회로도가 도 7에 도시되어 있다. 디코더(46a)는 라인(64) 상에 VPSGMUX 선택기(22)로부터 N-우물 신호(VPSGH)를 수신하고 라인(66)을 통해 선택 게이트 신호(VPSG)를 수신한다. 디코더(46a)는 라인(68) 상에 선택된 게이트 전압(SEL)을 생성한다. 디코더(46a)는 한 쌍의 교차 결합 P채널 트랜지스터(702, 704) 및 출력 트랜지스터(706)를 포함한다. 트랜지스터(702, 704)의 소스 및 N-우물 영역은 함께 연결되고 N-우물 신호(VPSGH)를 수신하도록 연결된다. 트랜지스터(702)의 게이트 및 트랜지스터(704)의 드레인은 노드(SELB)에서 함께 연결된다. 트랜지스터(704)의 게이트 및 트랜지스터(702)의 드레인은 노드(NN4)에서 함께 연결된다. 출력 트랜지스터(706)은 N-우물 신호(VPSGH)를 수신하도록 또한 연결된 N-우물 영역 및 선택 게이트 신호(VPSG)를 수신하도록 연결된 소스를 갖는다. 따라서, 트랜지스터(706)의 소스 및 N-우물 영역이 상호 분리되고 소스가 VPSGH 신호에 연결되지 않기 때문에 VPSG 신호는 VPSGH 신호와 격리된다. 트랜지스터(706)의 게이트는 또한 노드(SELB)에 연결되고 드레인은 선택 게이트 전압(SEL)을 제공하는 라인(68)에 연결된다.
xd_hwl 수평 워드라인 디코더(48a, 48b)가 동일하기 때문에, 그들 중 하나만을 상세히 설명하는 것으로 충분하다. xd_hwl 수평 워드라인 디코더(48a)의 상세 회로도가 도 8에 도시되어 있다. 디코더(48a)는 라인(70)을 통해 VPX 발생회로(42)로부터 N-우물 전압(VPXH)를 수신한다. 디코더(48a)는 라인(72)을 통해 선택 수평 워드라인 전압(HWLP)를 생성한다. 수평 워드라인 디코더(48a)는 한 쌍의 교차 결합 P채널 트랜지스터(802, 804) 및 출력 트랜지스터(806)를 포함한다. 트랜지스터(802, 804)의 소스 및 N-우물 영역은 함께 연결되고 N-우물 신호(VPXH)를 수신하도록 연결된다. 트랜지스터(802)의 게이트 및 트랜지스터(804)의 드레인은 노드(NN3)에서 함께 연결된다. 트랜지스터(804)의 게이트 및 트랜지스터(802)의 드레인은 노드(NN0)에서 함께 연결된다. 출력 트랜지스터(806)은 N-우물 신호(VPSGH)를 수신하도록 또한 연결된 N-우물 영역 및 N-우물 신호(VPXH)를 수신하도록 연결된 소스를 갖는다. 트랜지스터(806)의 게이트는 또한 노드(NN3)에 연결되고 드레인은 선택 수평 워드라인 전압(HWLP)을 생성하는 라인(72)에 연결된다.
도 9를 참조하면, 128 워드라인 드라이버(49) 중 하나의 회로도를 도시한다. 섹터에서 256 워드라인의 각각에 대한 워드라인 드라이버가 있다는 것을 알아야 한다. 워드라인 드라이버(49)는 라인(74)을 통해 디코더(44)로부터 선택 수직 워드라인 전압(VWL)을, 라인(76)을 통해 VPX 발생회로(42)로부터 N-우물 신호(VPXH)를, 라인(78)을 통해 수평 디코더(48a)로부터 선택 수평 워드라인 전압(HWLP)을 수신한다. 워드라인 드라이버(49)는 라인(80)을 통해 선택된 워드라인 전압(WL)을 통과시킨다. 따라서, 워드라인 전압(VWL)은 트랜지스터(902)의 N-우물 영역 및 소스가 상호 분리되어 소스가 VPXH 신호에 연결되어 있지 않기 때문에 N-우물 신호(VPXH)와 격리되어 있다. 워드라인 디코더는 수직 워드라인 전압(VWL)을 수신하도록 연결된 소스를 갖는 P채널 트랜지스터(902), 수평 워드라인 전압(HWLP)을 수신하도록 연결된 게이트 및 선택된 워드라인 전압(WL)을 제공하는 라인(80)에 연결된 드레인을 포함한다. 트랜지스터(902)의 N-우물 영역은 N-우물 영역 신호(VPXH)를 수신하도록 연결된다. 동작에서, 트랜지스터(902)의 게이트 상의 수평 워드라인 전압이 낮을 때, 트랜지스터(902)는 턴온되어 라인(80)에 수직 워드라인 전압(VWL)을 공급한다.
상기 상세한 설명으로부터, 본 발명은 플래시 메모리 X-디코더에서의 용량성 로딩을 감소시키는 방법을 제공한다는 것을 알 수 있다. 본 발명의 디코더의 구성은 짧은 시간 내에 워드라인에서 정확한 전압을 생성시키기 위해 선택된 워드라인 상의 용량성 로딩을 감소시키도록 제 1승압전압을 워드라인 N-우물 영역에 그리고 제 2승압전압을 선택된 워드라인에 개별적으로 인가하는 디코더 회로를 포함한다.
본 발명의 바람직한 실시예로 고려된 것을 도시 및 설명하였으나, 다양한 변경 및 수정이 가해질 수 있으며 본 발명의 범위를 벗어나지 않고 구성요소가 균등물로 대체될 수 있다는 것은 당업자라면 알 수 있을 것이다. 또한, 본 발명의 중심적인 범위를 이탈하지 않고 특정 상황 또는 재료를 본 발명이 개시한 것에 적합하도록 많은 변경이 가해질 수 있다. 따라서, 본 발명은 본 발명을 수행하는데 고려 된 최선의 실시예에 한정되지 않으며, 첨부된 청구범위 내에 속하는 모든 실시예를 포함할 것이다.

Claims (10)

  1. 반도체 플래시 EEPROM 메모리 디바이스에 있어서,
    메모리 코어 셀 각각의 열이 워드라인에 연결되고 메모리 코어 셀 각각의 행이 비트라인에 연결되도록 배열된 메모리 코어 셀의 어레이와,
    메모리 코어 셀의 특정 블록을 선택하는 복수의 선택 게이트 트랜지스터(40) - 상기 각 선택 게이트 트랜지스터(40)의 게이트는 블록 선택 라인에 연결된다 - 와,
    상기 디바이스의 기판의 N-우물 영역 내에 형성된 트랜지스터 - 상기 트랜지스터는 블록 선택 라인 및 워드라인에 관련된 로딩경로를 형성한다 - 를 포함하는 디코딩 구조(18)와,
    워드라인 N-우물 영역을 구동하는 전원 전위보다 큰 제 1승압전압 및 독출모드 동작 시 선택된 워드라인을 구동하는 전원 전위보다 큰 제 2승압전압을 발생시키는 제 1승압회로수단(23)과,
    블록 선택 라인 N-우물 영역을 구동하는 전원 전위보다 큰 제 3승압전압 및 블록 선택 라인을 구동하는 전원 전위보다 큰 제 4승압전압을 발생시키는 제 2승압회로수단(29)을 포함하며,
    상기 디코딩 구조(18)는 상기 제 1승압전압을 상기 워드라인 N-우물 영역으로 그리고 상기 제 2승압전압을 상기 선택된 워드라인으로 개별적으로 인가하여 상기 워드라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 상기 선택된 워드라인 상의 용량성 로딩을 감소시키는, 상기 제 1 및 제 2승압전압에 응답하는 워드라인 디코딩 수단을 포함하고,
    상기 디코딩 구조(18)는 상기 제 3승압전압을 상기 블록 선택 라인 N-우물 영역으로 그리고 상기 제 4승압전압을 선택된 블록 선택 라인으로 개별적으로 인가하여 상기 블록 선택 라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 상기 블록 선택 라인 상의 용량성 로딩을 감소시키는, 상기 제 3 및 제 4승압전압에 응답하는 선택 게이트 디코딩 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제 1항에 있어서, 상기 워드라인 디코딩 수단은 상기 제 1 및 제 2승압전압을 수신하도록 연결된 입력과 N-우물 전압 및 선택 워드라인 전압을 개별적으로 발생시키는 출력을 갖는 워드라인 섹터 선택 디코더회로(42)를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  3. 제 2항에 있어서, 상기 워드라인 디코딩 수단은 N-우물 전압 및 섹터 선택 워드라인 전압을 수신하도록 연결된 입력과 선택 수직 워드라인 전압을 발생시키는 출력을 갖는 수직 워드라인 디코더회로(44)를 더 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  4. 제 3항에 있어서, 상기 선택 게이트 디코딩 수단은 상기 제 3 및 제 4승압전압을 수신하도록 연결된 입력 및 블록 선택 라인 전압을 발생시키는 출력을 갖는 섹터 선택 게이트 디코더회로(46a, 46b)를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  5. 제 4항에 있어서, 상기 선택 게이트 디코딩 수단은 워드라인 N-우물 영역 전압을 수신하도록 연결된 입력을 갖고 선택 수평 워드라인 전압을 발생시키는 수평 워드라인 디코더회로(48a, 48b)를 더 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  6. 제 5항에 있어서, 상기 디코딩 구조는 선택된 워드라인 전압을 발생시키는 상기 선택 수평 워드라인 전압 및 상기 선택 수직 워드라인 전압에 응답하는 워드라인 드라이버 수단(49)을 더 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  7. 제 1항에 있어서, 상기 제 1승압전압은 +4.5V 내지 +6.2V의 범위에 있는 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제 7항에 있어서, 상기 제 2승압전압은 약 +3.8V인 것을 특징으로 하는 반도체 메모리 디바이스.
  9. 제 8항에 있어서, 상기 제 4승압전압은 약 +1.5V인 것을 특징으로 하는 반도체 메모리 디바이스.
  10. 선택된 워드라인 및 블록 선택 라인에서 전압을 정확히 제어하도록 플래시 메모리 디바이스 - 상기 메모리 디바이스는 메모리 코어 셀 각각의 열이 워드라인에 연결되고 메모리 코어 셀 각각의 행이 비트라인에 연결되도록 배열된 메모리 코어 셀의 어레이와, 메모리 코어 셀의 특정 블록을 선택하며 자신의 각 게이트가 블록 선택 라인에 연결된 복수의 선택 게이트 트랜지스터(40)와, 상기 디바이스의 기판의 N-우물 영역 내에 형성되며 블록 선택 라인 및 워드라인에 관련된 로딩경로를 형성하는 트랜지스터를 포함하는 디코딩 구조(18)를 포함한다 - 에서의 용량성 로딩을 감소시키는 방법으로서,
    워드라인 N-우물 영역을 구동하는 전원 전위보다 큰 제 1승압전압 및 독출모드 동작 시 선택된 워드라인을 구동하는 전원 전위보다 큰 제 2승압전압을 발생시키는 단계와,
    블록 선택 라인 N-우물 영역을 구동하는 전원 전위보다 큰 제 3승압전압 및 블록 선택 라인을 구동하는 전원 전위보다 큰 제 4승압전압을 발생시키는 단계와,
    상기 워드라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 상기 선택된 워드라인 상의 용량성 로딩을 감소시키기 위해 상기 제 1승압전압을 상기 워드라인 N-우물 영역으로 그리고 상기 제 2승압전압을 상기 선택된 워드라인으로 개별적으로 인가하는 단계와,
    상기 블록 선택 라인 N-우물 영역과 관련된 높은 용량성 로딩에 기인한 상기 블록 선택 라인 상의 용량성 로딩을 감소시키기 위해 상기 제 3승압전압을 상기 블록 선택 라인 N-우물 영역으로 그리고 상기 제 4승압전압을 선택된 블록 선택 라인으로 개별적으로 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020027016962A 2000-06-13 2001-06-04 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법 KR100708915B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/593,303 2000-06-13
US09/593,303 US6208561B1 (en) 2000-06-13 2000-06-13 Method to reduce capacitive loading in flash memory X-decoder for accurate voltage control at wordlines and select lines
PCT/US2001/018081 WO2001097230A2 (en) 2000-06-13 2001-06-04 Method to reduce capacitive loading in flash memory x-decoder for accurate voltage control at wordlines and select lines

Publications (2)

Publication Number Publication Date
KR20030014265A KR20030014265A (ko) 2003-02-15
KR100708915B1 true KR100708915B1 (ko) 2007-04-18

Family

ID=24374212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016962A KR100708915B1 (ko) 2000-06-13 2001-06-04 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법

Country Status (11)

Country Link
US (1) US6208561B1 (ko)
EP (1) EP1297534B1 (ko)
JP (1) JP4737918B2 (ko)
KR (1) KR100708915B1 (ko)
CN (1) CN1264169C (ko)
AT (1) ATE357046T1 (ko)
AU (1) AU2001266701A1 (ko)
BR (1) BR0111684A (ko)
DE (1) DE60127260T2 (ko)
TW (1) TW512352B (ko)
WO (1) WO2001097230A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536613B1 (ko) * 2004-04-09 2005-12-14 삼성전자주식회사 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리장치 및 그것의 프로그램 방법
US7525853B2 (en) * 2005-08-12 2009-04-28 Spansion Llc Semiconductor device and method for boosting word line
KR100672104B1 (ko) * 2005-10-28 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 소자
JP6164048B2 (ja) * 2013-11-01 2017-07-19 セイコーエプソン株式会社 半導体記憶装置及びそれに用いられる回路装置
JP2017228325A (ja) 2016-06-20 2017-12-28 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
JP2019053799A (ja) * 2017-09-14 2019-04-04 東芝メモリ株式会社 半導体記憶装置
TWI686806B (zh) * 2019-02-13 2020-03-01 旺宏電子股份有限公司 記憶體裝置
JP7048794B1 (ja) 2021-05-06 2022-04-05 ウィンボンド エレクトロニクス コーポレーション 半導体装置および動作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521812A (ja) * 1991-07-16 1993-01-29 Toshiba Corp 不揮発性半導体メモリ
JP3441087B2 (ja) * 1991-12-25 2003-08-25 株式会社東芝 不揮発性半導体記憶装置
CN1126112C (zh) * 1994-11-29 2003-10-29 三菱电机株式会社 产生正负高压的电源输出电位复位电路
JPH09306187A (ja) * 1996-05-10 1997-11-28 Nec Corp 不揮発性半導体記憶装置
US5841696A (en) * 1997-03-05 1998-11-24 Advanced Micro Devices, Inc. Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path
JP2964982B2 (ja) * 1997-04-01 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置
JP2956645B2 (ja) * 1997-04-07 1999-10-04 日本電気株式会社 半導体装置
WO1999027537A1 (en) * 1997-11-21 1999-06-03 Macronix International Co., Ltd. On chip voltage generation for low power integrated circuits
JP3705925B2 (ja) * 1998-04-13 2005-10-12 株式会社ルネサステクノロジ Ｍｏｓ集積回路および不揮発性メモリ
ITTO980497A1 (it) * 1998-06-05 1999-12-05 St Microelectronics Srl Decodificatore di riga per un dispositivo di memoria a bassa tensione di alimentazione.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US06111809, US05917354, US05841696

Also Published As

Publication number Publication date
US6208561B1 (en) 2001-03-27
WO2001097230A3 (en) 2002-05-30
TW512352B (en) 2002-12-01
AU2001266701A1 (en) 2001-12-24
KR20030014265A (ko) 2003-02-15
DE60127260D1 (de) 2007-04-26
ATE357046T1 (de) 2007-04-15
BR0111684A (pt) 2003-07-01
JP4737918B2 (ja) 2011-08-03
WO2001097230A2 (en) 2001-12-20
DE60127260T2 (de) 2007-12-20
JP2004503898A (ja) 2004-02-05
EP1297534B1 (en) 2007-03-14
CN1264169C (zh) 2006-07-12
EP1297534A2 (en) 2003-04-02
CN1439161A (zh) 2003-08-27

Similar Documents

Publication Publication Date Title
US7110295B2 (en) Semiconductor data processing device
JP4417383B2 (ja) フラッシュメモリ用昇圧基板／タブプログラミング
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
US5687117A (en) Segmented non-volatile memory array with multiple sources having improved source line decode circuitry
KR100909627B1 (ko) 플래시 메모리소자
US6466478B1 (en) Non-volatile semiconductor memory device
US6704224B2 (en) Non-volatile semiconductor memory apparatus
KR20170142881A (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
JP2009211744A (ja) 半導体記憶装置
JP2003242792A (ja) 不揮発性半導体記憶装置
US6778446B2 (en) Non-volatile semiconductor memory apparatus
US6717854B2 (en) Non-volatile semiconductor memory apparatus
US6829173B2 (en) Semiconductor memory device capable of accurately writing data
JP2003272395A (ja) 不揮発性半導体記憶装置
US6163481A (en) Flash memory wordline tracking across whole chip
US6868012B2 (en) System and methods for manufacturing non-volatile semiconductor memory apparatus
KR100708915B1 (ko) 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법
KR100254565B1 (ko) 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
US6493268B1 (en) Circuit device for performing hierarchic row decoding in non-volatile memory devices
KR100629987B1 (ko) 3층 금속 배선을 이용한 플래시 메모리 아키텍처
US6137727A (en) Reduction of oxide stress through the use of forward biased body voltage
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR0176116B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee