DE19724221B4

DE19724221B4 - Nichtflüchtiger Speicher

Info

Publication number: DE19724221B4
Application number: DE19724221A
Authority: DE
Inventors: Woong Lim Choi
Original assignee: LG Semicon Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1996-10-01
Filing date: 1997-06-09
Publication date: 2006-03-23
Anticipated expiration: 2017-06-10
Also published as: JP3284358B2; KR100232190B1; KR19980025410A; CN1178378A; US5801993A; DE19724221A1; TW310477B; CN1119813C; JPH10112195A

Abstract

Nichtflüchtiger Speicher mit:
– einer Vielzahl von Programmier-/Auswählleitungen (51), die in Zeilenrichtung verlaufend mit Abstand getrennt voneinander angeordnet sind;
– einer Vielzahl von Bitleitungen (52), die rechtwinklig zu den Programmier-/Auswählleitungen in Spaltenrichtung verlaufend mit Abstand getrennt voneinander angeordnet sind, um eine Matrix aus einer Vielzahl von Rechtecken zu bilden;
– einer Vielzahl von Steuerleitungen (53), die in Spaltenrichtung benachbart zu den Bitleitungen verlaufen und diesen eineindeutig zugeordnet sind;
– einer Vielzahl von Zellen (54), von denen jeweils eine in jedem Rechteck angeordnet ist und jede folgendes aufweist:
– eine Source (55), die gemeinsam mit den Sources in den in derselben Spalte angeordneten Zellen mit einer der Bitleitungen verbunden ist,
– einen Drain (56), der so gemeinsam mit den Drains in den in derselben Spalte angeordneten Zellen mit einer der Bitleitungen verbunden ist, daß die Drains (56) jeweils mit einer Source (55) einer in Zeilenrichtung...

Description

Die Erfindung betrifft einen nichtflüchtigen Speicher.

Um mit der in den letzten Jahren erfolgten Ausweitung von Anwendungen nichtflüchtiger Speicher, wie als Flash-EEPROMs und Flash-Speicherkarten, Schritt zu halten, sind umfangreiche Forschungs- und Entwicklungsvorhaben für derartige Speicher erforderlich.

Allgemein gesagt, besteht bei der Verwendung nichtflüchtiger Halbleiterspeicher, wie EEPROMs und Flash-EEPROMs, als Massenspeichermedien der Nachteil, dass es höchst schwierig ist, die hohen Kosten pro Bit dieser Speicher zu überwinden. Für eine Anwendung nichtflüchtiger Speicher auf tragbare Erzeugnisse sind nichtflüchtige Speicherchips mit geringerem Energieverbrauch erforderlich. Um die Kosten pro Bit abzusenken, werden intensive Untersuchungen zu mehreren Bits pro Zelle ausgeführt.

Die Packungsdichte eines herkömmlichen nichtflüchtigen Speichers entspricht auf eineindeutige Weise der Anzahl von Speicherzellen. Eine Mehrbitzelle speichert dagegen mehr als zwei Bits in einer Speicherzelle, wodurch die Datendichte auf derselben Chipfläche erhöht wird, ohne die Größe einer Speicherzelle zu verringern.

Um eine Mehrbitzelle zu realisieren, müssen mehr als zwei Spannungsschwellenpegel in jede Speicherzelle programmiert werden. Um z.B. zwei Bits an Daten pro Zelle zu speichern, müssen die jeweiligen Zellen mit 22, d.h. vier Schwellenpegeln, programmiert werden. Hierbei entsprechen die vier Schwellenpegel den logischen Zuständen 00, 01, 10 bzw. 11.

Bei einem Mehrpegelprogramm besteht das kritischste Problem darin, dass die jeweiligen Schwellenspannungspegel statistische Verteilung aufweisen. Der Streuungswert beträgt ungefährt 0,5 V.

Wenn die Streuung durch genaues Einstellen der jeweiligen Schwellenpegel verringert wird, können mehr Pegel programmiert werden, was seinerseits die Anzahl von Bits pro Zelle erhöht. Um die Spannungsstreuung zu verringern, existiert ein Programmierungsverfahren unter Verwendung wiederholten Programmierens und Verifizierens.

Gemäß diesem Verfahren wird eine Reihe von Spannungsimpulsen an die Zellen angelegt, um die nichtflüchtigen Speicherzellen auf vorgesehene Schwellenpegel zu programmieren. Um zu verifizieren, ob eine Zelle den vorgesehenen Schwellenpegel erreicht hat, wird zwischen den jeweiligen programmierenden Spannungsimpulsen ein Lesevorgang ausgeführt.

Wenn der Schwellenpegel während des Verifizierens den vorgesehenen Schwellenpegel erreicht, endet die Programmierung. Bei diesem Verfahren des wiederholten Programmierens und Verifizierens ist es schwierig, die Fehlerstreuung des Schwellenwerts aufgrund der begrenzten Impulsbreite der Programmierspannung zu verringern. Außerdem wird der Algorithmus des wiederholten Programmierens und Verifizierens durch eine zusätzliche Schaltung realisiert, was die Fläche von Peripherieschaltungen auf einem Chip erhöht. Ferner verlängert das Wiederholungsverfahren die Programmierzeit. Um diesen Nachteil zu überwinden, schlug R. Cernea von SunDisk Co., Ltd. im am 06. Juni 1966 erteilten US-Patent Nr. 5,422,842 ein Verfahren zum gleichzeitigen Programmieren und Verifizieren vor.

1A zeigt ein Symbol- und Schaltbild für den von Cernea vorgeschlagenen nichtflüchtigen Speicher. Wie es in 1A dargestellt ist, besteht eine nichtflüchtige Speicherzelle aus einem Steuergate 1, einem potentialungebundenen Gate 2, einer Source 3, einem Kanalbereich 4 und einem Drain 5.

Wenn an das Steuergate 1 und den Drain 5 Spannungen angelegt werden, die dazu ausreichen, einen Programmiervorgang zu verursachen, fließt ein Strom zwischen dem Drain 5 und der Source 3. Dieser Strom wird mit einem Bezugsstrom verglichen, und wenn er einen den Bezugsstrom entsprechenden oder einen kleineren Wert erreicht, wird ein Programmierabschlusssignal erzeugt.

Der oben genannte Ablauf ist in 1B veranschaulicht.

Die Selbstverifizierung eines programmierten Zustands gleichzeitig mit dem Programmieren, wie dies bei diesem Stand der Technik erfolgt, kann in gewissem Umfang den Nachteil überwinden, wie er bei wiederholter Programmverifi zierung auftritt.

Jedoch schlägt R. Cernea weder die Verwendung eines gesonderten Programmiergates für den Programmiervorgang noch die Verwendung einer Struktur vor, bei der die Pfade für den Programmierstrom und den Mess oder Verifizier)strom vollständig getrennt sind. Darüber hinaus wird der Schwellenpegel nicht durch eine an das Steuergate der Speicherzelle angelegte Spannung eingestellt. Daher ist eine gesonderte Optimierung für Programmier- und Messvorgänge schwierig. Die nicht getrennten Ströme zum Programmieren und Überwachen führen zu einer direkten Steuerung der Schwellenspannung einer Zelle. Außerdem schlägt das am 27. August 1991 erteilte US-Patent Nr. 5,043,940 ein Verfahren zum Ausführen eines Mehrpegel-Programmiervorgangs vor, bei dem an jeden Anschluss der Speicherzelle angelegte Spannungen fixiert werden, während Bezugsströme für jeweilige Pegel variiert werden. Bei diesen Verfahren ist, wie es in 1B dargestellt ist, die Beziehung zwischen den zum Messen verwendeten Bezugsströmen und den Zellenschwellenspannungen weder explizit noch linear.

Daher bestehen bei einem Programmierverfahren vom Strom gesteuerten Typ, wie dies bei den oben genannten bekannten Techniken verwendet wird, der Nachteil, dass eine direkte und effektive Mehrpegelsteuerung nicht einfach ist.

Um diese Probleme zu überwinden, schlug der Erfinder ein Programmierverfahren vom spannungsgesteuerten Typ vor, bei dem eine genaue Einstellung der Schwellenspannung einer Zelle mittels einer an das Steuergate der Zelle angelegten Spannung verfügbar gemacht ist (US-Patent Nr. 55,566,111A). Gemäß diesem Verfahren ist die Verschiebung der Schwellenspannung einer Zelle genau identisch der Verschiebung der Steuergatespannung. Daher kann die Schwellenspan nung in ganz idealer Weise eingestellt werden. Bei diesem Verfahren wird jedoch zu Beginn eines Programmiervorgangs der Kanal eines Transistors eingeschaltet (d.h. invertiert), damit ein Strom durch ihn fließt, und der Strom an einem Drain nimmt ab, während die Programmierung fortschreitet, bis er eine vorbestimmte Bezugsstromstärke erreicht, wenn der Programmiervorgang beendet wird, um dafür zu sorgen, dass zu Beginn eines Programmiervorgangs der maximale Strom fließt, der danach abnimmt, was einen hohen Anfangsstromverbrauch fördert.

Indessen können die Zellenstrukturen von EEPROMs und Flash-EEPROMs abhängig von der Position des potentialungebundenen Gates auf dem Kanalbereich in zwei Arten eingeteilt werden. Die erste Art ist die einfache Stapelgatestruktur, bei der das potentialungebundene Gate den Kanalbereich vollständig überdeckt, und die zweite Art ist die Struktur mit unterteiltem Kanal, bei der das potentialungebundene Gate nur einen Abschnitt des Kanalbereichs zwischen der Source und dem Drain überdeckt. Der Kanalbereich ohne darüberliegendes potentialungebundenes Gate wird als Auswähltransistor bezeichnet, wobei der Auswähltransistor und der Transistor mit dem potentialungebundenen Gate, die in Reihe geschaltet sind, eine Speicherzelle aufbauen.

Die Zelle vom Typ mit unterteiltem Kanal wird abhängig von Verfahren zum Herstellen des Auswähltransistors ebenfalls in zwei Arten eingeteilt, nämlich eine Zelle mit verschmolzenem und gleichzeitig unterteiltem Gate, bei der eine Steuergateelektrode des Transistors mit potentialungebundenem Gate und eine Gateelektrode des Auswähltransistors zu einer Elektrode integriert sind, und eine Zelle mit unterteiltem Gate, bei der die Steuergateelektrode des Transistors mit potentialungebundenem Gate und die Gateelektrode des Auswähltransistors getrennt sind. Der Auswähltransistor wurde eingeführt, um Probleme hinsichtlich eines übermäßigen Löschens zu verhindern und um die Erzeugung eines kontaktlosen scheinbaren Massearrays zu vereinfachen. Außerdem wurde die Zelle mit unterteiltem Gate eingeführt, um die Injektion heißer Elektronen von der Sourceseite her zu vereinfachen.

2A zeigt ein Diagramm einer herkömmlichen nichtflüchtigen Speicherzelle vom einfachen Stapelgatetyp, und 2B zeigt ein Diagramm einer herkömmlichen nichtflüchtigen Speicherzelle vom Typ mit unterteiltem Kanal. Diese 2A und 2B veranschaulichen Strukturen herkömmlicher nichtflüchtiger Speicherzellen, zusammen mit Löschprozessen. In 2A repräsentiert die Bezugszahl 6 ein Steuergate, 7 ein potentialungebundenes Gate, 8 eine Source, 9 einen Drain, 10 einen Kanalbereich und 11 ein Gate zur Verwendung beim Löschen. In 2B repräsentiert die Bezugszahl 13 ein Steuergate, 14 ein potentialungebundes Gate, 15 eine Source, 16 einen Drain, 17 einen Kanalbereich und 18 ein Gate zur Verwendung beim Löschen.

Gemäß den 2A und 2B erhält, da die Löschgates 11 und 18 solche sind, die während des Programmiervorgangs nicht erforderlich sind, jede der in den 2A und 2B dargestellten herkömmlichen Zellen tatsächlich eine Struktur, die mit einer Doppel-Polygatestruktur übereinstimmt. Zusammengefasst gesagt, war bei allen bekannten Techniken, da ein Programmiervorgang nur mit Elektroden des Steuergates, der Source und/oder des Drains ausgeführt wurde, die Unterteilung von Pfaden für einen Programmierstrom und einen Verifizier (oder Mess strom innerhalb einer Speicherzelle schwierig, was zum Nachteil führte, dass eine direkte und wirkungsvolle Mehrpegelsteuerung schwierig war.

Eine Zelle mit unterteiltem Kanal verwendet einen Mechanismus zum Injizieren heißer Elektronen als Programmierverfah ren, wobei eine Zelle mit verschmolzenem unterteiltem Gate einen drainseitigen Mechanismus zum Injizieren heißer Elektronen verwendet, während eine Zelle mit unterteiltem Gate einen sourceseitigen Mechanismus zum Injizieren heißer Elektronen verwendet. Wie bei anderen EEPROMs wird zum Löschen FN-Tunneln verwendet.

Zellen mit aufgeteiltem Kanal, die einen Injektionsmechanismus für heiße Elektronen verwenden, haben wegen des Stroms für den Programmiervorgang einen größeren Energieverbrauch, als dies im Fall von Tunneln der Fall ist. Außerdem besteht bei einer Zelle mit verschmolzenem aufgeteiltem Gate die Schwierigkeit, dass zweimal verschiedene Arten von Ioneninjektion in den Drainbereich auszuführen sind, um bessere Injektion heißer Ladungsträger zu erzielen, und bei einer Zelle mit unterteiltem Gate besteht eine Schwierigkeit hinsichtlich einer Optimierung der Dicke eines Oxidfilms zwischen dem Auswähltransistor und dem Transistor mit potentialungebundenem Gate, um bessere Ladungsträgerinjektion zu erzielen und um dafür zu sorgen, dass ein anfänglicher Lesestrom korrekt fließt und eine Beeinträchtigung dieses Lesestroms verhindert ist, wie sie von einer Beeinträchtigung des Oxidfilms herrühren kann.

Auch wurde bei einer herkömmlichen Zelle mit unterteiltem Kanal das Injizieren von Elektronen (Programmieren = Schreiben von Daten) durch Injektion heißer Ladungsträger durch einen Gateoxidfilm angrenzend an einen Kanal ausgeführt, und das Löschen von Elektronen (Löschen von Daten) wurde entweder durch ein drittes Gate, abweichend von einem Auswählgate oder dem Steuergate, oder durch einen Gateoxidfilm angrenzend an einen Kanal oder durch das Steuergate ausgeführt.

Obwohl die nichtflüchtige Speicherzelle und das Verfahren zum Programmieren derselben gemäß dem US-Patent Nr. U55,745,412A durch denselben Erfinder zur Anwendung eines Programmierverfahrens mit Spannungssteuerung geeignet sind, besteht der Nachteil eines hohen Energieverbrauchs beim Programmieren .

Die US 5 091 882 beschreibt eine nichtflüchtige Speicherzelle, die in einem Substrat einen Drain, eine Source und dazwischen einen Kanalbereich aufweist. Auf einem Gateisolierfilm liegt ein potentialungebundenes Gate, auf dem über einem weiteren Isolierfilm ein Steuergate angeordnet ist. Benachbart zu diesem Stapelaufbau von potentialungebundenem Gate und Steuergate ist ein Löschgate vorgesehen, daß durch einen Gateisolierfilm vom Kanalbereich im Substrat und durch einen weiteren Isolierfilm vom Stapelaufbau aus potentialungebundenem Gate und Steuergate getrennt ist.

Die US 5 280 446 betrifft einen Halbleiterspeicher, bei dem ein potentialungebundenes Gate durch einen Gateisolationsfilm vom Substrat getrennt auf einem Kanalbereich zwischen einer Source und einem Drain angeordnet ist. Über dem potentialungebunden Gate liegt ein Steuergate. Ein Auswahlgate, das als Wortleitung ausgebildet ist, liegt benachbart zum Stapelaufbau aus potentialungebundenem Gate und Steuergate und überdeckt den Kanalbereich zwischen Source und Drain benachbart zum potentialungebunden Gate.

Dabei sind jeweils entweder die Drains oder die Sources benachbarter Speicherzellen einer Zeile miteinander verbunden. Aufgrund dieses Aufbaus ist es erforderlich, daß beim Programmieren einer Speicherzelle dafür gesorgt werden muß, daß die benachbarte Speicherzelle nicht ebenfalls programmiert wird. Hierzu wird an die Sourceleitung der benachbarten Speicherzelle die gleiche Spannung angelegt, wie an die den beiden Speicherzellen gemeinsame Drainleitung.

Der Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen Speicher zu schaffen, der nicht nur die gleichzeitige Verifizierung des Programmiervorgangs während des Programmierens auf zwei oder mehr Pegel erlaubt, sondern der auch einen Kanalzustand einer Zelle während des Programmierens überwacht, um das Programmieren bei einem vorbestimmten Kanalzustand zu beenden.

Diese Aufgabe wird durch den Speicher nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.

Erfindungsgemäß sind also die einzelnen Feldeffekttransistoren der Speicherzellen einer Speicherzeile jeweils so miteinander verbunden, daß die Source der einen Zelle mit dem Drain der in Zeilenrichtung benachbarten Zelle verbunden ist. Die Auswähl-/Programmiergates sind zeilenweise mit den Wortleitungen verbunden, während die Steuergates spaltenweise mit jeweils einer dieser Spalte eindeutig zugeordneten Steuerleitung in Verbindung stehen.

Aufgrund dieser Verschaltung wird es ermöglicht, eine Speicherzelle eindeutig für einen Programmiervorgang anzusprechen, in dem die für den Programmiervorgang erforderlichen Spannungen über die entsprechenden Leitungen angelegt werden, ohne daß spezielle Maßnahmen erforderlich wären, um die Programmierung nicht ausgewählter, benachbarter Zellen zu verhindern.

Die beigefügten Zeichnungen, die für ein weiteres Verständnis der Erfindung sorgen sollen, veranschaulichen Ausfü rungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
1A veranschaulicht eine Schaltung der üblichsten nichtflüchtigen Speicherzelle;
1B ist ein Kurvenbild zum Erläutern eines Autoverifizier-Programmier-Prinzips für die nichtflüchtige Speicherzelle von 1A;
2A ist ein Schaltbild einer bekannten nichtflüchtigen Speicherzelle mit einer einfachen Stapelgatestruktur;
2B ist ein Schaltbild einer bekannten nichtflüchtigen Speicherzelle mit einer Struktur mit unterteiltem Kanal;
3A ist eine Schaltung einer nichtflüchtigen Speicherzelle gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
3B ist ein Schaltbild, das die nichtflüchtige Speicherzelle 3A hinsichtlich ihrer Funktionen zeigt;
3C ist ein Diagramm, das Strompfade in der in 3A dargestellten nichtflüchtigen Speicherzelle hinsichtlich eines Programmiervorgangs zeigt;
4 ist ein Diagramm, das den Prozess eines Stromerfassungsverfahrens zum Programmieren einer nichtflüchtigen Speicherzelle veranschaulicht;
5A – 5H sind Diagramme, die Signalverläufe an verschiedenen Knotenpunkten in 4 zeigen;
6 ist ein Flussdiagramm, das einen Prozess auf einen oder mehrere Pegel gemäß der Erfindung veranschaulicht;
7A zeigt eine kapazitive Ersatzschaltung der in 3A dargestellten nichtflüchtigen Speicherzelle;
7B veranschaulicht die Beziehung zwischen den zu programmierenden Schwellenpegeln und entsprechend angelegten Steuergatespannungen, sowie die Beziehung zwischen der anfänglichen Spannung am potentialungebundenen Gate für jeden Pegel und Bezugsströmen bei einer Programmierung auf mehrere Pegel;
7C ist ein Kurvenbild, das Ein-/Ausschaltpunkte eines Transistors sowie die Beziehung zwischen einem Programmierendpunkt und einem Drainstrom beim Programmieren auf mehrere Pegel zeigt;
8A ist ein Diagramm zum Erläutern eines Prozesses zum Programmieren einer nichtflüchtigen Speicherzelle unter Verwendung des erfindungsgemäßen Spannungserfassungsverfahrens;
8B zeigt eine Schaltung eines anderen Ausführungsbeispiels des in 8A dargestellten Spannungsdetektors;
9A zeigt eine Schaltung eines nichtflüchtigen Speichers gemäß einem bevorzugten Ausführungsbeispiel der Erfindung; und
9B zeigt eine Tabelle mit Spannungen, wie sie jeder Leitung im nichtflüchtigen Speicher in 9A zugeführt werden.
3A zeigt eine Schaltung einer nichtflüchtigen Speicherzelle gemäß einem bevorzugten Ausführungsbeispiel der Erfin dung, mit einem Programmier-/Auswählgate zum Ausführen eines Auswählvorgangs für eine Zelle zum Programmieren (Mehrpegelprogrammieren) mindestens zweier Pegel unter Verwendung extern zugeführter Ladungsträger, einem potentialungebundenen Gate zum Speichern von Ladungsträgern beim Löschen und zum Liefern der Ladungsträger an das Programmier-/Auswählgate beim Programmieren, einem Steuergate zum Steuern der Menge von Ladungsträgern, wie sie beim Programmieren vom potentialungebundenen Gate an das Programmier-/Auswählgate geliefert werden, und einer Transistoreinheit mit einem potentialungebundenen Gate, dem Programmier-/Auswählgate, einem Kanalbereich sowie einer Source und einem Drain zum Einspeichern der Ladungsträger im potentialungebundenen Gate durch den Kanalbereich bei einem Löschvorgang und zum Verifizieren der Menge von Ladungsträgern, wie sie vom potentialungebundenen Gate an das Programmier-/Auswählgate geliefert werden, beim Programmieren.
3B zeigt eine Schaltung mit der nichtflüchtigen Speicherzelle von 3A hinsichtlich deren Funktionen, einschließlich eines Programmier-/Auswählgates 31, eines potentialungebundenen Gates 32, das beim Löschen auf die höchste Schwellenspannung geladen wird, um negative Ladungen (Elektronen) einzuspeichern, und um beim Programmieren die eingespeicherten negativen Ladungen an das Programmier-/Auswählgate zu liefern, eines Steuergates 33 zum Steuern der vom potentialungebundenen Gate 32 zum Programmieren an das Programmier-/Auswählgate 31 gelieferten Ladungsmenge, eines Speichertransistors 34, der beim Löschen zum Einspeichern von Elektronen in das potentialungebundene Gate 32 auf die höchste Schwellenspannung geladen wird, und eines Auswähltransistors 35 zum Auswählen einer Zelle in einem Anfangsstadium des Programmierens und zum Verifizieren der Menge der Elektronen, wie sie vom potentialungebundenen Gate 32 an das Programmier-/Auswählgate 31 geliefert werden.
Gemäß 3B umfasst der Speichertransistor 34 das potentialungebundene Gate 32, die Source 36, den Drain 37 sowie einen Kanalbereich 38 zwischen der Source 36 und dem Drain 37. Der Auswähltransistor 35 umfasst das Programmier-/Auswählgate 31, den Drain 37 und den Kanalbereich 38. Da der Auswähltransistor 35 und der Speichertransistor 34 einen anderen Kanalbereich 38, eine Source 36 und einen Drain 37 gemeinsam aufweisen, stimmen die 3A und 3B überein. Die Tunneldiode TD in 3B dient dazu, das Ladungsträger nur vom potentialungebundenen Gate 32 zum Programmier-/Auswählgate 31 entnommen werden.
Das in 3C dargestellte System führt eine Programmierung auf zwei oder mehr Pegel unter Verwendung des Steuergates 33, des Programmier-/Auswählgates 31 und des potentialungebundenen Gates 32 zum Programmieren der in 3A dargestellten nichtflüchtigen Speicherzelle und zum Überwachen der Menge negativer Ladungen aus, wie während dieser Programmierung auf zwei oder mehr Pegel vom potentialungebundenen Gate 32 durch den Kanalbereich 38 im Auswähltransistor 35 an das Programmier-/Auswählgate 31 geliefert, um die Beendigung des Programmierens klarzustellen. Daher führen das Steuergate 33, das potentialungebundene Gate 32 und das Programmier-/Auswählgate 31 nur die Funktion des Programmierens auf zwei oder mehr Pegel aus, während andererseits der Auswähltransistor 35 nur die Funktion des Überwachens der Menge an Ladungen ausführt, wie sie vom potentialungebundenen Gate 32 zum Programmier-/Auswählgate 31 geliefert werden. Außerdem wird in einem nichtflüchtigen Speicher mit einer Vielzahl von Zellen das Programmier-/Auswählgate 31 auch als Einrichtung zum Auswählen von Zellen beim Programmieren verwendet. D.h., dass ein zu programmierender Bereich von einem zu verifizierenden Bereich vollkommen getrennt ist und diese zwei Bereiche beim Löschen über das potentialungebundene Gate 32 und bei der Zellenauswahl für den Programmiervorgang sowie bei diesem selbst über das Programmier-/Auswählgate verbunden sind. Tatsächlich bilden das potentialungebundene Gate 32 und das Programmier-/Auswählgate 31, die sich im Programmierbereich befinden, bei der Herstellung einer nichtflüchtigen Speicherzelle eine Tunneldiode innerhalb einer dünnen dielektrischen Schicht, die zwischen ihnen angeordnet ist und Tunneln ermöglicht. Demgemäß erfolgt die Programmierung mittels eines Tunnelmechanismus durch die Tunneldiode. Im Vergleich damit verwendet die herkömmliche nichtflüchtige Speicherzelle, wie es erläutert wurde, kein Programmier-/Auswählgate 31, und sie führt das Programmieren zusammen mit dem Verifizieren über den Drain 37 und den Kanalbereich 38 des Transistors 34 aus. Daher unterscheidet sich die Erfindung hinsichtlich dieser Gesichtspunkte vom Stand der Technik.
Nun werden Verfahren zum Ausführen einer Programmierung auf zwei oder mehr Pegel für die in den 3A – 3C veranschaulichte nichtflüchtige Speicherzelle erläutert. Für diese Erläuterung ist ein Programmiervorgang als Datenschreibvorgang definiert, während ein Löschvorgang als Vorgang definiert ist, bei dem alle Daten in einem Löschblock auf denselben Zustand gebracht werden. Daher kann der Begriff des Löschens für einen Datenblock von mindestens zwei Bits definiert werden. Ein Datenlöschvorgang kann ein Zustand sein, in dem eine Schwellenspannung einer nichtflüchtigen Speicherzelle entweder niedrig oder hoch ist, und ein Löschvorgang kann entweder als Injektion von Elektronen in das potentialungebundene Gate oder als Entnahme von Elektronen aus diesem definiert werden. Bei der Erfindung ist der Zustand, bei dem die Schwellenspannung die höchste ist, als Löschzustand definiert.
Bei den angegebenen Verfahren zum Programmieren einer nicht flüchtigen Speicherzelle existieren ein Spannungserfassungsverfahren und ein Stromerfassungsverfahren. Als erstes wird das Stromerfassungsverfahren erläutert.
4 ist ein Diagramm, das einen Prozess gemäß einem Stromerfassungsverfahren zum Programmieren einer nichtflüchtigen Speicherzelle veranschaulicht. Das in 4 dargestellte Diagramm umfasst eine erste Spannungsquelle 39, eine zweite Spannungsquelle 40, eine dritte Spannungsquelle 41, eine vierte Spannungsquelle 42, einen Stromdetektor 43 und die in den 3A – 3B veranschaulichte nichtflüchtige Speicherzelle 100. Das Symbol Ps repräsentiert ein von außen angelegtes Startsignal für das Programmieren auf dem Pegel i, und V_ST repräsentiert ein Programmierstopsignal.
Die erste Spannungsquelle 39 liefert für das Programmieren auf den Pegel i während eines Programmiervorgangs auf mehrere Pegel eine Spannung V_C,i(i = 0, 1, 2,..., n–1) an das Steuergate 33 der nichtflüchtigen Speicherzelle 100. Demgemäß wird die Spannung V_C,i für das Programmieren auf jeden Pegel verändert. Die zweite Spannungsquelle 40 liefert eine Spannung V_PS für Programmieren auf mindestens zwei Pegel an das Programmier-/Auswählgate 31. Diese Spannung V_PS hat immer einen konstanten, positiven Wert. Die dritte Spannungsquelle 41 induziert am Drain 37 ein Potential V_D zum Überwachen eines programmierten Zustands während eines Programmierens auf mindestens zwei Pegel, d.h. zum Überwachen eines Stroms I_D,i(t) durch den Drain 37, und die vierte Spannungsquelle 42 gibt eine Spannung V_S an die Source 42. Diese Spannung V_S ist entweder die Massespannung oder eine Spannung unter V_D.
Der Stromdetektor 43 gibt während des Programmierens auf den Schwellenpegel i das Programmierstopsignal V_ST aus, wenn der durch den Drain 37 fließende Strom I_D,i(t) eine Bezugsstrom stärke I_REF (z.B. einen Schwellenstrom I_th erreicht). Ein Zeitpunkt t_pi repräsentiert den Abschlusszeitpunkt des Programmiervorgangs. Der Bezugsstrom I_REF im Stromdetektor 43 hängt von den elektrischen Eigenschaften der nichtflüchtigen Speicherzelle ab. Dieser Bezugsstrom I_REF kann als Strom I_th bei einer Schwellenspannung definiert sein. Der Strom I_D,i(t) durch den Drain 37 kann auch als zeitabhängige Stromstärke definiert werden. Dieser Strom I_D,t(t) repräsentiert den Strom durch den Drain 37, wie durch eine Spannung V_F,i(t) am potentialungebundenen Gate 32 während des Programmierens auf den Pegel i bestimmt, mit sehr kleinem Leckstrom entsprechend dem ausgeschalteten Zustand (= Zustand unter der Schwelle) des Kanals im Anfangsstadium des Programmierens, wobei dieser ausgeschaltete Zustand während des Ablaufs des Programmierens solange andauert, bis der Kanal eingeschaltet wird, wenn die Stromstärke stark ansteigt. Wenn die erhöhte Stromstärke den Bezugsstrom I_REF des Stromdetektors 43 erreicht, erzeugt dieser das Programmierstopsignal V_TS.
Unter den oben genannten Annahmen wird nun unter Bezugnahme auf die 4, 5A – 5H sowie 6 ein Prozess für ein Programmieren auf mindestens zwei Pegel unter Verwendung der Drainstromerfassung erläutert.
Die 5A – 5H sind Diagramme, die Signalverläufe an verschiedenen Knoten in 4 zeigen, und 6 ist ein Flussdiagramm, das einen erfindungsgemäßen Prozess des Programmierens auf mindestens zwei Pegel veranschaulicht. Es ist angenommen, dass die zu programmierende Zelle vor dem Programmieren gelöscht ist. Der Löschzustand ist dabei der höchste Pegel. Ferner ist angenommen, dass die Transistoren in den Zellen, von denen eine in den 3A, 3B und 3C und in 4 dargestellt ist, n-FETs sind, von denen jeder über einen in einem p-Substrat ausgebildeten n-Kanal verfügt. Es könnte aber auch ein p-FET mit einem in einem n-Substrat ausgebildeten p-Kanal angenommen werden. In diesem Fall können dieselben Vorgänge wie oben erläutert, ausgeführt werden, wenn die Polaritäten der angelegten Spannungen umgekehrt werden und die Symbole für die entsprechenden Knoten- und Schwellenspannungen auf umgekehrte Weise definiert werden.
Beim Anlegen eines externen Programmierstartsignals Ps für ein Programmieren auf mindestens zwei Pegel, wie in 5A dargestellt, wird eine positive Spannung V_C,i, die an das Steuergate 33 anzulegen ist, für das Programmieren auf den Pegel i eingestellt. Gleichzeitig mit dem Einstellen der positiven Spannung V_C,i wird der Stromdetektor 43 so aktiviert, dass er eine Änderung der Ladungsmenge am potentialungebundenen Gate 32 verifiziert. Gleichzeitig mit dem Anlegen des in 5A dargestellten Programmierstartsignals Ps werden die positive Spannung V_ps, wie sie in 5D dargestellt ist, und die negative Spannung V_C,i, wie sie in 5C dargestellt ist, von der ersten Spannungsquelle 39 bzw. der zweiten Spannungsquelle 40 an das Steuergate 33 bzw. das Programmier-/Auswählgate 31 angelegt. Demgemäß entsteht zwischen dem Programmier-/Auswählgate 31 und dem potentialungebundenen Gate 32 eine Tunnelspannung V_tun,i(t), um negative Ladungen vom potentialungebundenen Gate 32 für das Programmieren auf den Pegel i an das Programmier-/Auswählgate zu liefern. D.h., dass damit begonnen wird, durch Tunneln Elektronen vom potentialungebundenen Gate 32 zum Programmier-/Auswählgate 31 hin zu entnehmen.
Gleichzeitig mit dem Anlegen der Spannungen V_C,i und V_PS an das Steuergate 33 bzw, das Programmier-/Auswählgate 31, oder nach diesem Anlegevorgang, werden die Drainspannung V_d und die Sourcespannung V_S von der dritten Spannungsquelle 41 bzw. der vierten Spannungsquelle 42 an den Drain 37 und die Source 36 angelegt. Außerdem wird der Stromdetektor 43 aktiviert. Beim Anlegen der Spannungen V_C,i, V_PS und V_d an das Steuergate 33, das Programmier-/Auswählgate 31 bzw. den Drain 37 wird eine Spannung V_F,i(t), wie in 5D dargestellt, für das Programmieren auf den Schwellenpegel i durch den Ladevorgang im potentialungebundenen Gate 32 erzeugt. Dabei werden V_C,i und V_PS so angelegt, dass die anfängliche Spannung V_F,i am potentialungebundenen Gate den Kanalbereich 38 des FET abschaltet, d.h., dass die Anfangsspannung niedriger als die Schwellenspannung V^F _TH am potentialungebundenen Gate 32 ist.
Demgemäß fließt im Anfangsstadium kein Strom durch den Drain 37. Wenn der Programmiervorgang fortschreitet, werden vom potentialungebundenen Gate 32 Elektronen entnommen, was die Spannung V_F,i(t) an ihm erhöht. Wenn die Spannung am potentialungebundenen Gate die in 5D dargestellte Schwellenspannung V^F _TH erreicht, fließt der in 5E dargestellte Strom I_D,i(t) durch den Drain 37, der im Anfangsstadium am kleinsten ist und mit ansteigender Spannung am potentialungebundenen Gate aufgrund der Übertragung von Elektronen von diesem an das Programmier-/Auswählgate 31 ansteigt, wenn der Programmiervorgang fortschreitet. Der Stromdetektor 43 überwacht diesen Drainstrom I_D,i(t) während des Programmierens auf den Schwellenpegel i. Wenn der Drainstrom I_D,i(t) den in 5E dargestellten vorbestimmten Wert I_REF (z.B. eine Schwellenspannung) erreicht, wird dies dahingehend ausgelegt, dass die Programmierung auf den Schwellenpegel i abgeschlossen ist, weswegen das in 5F dargestellte Programmierstopsignal V_ST erzeugt wird.
Hierbei wurde zwar erläutert, dass der Stromdetektor 43 den durch den Drain fließenden Strom I_D,i(t) überwacht, jedoch kann auch tatsächlich die Änderung der Spannung oder der Ladungsmenge am potentialungebundenen Gate 32 während des durch 5D veranschaulichten Programmiervorgangs überwacht werden. Außerdem kann die Überwachung des Stroms I_D,i(t) als Überwachung der Leitfähigkeit im Kanalbereich 38 erklärt werden.
Gemäß 4 wird das Programmierstopsignal V_ST an die erste und zweite Spannungsquelle 39 und 40 gegeben, und auf dieses Programmierstopsignal V_ST hin, liefern die erste und/oder zweite Spannungsquelle 39 und 40 eine negative Spannung V_C,i bzw. eine positive Spannung V_Ps an das Steuergate 33 bzw. das Programmier-/Auswählgate 31. D.h., dass dann, wenn einmal erkannt wurde, dass der Strom I_D,i(t) zum Zeitpunkt t_p,i höher als der Schwellenstrom I_th ist, die Programmierung auf den Schwellenpegel i abgeschlossen ist. Daher repräsentiert t_p,i den Zeitpunkt, zu dem der Schwellenpegel i einprogrammiert ist.
In diesem Fall erreicht, wie es in 5E dargestellt ist, wenn der Drainstrom I_D,i(t) den Bezugsstrom I_REF erreicht, die Spannung am potentialungebundenen Gate eine Bezugsspannung V^F _REF, die dem Bezugsstrom I_REF entspricht. Daher wird der Bezugsstrom I_REF tatsächlich vorab auf einen Wert eingestellt, der der Schwellenspannung V^F _TH am potentialungebundenen Gate 32 entspricht, wobei dieser Wert bei der Herstellung eines nichtflüchtigen Speichers bestimmt wird. D.h., dass, gemäß 3, da der Speicher-Feldeffekttransistor 34 für den Verifiziervorgang das potentialungebundene Gate 32 und die Source 36 enthält, diese Schwellenspannung V^F _TH tatsächlich der Schwellenspannung des Kanals 38 entspricht. Es sei darauf hingewiesen, dass ein Programmier-Abschlusszeitpunkt, der immer der Zeitpunkt ist, zu dem die Spannung am potentialungebundenen Gate die Schwellenspannung V^F _TH erreicht, für die Programmierung auf jeden beliebigen Schwellenpegel dieselbe ist. Dies ist eines der Merkmale, das die Erfindung vom Stand der Technik gemäß R. Cernea unterschei det.
5H ist ein Diagramm, das eine Änderung der Schwellenspannungen V^C _TH,1 und V^C _TH,2 am Steuergate 33 zeigt, wenn der Schwellenpegel i der Pegel eins bzw. zwei ist. 5H zeigt auch, dass die Schwellenspannung V^C _TH,1 am Steuergate 33 abnimmt, wenn der Pegelrang während der Programmierung auf mehrere Pegel höher wird, was dadurch erfolgen kann, dass die Spannung V_C,i während des Programmierens verringert wird. Hierbei liegt der Grund dafür, dass die Zeiten t_p,1 und t_p,2 für das Programmieren auf den ersten und zweiten Pegel voneinander verschieden sind, darin, dass Schwankungen der Steuergatespannung V_C,i und der Schwellenspannung V^C _TH,i für die jeweiligen Pegel verschieden sind.
Indessen ist 5G ein Kurvenbild, das Änderungen der Ladungsmenge am potentialungebundenen Gate 32 ausgehend von einer anfänglichen Ladungsmenge Q_F,0(0) auf die Ladungsmenge Q_F,1(t_P,1) zum Zeitpunkt, zu dem die Programmierung auf den ersten Schwellenpegel abgeschlossen ist, bzw. auf die Ladungsmenge Q_F,2(t_P,2) zum Zeitpunkt, zu dem die Programmierung auf den zweiten Schwellenpegel abgeschlossen ist, für den Fall zeigt, dass der Schwellenpegel i der erste bzw. zweite Pegel ist. Es ist erkennbar, dass dann, wenn die Spannungen V_F,1(t) und V_F,2(t) am potentialungebundenen Gate 32 die Bezugsspannung V^F _REF für dieses potentialungebundene Gate 32, entsprechend dem Bezugsstrom I_REF(t = t_P,1, t = t_P,2) erreichen, die Ladungsmenge am potentialungebundenen Gate 32 von der Anfangsmenge Q_F,0(0) auf die Menge Q_F,1(t_P,1) bzw. die Menge Q_F,2(t_P,2) abgenommen hat. Nach Abschluss des Programmiervorgangs werden die Werte Q_F,1(t_P,1) und Q_F,2(_tP,2) aufrechterhalten.
7A veranschaulicht eine kapazitive Ersatzschaltung der in 3A dargestellten nichtflüchtigen Speicherzelle.
Unter Bezugnahme auf diese 7A wird die Beziehung zwischen der von der ersten Spannungsquelle 39 an das Steuergate 33 angelegten Spannung V_C,i und der Schwellenspannung für den entsprechenden Pegel, was ein wichtiges Ergebnis der Erfindung darstellt, erläutert. In 7A repräsentiert C_C die Kapazität zwischen dem Steuergate 33 und dem potentialungebundenen Gate 32, C_PS repräsentiert die Kapazität zwischen dem Programmier-/Auswählgate 31 und dem potentialungebundenen Gate 32, C_D repräsentiert die Kapazität zwischen dem Drain 37 und dem potentialungebundenen Gate 32, und C_S repräsentiert die Kapazität zwischen der Source 36 und dem potentialungebundenen Gate 32.
Die Summe CT dieser Kapazitäten ist durch die folgende Gleichung (1) gegeben: CT = CC + CPS + CD + CS + CB (1).
Die Kopplungskoeffizienten der jeweiligen Kapazitäten sind durch die folgenden Gleichungen (2) definiert: αC = CC/CT, αD = CD/CT, αps = CPS/CT, αS = CS/CT und αB = CB/CT (2).
In diesem Fall ist der Einfachheit halber angenommen, dass die Substrat- und die Sourcespannung die Massespannung sind.
Gemäß 7A kann die Spannung am potentialungebundenen Gate 32 während des Programmierens durch die folgende Gleichung (3) ausgedrückt werden: VF(t) = αCVC + αpsVps + αDVD(t) + QF(t)/CT = αC[VC – VC TH(t)] + αPVP + αDVD(t) (3), wobei Q_F(t) die Menge von Ladungen auf dem potentialungebundenen Gate 32 repräsentiert.
Für das Programmieren ist die Schwellenspannung V^C _TH(t) am Steuergate 33 durch die folgende Gleichung (4) repräsentiert: VC TH(t) = –QF(t)/CC (4).
Anders gesagt, kennzeichnet in der Gleichung (4) V^C _TH(t) eine Verschiebung der Schwellenspannung wie zum Zeitpunkt t am Steuergate 33 gemessen. Die Verschiebung der Schwellenspannung bezieht sich auf eine Schwellenspannung, wie sie am Steuergate gemessen wird und durch die auf dem potentialungebundenen Gate angesammelten Ladungen hervorgerufen wird. Die am Steuergate 33 gemessene Schwellenspannung V^C _TH(t) ist als Spannung am Steuergate 33 zu dem Zeitpunkt definiert, zu dem der Drainstrom I_D(t) den Bezugsstrom I_REF (z.B. den Schwellenstrom I_TH) am Stromdetektor 43 erreicht. Wie erläutert, kann der Schwellenstrom I_TH wahlfrei definiert werden (z.B. als I_TH = 1 μA). Die Schwellenspannung V^F _TH am potentialungebundenen Gate 32 ist die dem aus dem potentialungebundenen Gate 32, der Source 36 und dem Drain 37, wie in 3 dargestellt, bestehenden Speicher-Feldeffekttransistor eigene Schwellenspannung, die von den Herstellbedingungen wie der Kanalionenimplantation und der Dicke des Gateisolators beim Herstellvorgang der in 3 dargestellten nichtflüchtigen Speicherzelle abhängt. Daher ist die Schwellenspannung V^F _TH des potentialungebundenen Gates 32 immer konstant. Jedoch hängt die Schwellenspannung V^C _TH am Steuergate 33 von der Menge von Ladungen Q_F auf dem potentialungebundenen Gate 32 ab.
Wie erläutert, wird der Programmiervorgang für jeden Pegel zwangsweise dann beendet, wenn die Spannung V_F(t) am poten tialungebundenen Gate 32 unter die Bezugsspannung V^F _REF für das potentialungebundene Gate 32 (z.B. die Schwellenspannung VV^F _TH) abgenommen hat. Es ist anmerkenswert, dass dann, wenn die Drainspannung V_D konstant ist, der Strom I_D(t) von der Spannung am potentialungebundenen Gate 32 abhängt und eine eineindeutige Beziehung zur Spannung V_F,i am potentialungebundenen Gate 32 hat. Demgemäß entspricht der Programmierstopzeitpunkt für jeden Pegel dem Zeitpunkt, zu dem der Strom I_D(t) den Schwellenstrom I_TH erreicht, und er entspricht auch dem Zeitpunkt t_P, zu dem der Programmiervorgang abgeschlossen ist. Daher kann beim Programmieren auf jeden Schwellenpegel die Spannung V_F(t_P) am potentialungebundenen Gate 32 zum Zeitpunkt des Abschließens des Programmiervorgangs durch die folgende Gleichung (5) angegeben werden: VF(tP) = VF TH = αC[VC – VC TH(tP)] + αpsVps + αdVd(tp) (5).
Durch Umordnen der Gleichung (5) hinsichtlich der von der ersten Spannungsquelle 39 an das Steuergate 33 angelegten Spannung V_C wird die folgende Gleichung (6) erhalten: VC TH(tP) = VC + (αpsVps + αdVd – VF REF)/αC = VC + V1 (6),
wobei V1 wie folgt definiert ist: V1 = (αpsVps + αdVd – VF REF)/αC (7).
Wenn die drei Parameter, nämlich die Spannung V_ps am Programmier-/Auswählgate, die Drainspannung V_D und die Bezugsspannung V^F _REF so eingestellt werden, dass V1 zum Zeitpunkt des Beendens des Programmierens auf jeden Pegel eine festgelegte Konstante ist, ist die Beziehung zwischen den Verschiebungen der Steuergatespannung V_C und der Schwellenspannung V^C _TH linear.
Die einfachste Art, V1 zu einer festen Konstante zu machen, besteht darin, die Spannung V_ps am Programmier-/Auswählgate und die Drainspannung V_D jeweils für das Programmieren auf jeden Pegel zu einer festen Konstante zu machen und die Bezugsspannung V^F _REF zu einer Konstante für das Programmieren auf jeden einzelnen Pegel zu machen. Die Bezugsspannung V^F _REF konstant zu machen, entspricht einem Konstantmachen des Bezugsstroms I_REF. Jedoch wird, wie dies aus der Gleichung (5) erkennbar ist, der Zweck nur dann erreicht, wenn die Werte der Spannung V_ps am Programmier-/Auswählgate und der Drainspannung V_D zum Endzeitpunkt des Programmierens auf jeden Pegel jeweils gleich sind. D.h., dass dadurch, dass die Spannung V_ps am Programmier-/Auswählgate und die Drainspannung V_D zeitabhängige Variable sein können, der Zweck nur dann erreicht wird, wenn ihre Werte zum Endzeitpunkt des Programmierens auf jeden Pegel übereinstimmen. Aus der Gleichung (5) ist auch erkennbar, dass die Steuergatespannung V_C für jeden Pegel ebenfalls eine zeitabhängige Variable sein kann. In diesem Fall ist der Wert von V_C in der Gleichung (5) der Wert zum Endzeitpunkt des Programmierens auf jeden Pegel.
Wie erläutert, kann, wenn V1 für das Programmieren auf jeden Pegel zu einer Konstante gemacht wird, die Steuergatespannung V_C,i, wie sie für das Programmieren auf den Schwellenpegel i erforderlich ist, wie folgt gemäß der Gleichung (6) ausgedrückt werden: Vc TH,1 = VC,i + V1(mit i = 0, 1, 2, 3,..., n–1) (8).
Aus dieser Gleichung ergibt sich, dass die zu programmierenden Schwellenpegel und die den Schwellenpegeln entsprechend angelegten Steuergatespannungen linear mit der Steigung 1 sind. Entsprechend sind die Ladungsmengen im potentialungebundenen Gate 32, entsprechend der Gleichung (4), ebenfalls linear zu den Steuergatespannungen.
Da, wie oben angegeben, V1 eine Konstante ist, kann die i-te Verschiebung ΔV_C,i der an das Steuergate 33 während des Programmierens auf mehrere Pegel angelegten Spannung direkt gemäß der folgenden Gleichung (9) ausgedrückt werden: ΔVC,i = ΔVC TH (9).
Aus den Gleichungen (8) und (9) ist es ersichtlich, dass die Verschiebung der Schwellenspannung durch eine Verschiebung der Steuergatespannung beim Programmieren auf mindestens zwei Pegel genau eingestellt werden kann. Es ist auch ersichtlich, dass die Steuergatespannung genau die Schwellenspannung wird, wenn die in der Gleichung (7) angegebene Konstante auf null gesetzt wird.
Es könnten die folgenden zwei Verfahren zum Überwachen eines Programmiervorgangs verwendet werden, wenn die obige Schlussfolgerung auf das Programmieren eines nichtflüchtigen Speichers angewandt wird.
Das erste Verfahren ist ein Kanal-EIN-AUF-AUS-Verfahren, bei dem der Kanal im Anfangsstadium des Programmierens eingeschaltet wird, um dafür zu sorgen, dass der größte Drainstrom fließt, wobei Elektronen in das potentialungebundene Gate injiziert werden, wenn der Programmiervorgang abläuft, um dafür zu sorgen, dass die Spannung am potentialungebundenen Gate abnimmt, was eine Abnahme des Drainstroms zur Folge hat, bis dieser Drainstrom einen vorbestimmten Bezugsstrom erreicht, zu welchem Zeitpunkt die Programmierung beendet wird.
Das zweite Verfahren ist ein Kanal-AUS-AUF-EIN-Verfahren, das entgegengesetzt zum Kanal-EIN-AUF-AUS-Verfahren ist und bei dem Spannungen an jede Elektrode angelegt werden, um nicht nur den Kanal im Anfangsstadium des Programmierens auszuschalten, d.h. um dafür zu sorgen, dass die Spannung am potentialungebundenen Gate niedriger als die Schwellenspannung V^F _TH für das potentialungebundene Gate ist, sondern um auch dafür zu sorgen, dass Elektronen an das potentialungebundene Gate abgezogen werden. Daher steigt, wenn der Programmiervorgang weiterschreitet, die Spannung am potentialungebundenen Gate so an, dass sie am Ende, wenn der Kanal eingeschaltet wird, höher als die Schwellenspannung V^F _TH für das potentialungebundene Gate ist. Der Stoppzeitpunkt für den Programmiervorgang kann der Moment sein, zu dem der Kanal eingeschaltet wird, oder es kann jeder beliebige Zeitpunkt nach dem Einschalten sein. D.h., dass der Bezugsstrom der Schwellenstrom oder ein beliebiger Strom über diesem sein kann.
Im Fall eines Programmierens auf mehr als zwei Pegel ändern sich, wenn die Steuergatespannungen, wie sie jedem Pegel entsprechen, variiert werden, auch die anfänglichen Spannungen am potentialungebundenen Gate für die Programmierung auf jeden Pegel. Dieser Prozess ist aus 7B gut ersichtlich. Hierbei ist der Wert V^F _REF (oder I_REF) für die Programmierung auf jeden Pegel eine Konstante, und V_C,i fällt, wenn die Rangordnung des Pegels abnimmt. Außerdem ist der Drainstrom vor dem Einschalten null, und der Einschaltpunkt und der Programmierendpunkt hängen von den Eigenschaften eines Transistors ab. Dieser Prozess ist aus 7C gut erkennbar.
Das in-AUF-Aus-Verfahren ist in dem US-Patent mit der Nw. 5,566,111A, wie vom selben Erfinder offenbart, gut beschrieben. Die Erfindung betrifft das oben genannte AUS-AUF-EIN-Verfahren sowie eine neue nichtflüchtige Speicherzelle, ein Bauteil und ein Speicherarray, bei denen die ses AUS-AUF-EIN-Verfahren einfach anwendbar sind. Im Vergleich mit dem EIN-AUF-AUS-Verfahren ist es bekannt, dass das AUS-AUF-EIN-Verfahren sehr kleinen Energieverbrauch aufweist. Auch kann dann, wenn der der Schwellenspannung entsprechende EIN-Moment als Programmierendpunkt erfasst wird, ein Messverstärker sehr einfach realisiert werden.
Gemäß der obigen theoretischen Schlussfolgerung kann beim AUS-AUF-EIN-Programmierverfahren, wenn eine Verschiebung ΔV^C _TH,i vom Löschzustand, der dem höchsten Pegel entspricht, auf einen der entsprechenden Schwellenpegel erkannt wird, die Programmierung für diesen Pegel dadurch erfolgen, dass ein Wert als Steuergatespannung angelegt wird, der dadurch erhalten wird, dass die Verschiebung ΔV^C _TH,i auf einen gewünschten Pegel vom bereits bekannten höchsten Pegel V_C,0 abgezogen wird, wobei dieser Wert beim Programmieren verwendet wird, und dass dann der automatische Abschluss des Programmierens durch eine Erfassungsschaltung (den Stromdetektor 43 im Fall dieses Ausführungsbeispiels) erfolgt.
Wenn es beabsichtigt ist, den Tunnelmechanismus beim Programmieren zu verwenden, wird eine positive Spannung an das Auswähl-/Programmiergate 31 angelegt, eine negative Spannung wird an das Steuergate 33 angelegt und eine Minimalspannung (z.B. 1 V), die dazu ausreicht, den Strom zwischen dem Drain 37 und der Source 36 zu überwachen (zu erfassen) wird dazu verwendet, den Auswähltransistor 35 einzuschalten und ein elektrisches Feld zu errichten, das dazu ausreicht, für ein Tunneln zwischen dem potentialungebundenen Gate 32 und dem Programmier-/Auswählgate 31 zu sorgen. Der Auswähltransistor 34 sollte eingeschaltet werden, da während des Programmierens ein Überwachen des Zustands des Kanals (dessen Leitfähigkeit), d.h. des Drainstroms, möglich sein sollte.
Nun werden Verfahren zum Bestimmen der Steuergatespannung V_C,0 und des Bezugsstroms I_REF zur Verwendung beim Programmieren auf den höchsten Pegel erläutert.
Wenn der gewünschte höchste Pegel V^C _TH,0, die Auswähl-/Programmiergatespannung V_ps, die Drainspannung V_D, die Sourcespannung V_S und die Substratspannung V_B einer vorgegebenen Speicherzelle bestimmt sind, verbleiben in den Gleichungen (7) und (8) die zwei Parameter der Spannung V_C,0 und der Bezugsspannung V^F _REF. Da die Spannung V_ps am Auswähl-/Programmiergate V_ps, die Drainspannung V_D und die Sourcespannung V_S festliegen, entspricht der Wert V^F _REF in eineindeutiger Weise dem Wert IREF• Dann werden, nachdem die Speicherzelle auf den höchsten gewünschten Schwellenpegel V^C _TH,0 eingestellt wurde, die Spannungen V_C,0, V_ps, V_D, V_S und V_B an die Speicherzelle angelegt und es wird ein anfänglicher Drainstrom I_G,0(0) gemessen. Dieser Strom I_G,0(0) ist dabei tatsächlich der Strom I_REF. In diesem Fall wird V_C,0 unter Berücksichtigung der Programmierzeit bestimmt. Wenn V_C,0 einmal bestimmt ist, kann I_REF gemäß dem oben genannten Verfahren bestimmt werden. Der Wert I_REF kann durch verschiedene andere Verfahren als das Obige gemessen werden.
In den bisherigen Erläuterungen sind Fälle dargelegt, bei denen der durch die Gleichung (7) ausgedrückte Wert V1 als feste Konstante eingestellt ist. Wenn die Parameter in der Gleichung (7) so eingestellt werden, dass V1 für die Programmierung auf jeden Pegel variiert wird, wie es aus der Gleichung (8) ersichtlich ist, ist die Beziehung zwischen der Steuergatespannung V_C,i und der entsprechenden Schwellenspannung V^C _TH,i nicht linear. Demgemäß haben die Verschiebung der Steuergatespannung und die Verschiebung der entsprechenden Schwellenspannung voneinander verschiedene Werte. In diesem Fall können, durch Einstellen des Bezugsstroms I_REF in geeigneter Weise für jeden Pegel die Schwellenspannungen für jeden Pegel nur dann auf gewünschte Werte programmiert werden, wenn die nichtlineare Beziehung zwischen der Steuergatespannung V_C,i und der entsprechenden Schwellenspannung V^C _TH,i experimentell erhalten wird.
Bisher wurden Verfahren zum Programmieren auf mindestens einen Pegel erläutert.
Nachfolgend wird ein Löschverfahren unter Verwendung des oben genannten Programmierverfahrens erläutert, wobei wie zuvor ein n-Transistor als Beispiel verwendet wird.
Wie bereits definiert, ist beim erfindungsgemäßen Programmierverfahren das Löschen eine Injektion von Ladungsträgern (oder Elektronen) in das potentialungebundene Gate. Daher kann ein Löschen entweder durch Injektion heißer Ladungsträger oder durch Tunneln erfolgen.
Bei der Erfindung bedeutet der Löschzustand den Fall, dass der Schwellenpegel am höchsten ist, d.h. V^C _TH,0. Anders gesagt, werden alle nichtflüchtigen Speicherzellen innerhalb eines vorgegebenen Löschblocks auf den höchsten Pegel programmiert. Demgemäß kann ein Löschprozess gemäß den folgenden Schritten ausgeführt werden.
Als erstes werden Elektronen so injiziert, dass die Schwellenpegel aller Zellen innerhalb eines ausgewählten Blocks höher als der Pegel 0, d.h. V^C _TH,0 werden. Dann werden, mit dem Pegel null, bei dem die Spannung am Steuergate 33 den Wert V_C,0 hat, alle ausgewählten Zellen programmiert. Hierbei kann, wie erläutert, der Wert V_C,0 nach Belieben in geeigneter Weise eingestellt werden.
Bei den bisherigen Ausführungsbeispielen sind zwar n-Transistoren als Beispiel verwendet, wenn jedoch das erfindungsgemäße Programmierverfahren auf einen p-Transistor angewandt wird, kann dasselbe Ergebnis erzielt werden, wenn die Polaritäten der angelegten Spannungen geändert werden. Jedoch bewirkt in diesem Fall die Abnahme der Spannung am potentialungebundenen Gate aufgrund der Injektion von Elektronen in dieses, dass der Transistor vom ausgeschalteten in den eingeschalteten Zustand übergeht. Daher sollten im Fall eines p-Transistors Spannungen so an jedes Gate und jeden Anschluss angelegt werden, dass der Kanal im Anfangsstadium ausgeschaltet ist und Elektronen mit fortschreitender Zeit in das potentialungebundene Gate injiziert werden.
Da das Konzept der bisher erläuterten Erfindung unabhängig vom Programmiermechanismus erläutert ist, ist es ersichtlich, dass das Konzept der Erfindung auf jeden Typ von Programmiermechanismus anwendbar ist, der durch die Gleichung (3) ausdrückbar ist.
Bisher wurden Programmierprozesse gemäß dem Stromerfassungsverfahren erläutert.
Nun wird unter Bezugnahme auf die 8A und 8B ein Programmierprozess gemäß dem Spannungserfassungsverfahren erläutert. Dieser Programmierprozess gemäß dem Spannungserfassungsverfahren entspricht tatsächlich beinahe den Programmierprozessen gemäß dem Stromerfassungsverfahren. 8A zeigt ein Diagramm zum Erläutern des Programmierprozesses gemäß der Erfindung unter Verwendung des Spannungserfassungsverfahrens, wobei tatsächlich Übereinstimmung mit 4 mit Ausnahme der Tatsache besteht, dass anstelle des in 4 dargestellten Stromdetektors 43 ein Spannungsdetektor 44 verwendet ist.
Der Spannungsdetektor 44 kann, in seiner einfachsten Form eine Bezugsspannungsquelle 45 und einen zwischen diese und den Drain 37 geschalteten Widerstand 46 aufweisen. Auch kann dieser Spannungsdetektor 44 die Bezugsspannungsquelle und eine zwischen diese und den Drain geschaltete Diode aufweisen. Demgemäß überwacht der Spannungsdetektor 44 während des Programmierens die Spannung am Drain 37. Wenn der Spannungsdetektor 44 die Drainspannung V_D,TH zum Zeitpunkt erkennt, zu dem die Spannung V_F,i am potentialungebundenen Gate 32 während des Überwachens eine vorgegebene Schwellenspannung V^F _TH erreicht, gibt er ein Programmierstopsignal V_ST aus. Die Drainspannung V_D,TH ist beim Programmieren auf alle Pegel konstant. Ähnlich wie beim Stromerfassungsverfahren wird das Programmieren beendet, wenn die erste Spannungsquelle 39 und/oder die zweite Spannungsquelle 40 auf dieses Programmierstopsignal hin nicht mehr die Steuergatespannung V_C,i und die Programmgatespannung V_P liefern.
Nun wird ein bevorzugtes Ausführungsbeispiel eines nichtflüchtigen Speichers mit den bisher erläuterten verbesserten nichtflüchtigen Speicherzellen erklärt. 9A zeigt eine Schaltung eines nichtflüchtigen Speichers mit verbesserten nichtflüchtigen Speicherzellen, und 9B ist eine Tabelle, die typische Spannungen zeigt, wie sie an jede der Leitungen im nichtflüchtigen Speicher von 9A gegeben werden.
Gemäß 9A umfasst der nichtflüchtige Speicher mit verbesserten nichtflüchtigen Speicherzellen gemäß der Erfindung eine Vielzahl von Programmier-/Auswählleitungen 51, die in Zeilenrichtung getrennt voneinander mit einem bestimmten Intervall angeordnet sind, eine Vielzahl von Bitleitungen 52, die in Spaltenrichtung getrennt voneinander mit bestimmtem Intervall rechtwinklig zur Vielzahl von Programmier-/Auswählleitungen 51 angeordnet sind, um eine Matrix aus einer Vielzahl von Rechtecken zu bilden, eine Vielzahl von Steuerleitungen 53, die wie die Bitleitungen 52 in Spaltenrichtung, in eineindeutiger Zuordnung zu diesen und benachbart zu diesen angeordnet sind, eine Vielzahl von Zellen 54, von denen jeweils eine in einem Rechteck angeordnet ist, wobei jede dieser Zellen eine Source, einen Drain, einen Kanalbereich, ein Auswähl-/Programmiergate zum Auswählen einer Zelle für einen Programmiervorgang und zum Ausführen des Programmiervorgangs mittels empfangener Ladungsträger, ein potentialungebundenes Gate zum Einspeichern der Ladungsträger mittels eines Tunnelvorgangs durch den Kanalbereich bei einem Löschvorgang mittels einer Tunneldiode, wobei die gespeicherten Ladungsträger beim Programmieren durch die Tunneldiode zum Programmier-/Auswählgate geführt werden, und ein Steuergate zum Steuern der Menge von Ladungsträgern aufweist, wie sie vom potentialungebundenen Gate an das Programmier-/Auswählgate geliefert werden, wobei die Programmier-/Auswählgates in den auf derselben Zeile angeordneten Zellen gemeinsam mit einer der Programmier-/Auswählleitungen verbunden sind, die Steuergates von in derselben Spalte angeordneten Zellen gemeinsam mit einer der Steuerleitungen verbunden sind und die Sources (oder Drains) in den auf derselben Zeile angeordneten Zellen gemeinsam mit einer der Bitleitungen verbunden sind, und zwar zusammen mit den Drains (oder Sources) in den in einer benachbarten Zeile angeordneten Zellen.
Die in 9B dargestellte Tabelle zeigt die erforderlichen Spannungszustände, wenn der nichtflüchtige Speicher von 9A im Programmiermodus, im Löschmodus und im Lesemodus betrieben wird.
Zum Betreiben des in 9A dargestellten nichtflüchtigen Speichers im Programmiermodus werden 10 V an ausgewählte Programmier-/Auswählleitungen angelegt, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, –6 V bis –3 V an ausgewählte Steuergateleitungen, 5 V an nicht ausgewählte Steuergateleitungen, 1 V an eine ausgewählte n-te Bitleitung BLn, 0 V an eine ausgewählte (n–1)-te Bitleitung BLn–1, 1 V an nicht ausgewählte Bitleitungen (einer der Leitungen BLm mit m ≥ n+1), und 0 V an andere nicht ausgewählte Bitleitungen (andere als BLm, mit M ≥ n+1).
Der erfindungsgemäße nichtflüchtige Speicher kann mittels zwei Mechanismen gelöscht werden, von denen der eine der Tunnelmechanismus und der andere der Mechanismus der Injektion heißer Ladungsträger ist. Es existieren zwei Arten von Löschmodus, bei denen der Tunnelmechanismus angewandt ist, wobei die eine Art das Ausführen des Löschvorgangs unter Verwendung der Programmier-/Auswählleitungen ist und die andere Art ein Löschen unter Verwendung der Bitleitungen ist.
Um den nichtflüchtigen Speicher in einem Löschmodus unter Verwendung der Programmier-/Auswählleitungen zu betreiben, werden –8 V an ausgewählte Programmier-/Auswählleitungen angelegt, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, 8 V an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen und 0 V an das Substrat. Außerdem werden alle ausgewählten und nicht ausgewählten Bitleitungen in einem potentialungebundenen Zustand gehalten.
Zum Betreiben des nichtflüchtigen Speichers im Löschmodus unter Verwendung der Bitleitungen werden 0 V an ausgewählte Programmier-/Auswählleitungen 51 angelegt, 0 V an nicht ausgewählte Programmier-/Auswählleitungen 51, 10 V an ausgewählte Steuerleitungen 53, 0 V an nicht ausgewählte Steuerleitungen 53, –5 V an ausgewählte Bitleitungen 52 und 0 V an das Substrat. Außerdem werden nicht ausgewählte Bitleitungen 52 potentialungebunden gehalten.
Der Löschmodus, bei dem der Mechanismus mit Injektion heißer Ladungsträger verwendet wird, kann mittels der Drains oder der Sources ausgeführt werden.
Um den Löschmodus über die Drains 55 auszuführen, werden 5 V an ausgewählte Programmier-/Auswählleitungen 51 angelegt, 0 V an nicht ausgewählte Programmier-/Auswählleitungen 51, 12 V an ausgewählte Steuerleitungen 53, 0 V an nicht ausgewählte Steuerleitungen 53, 7 V an ausgewählte Bitleitungen 52 und 0 V an das Substrat. Nicht ausgewählte Bitleitungen 52 werden auf potentialungebundenem Zustand gehalten.
Um den Löschmodus des nichtflüchtigen Speichers mittels der Sources 55 unter Verwendung des Mechanismus mit Injektion heißer Ladungsträger auszuführen, werden 2 V an ausgewählte Programmier-/Auswählleitungen 51, 0 V an nicht ausgewählte Programmier-/Auswählleitungen 51, 10 V an ausgewählte Steuerleitungen 53, 0 V an nicht ausgewählte Steuerleitungen 53, 5 V an ausgewählte Bitleitungen 52 und 0 V an das Substrat angelegt. Außerdem werden nicht ausgewählte Bitleitungen 52 auf potentialungebundenem Zustand gehalten.
Um den in 9 dargestellten nichtflüchtigen Speicher im Lesemodus zu betreiben, wird eine Gleichspannung Vcc an ausgewählte Programmier-/Auswählleitungen 51 gelegt, 0 V an nicht ausgewählte Programmier-/Auswählleitungen 51, die Gleichspannung Vcc an ausgewählte Steuerleitungen 53, 0 V an nicht ausgewählte Steuerleitungen 53, 1 V an ausgewählte Bitleitungen 52, 1 V an nicht ausgewählte Bitleitungen (eine von BLm, mit m ≥ n+1) sowie 0 V an die nicht ausgewählten anderen Bitleitungen (andere unter BLm mit m ≥ n+1).
Die in 9B dargestellten Spannungen können abhängig von Struktureigenschaften der nichtflüchtigen Speicherzelle und elektrischen Parametern (z.B. Kopplungsverhältnissen, Dicke des Tunnelisolierfilms) variiert werden.
Wie oben beschrieben ist die Erfindung hinsichtlich der fol genden Gesichtspunkte von Vorteil:

– Erstens wird das Programmieren auf einen oder mehrere Pegel dadurch erleichtert, dass nur die Steuergatespannung variiert wird, wie erforderlich, um das Programmieren auf jeden Schwellenpegel auszuführen.
– Zweitens ist, da die Beziehung zwischen jedem der Schwellenspannungspegel und jeder der entsprechenden Steuergatespannungen linear ist, und die Verschiebung der Schwellenspannung identisch mit der Verschiebung der Steuergatespannung ist, eine genaue Einstellung der Verschiebung der Schwellenspannung für jeden Pegel verfügbar.
– Drittens beseitigt die Vereinfachung gleichzeitigen Programmierens und Verifizierens innerhalb einer nichtflüchtigen Speicherzelle selbst das Erfordernis einer gesonderten Schaltung zum Verifizieren der Programmierung, was dazu beiträgt, die Programmiergeschwindigkeit zu erhöhen.
– Viertens ist der Energieverbrauch sehr klein, da der Programmiervorgang endet, wenn eine Zelle vom ausgeschalteten in den eingeschalteten Zustand übergeht.
– Fünftens ist vor einem Löschen kein Vorprogrammieren erforderlich.
– Sechstens ist bei der Erfindung die Genauigkeit beim Programmieren auf mehrere Pegel, d.h. die Fehlerverteilung der programmierten Schwellenspannung, genau ausschließlich durch Parameter bestimmt, die zum Zeitpunkt der Herstellung des nichtflüchtigen Speichers und durch angelegte Vorspannungen festgelegt werden. Demgemäß ist die Fehlerverteilung der jeweiligen Pegel des erfindungsgemäßen nichtflüchtigen Speichers nicht von der Anzahl von Programmier- und Löschzyklen abhängig. Selbst während eines Programmiervorgangs hängt der Speicher nicht von Ladungsträgerfallen in einer Oxidschicht, der Beweglichkeit von Ladungsträgern im Kanal, dem Bitleitungswiderstand und instabilen oder nicht vorhersagbaren elektrischen Parametern ab.
– Siebtens ermöglicht es der spannungsgesteuerte Typ durch die Steuergatespannung beim Verfahren zum Programmieren eines erfindungsgemäßen nichtflüchtigen Speichers eine viel einfachere und genauere Programmierung auf mehrere Pegel als dies beim stromgesteuerten Typ der Fall ist.
– Achtens können die Source und der Drain so betrieben werden, dass sie mit einer niedrigen Spannung (z.B. ≈ 1 V) nur zum Lesen geladen werden, was für ein Verkleinern der Zellengröße sehr günstig ist.

Claims

Nichtflüchtiger Speicher mit: – einer Vielzahl von Programmier-/Auswählleitungen (51), die in Zeilenrichtung verlaufend mit Abstand getrennt voneinander angeordnet sind; – einer Vielzahl von Bitleitungen (52), die rechtwinklig zu den Programmier-/Auswählleitungen in Spaltenrichtung verlaufend mit Abstand getrennt voneinander angeordnet sind, um eine Matrix aus einer Vielzahl von Rechtecken zu bilden; – einer Vielzahl von Steuerleitungen (53), die in Spaltenrichtung benachbart zu den Bitleitungen verlaufen und diesen eineindeutig zugeordnet sind; – einer Vielzahl von Zellen (54), von denen jeweils eine in jedem Rechteck angeordnet ist und jede folgendes aufweist: – eine Source (55), die gemeinsam mit den Sources in den in derselben Spalte angeordneten Zellen mit einer der Bitleitungen verbunden ist, – einen Drain (56), der so gemeinsam mit den Drains in den in derselben Spalte angeordneten Zellen mit einer der Bitleitungen verbunden ist, daß die Drains (56) jeweils mit einer Source (55) einer in Zeilenrichtung benachbarten Zelle verbunden sind, – einen Kanalbereich (57), – ein Auswähl-/Programmiergate (58) zum Auswählen einer Zelle für einen Programmiervorgang und zum Ausführen des Programmiervorgangs, das gemeinsam mit den Programmier-/Auswahlgates in den in derselben Zeile angeordneten Zellen mit einer der Programmier-/Auswahllei tungen verbunden ist, – ein potentialungebundenes Gate (60) zum Einspeichern der Ladungsträger mittels eines Tunnelvorgangs durch den Kanalbereich beim Löschen mittels einer Tunneldiode (59), das beim Programmieren die eingespeicherten Ladungsträger durch die Tunneldiode an das Programmier- /Auswahlgate liefert, und – ein Steuergate (61) zum Steuern der Menge von Ladungsträgern, wie sie vom potentialungebundenen Gate an das Programmier-/Auswahlgate geliefert werden, das gemeinsam mit den Steuergates in den in derselben Spalte angeordneten Zellen mit einer der Steuerleitungen verbunden ist.
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass beim Betreiben desselben in einem Programmiermodus 10 V an ausgewählte Programmier-/Auswählleitungen angelegt werden, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, –6 V bis –3 V an ausgewählte Steuergateleitungen, 5 V an nicht ausgewählte Steuergateleitungen, 1 V an die n-te Bitleitung BLn, 0 V an eine ausgewählte, (n–1)-te Bitleitung BLn–1, 1 V an nicht ausgewählte Bitleitungen (eine von BLm mit m ≥ n+1) sowie 0 V an andere nicht ausgewählte Bitleitungen (andere von BLm mit m ≥ n+1).
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass beim Betreiben desselben in einem Löschmodus unter Verwendung der Programmier-/Auswählleitungen unter Ausnutzung eines Tunnelmechanismus –8 V an ausgewählte Programmier-/Auswählleitungen angelegt werden, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, 8 V an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen und 0 V an das Substrat, und dass alle Bitleitungen im potentialungebundenen Zustand gehalten werden.
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass zum Betreiben desselben in einem Löschmodus mittels der Bitleitungen unter Verwendung eines Tunnelmechanismus 0 V an ausgewählte Programmier-/Auswählleitungen angelegt werden, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, 10 V an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen, –5 V an ausgewählte Bitleitungen sowie 0 V an das Substrat, und dass nicht ausgewählte Bitleitungen im potentialungebundenen Zustand gehalten werden.
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass zum Ausführen eines Löschmodus desselben unter Verwendung eines Mechanismus mit heißen Ladungsträgern durch die Drains 5 V an ausgewählte Programmier-/Auswählleitungen angelegt werden, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, 12 V an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen, 7 V an ausgewählte Bitleitungen sowie 0 V an das Substrat, und dass nicht ausgewählte Bitleitungen im potentialungebundenen Zustand gehalten werden.
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass beim Ausführen eines Löschmodus desselben über die Sources, wobei ein Mechanismus mit Injektion heißer Ladungsträger verwendet wird, 2 V an ausgewählte Programmier-/Auswählleitungen angelegt werden, 0 V an nicht ausgewählte Program-mier-/Auswählleitungen, 10 V an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen, 5 V an ausgewählte Bitleitungen und 0 V an das Substrat, und nicht ausgewählte Bitleitungen auf dem potentialungebundenen Zustand gehalten werden.
Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass beim Betreiben desselben in einem Lesemodus eine Gleichspannung an ausgewählte Programmier-/Auswählleitungen angelegt wird, 0 V an nicht ausgewählte Programmier-/Auswählleitungen, die Gleichspannung an ausgewählte Steuerleitungen, 0 V an nicht ausgewählte Steuerleitungen, 1 V an ausgewählte Bitleitungen, 1 v an nicht ausgewählte Bitleitungen (eine von BLm mit m ≥ n+1) und 0 V an nicht ausgewählte andere Bitleitungen (andere als BLm mit m ≥ n+1).