DE102005022611B4 - Programmierverfahren für ein nichtflüchtiges Speicherbauelement - Google Patents

Programmierverfahren für ein nichtflüchtiges Speicherbauelement Download PDF

Info

Publication number
DE102005022611B4
DE102005022611B4 DE102005022611A DE102005022611A DE102005022611B4 DE 102005022611 B4 DE102005022611 B4 DE 102005022611B4 DE 102005022611 A DE102005022611 A DE 102005022611A DE 102005022611 A DE102005022611 A DE 102005022611A DE 102005022611 B4 DE102005022611 B4 DE 102005022611B4
Authority
DE
Germany
Prior art keywords
voltage
programming
line
word line
ssl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005022611A
Other languages
English (en)
Other versions
DE102005022611A1 (de
Inventor
Oh-Suk Yongin Kwon
June Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005022611A1 publication Critical patent/DE102005022611A1/de
Application granted granted Critical
Publication of DE102005022611B4 publication Critical patent/DE102005022611B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

Programmierverfahren für ein nichtflüchtiges Speicherbauelement,
wobei
– eine Kettenauswahlleitung (SSL) auf eine vorbestimmte Spannung gesetzt wird und
– wenigstens eine ausgewählte Wortleitung auf eine Programmierspannung (Vpgm) und wenigstens eine nicht ausgewählte Wortleitung auf eine Durchlassspannung (Vpass) gesetzt wird,
dadurch gekennzeichnet, dass
– die Höhe der Programmierspannung (Vpgm) abhängig von der Position der jeweiligen ausgewählten Wortleitung variabel gewählt wird.

Description

  • Die Erfindung betrifft ein Programmierverfahren für ein nichfflüchtiges Speicherbauelement.
  • Es besteht ein zunehmender Bedarf an löschbaren und programmierbaren Halbleiterspeicherbauelementen, welche in der Lage sind, Daten ohne eine Auffrischungsfunktion zu halten. Zudem wird versucht, die Speicherkapazität und die Integrationsdichte der Speicherbauelemente zu erhöhen. Ein nichfflüchtiges Speicherbauelement bietet eine hohe Speicherkapazität und eine hohe Integrationsdichte ohne Auffrischung der gespeicherten Daten, und ein NAND-Flashspeicherbauelement ist ein Beispiel für ein solches Speicherbauelement. Da das NAND-Flashspeicherbauelement die Daten auch im ausgeschalteten Zustand erhält, ist es in Anwendungen weit verbreitet, bei welchen eine Unterbrechung der Spannungsversorgung auftreten kann, wie bei einem tragbaren Endgerät, einem tragbaren Computer usw.
  • Herkömmliche nichfflüchtige Speicherbauelemente umfassen als einen Typ von elektrisch löschbaren und programmierbaren Nur- Lesespeichern (EEPROM) Flash-EEPROM-Bauelemente, wie die genannten NAND-Flashspeicherbauelemente. Flash-EEPROM-Bauelemente umfassen allgemein ein Halbleitersubstrat, d. h. einen Volumen- bzw. Bulkbereich, von einem ersten Leitfähigkeitstyp, z. B. einem p-leitenden Typ, einen Sourcebereich und einen Drainbereich, welche im Substrat beabstandet angeordnet sind, von einem zweiten Leiffähigkeitstyp, z. B. einem n-leitenden Typ, einen zwischen dem Source- und dem Drainbereich an der Oberfläche des Substrats angeordneten Kanalbereich, einen floatenden Gatebereich zum Speichern von Ladungsträgern, wenn das Bauelement programmiert ist, und ein Steuergate, welches über dem floatenden Gatebereich auf der Gegenseite des Kanalbereichs liegt.
  • 1 zeigt ein Speicherzellenfeld 10 in einem bekannten NAND-Flashspeicherbauelement. Wie aus 1 ersichtlich ist, umfasst das Speicherzellenfeld 10 eine Mehrzahl von Speicherzellenketten 11, welche mit Bitleitungen korrespondieren. In 1 sind aus Gründen der Übersichtlichkeit beispielhaft nur zwei Bitleitungen BL0 und BL1 und zwei korrespondierende Speicherzellenketten 11 dargestellt. Jede der Speicherzellenketten 11 umfasst einen Kettenauswahltransistor SST als ersten Auswahltransistor, einen Masseauswahltransistor GST als zweiten Auswahltransistor und eine Mehrzahl von EEPROM-Speicherzellen MC0 bis MCm, welche in Reihe zwischen den Auswahltransistoren SST und GST eingeschleift sind. Der Kettenauswahltransistor SST umfasst eine Drain, die mit einer korrespondierenden Bitleitung verbunden ist, und ein Gate, welches mit einer Kettenauswahlleitung SSL verbunden ist. Der Masseauswahltransistor GST umfasst eine Source, welche mit einer gemeinsamen Sourceleitung CSL verbunden ist, und ein Gate, welches mit einer Masseauswahlleitung GSL verbunden ist. Zwischen der Source des Kettenauswahltransistors SST und der Drain des Masseauswahltransistors GST sind die Flash-EEPROM-Speicherzellen MCm bis MC0 in Reihe eingeschleift, welche jeweils mit korrespondierenden Wortleitungen WLm bis WL0 verbunden sind.
  • 2 zeigt ein Zeitablaufdiagramm zur Erklärung eines Programmierverfahrens für das nichtflüchtige Speicherbauelement aus 1. Wie allgemein bekannt ist, werden Speicherzellen im Speicherzellenfeld 10 auf eine bestimmte Schwellwertspannung, z. B. –1 V, gelöscht. Zur Programmierung der Speicherzellen wird für eine vorgegebene Zeitspanne eine höhere Spannung, z. B. 20 V, an eine Wortleitung einer ausgewählten Speicherzelle angelegt. Dadurch wird eine ausgewählte Speicherzelle auf eine höhere Schwellwertspannung aufgeladen, während die Schwellwertspannung einer nicht ausgewählten Speicherzelle unverändert bleibt.
  • Wie aus 2 ersichtlich ist, wird ein Massepfad durch Anlegen einer Spannung von 0V an das Gate des Masseauswahltransistors GST blockiert. Ein Spannungspotential von 0V wird an eine ausgewählte Bitleitung, z. B. BL0, angelegt und eine Versorgungsspannung Vcc wird als Programmierverhinderungsspannung an eine nicht ausgewählte Bitleitung, z. B. BL1, angelegt. Gleichzeitig wird eine vorgegebene Spannung, z. B. die Versorgungsspannung, an die Kettenauswahlleitung SSL angelegt, d. h. an das Gate des mit der Bitleitung BL1 verbundenen Kettenauswahltransistors SST, wodurch die Source dieses Kettenauswahltransistors SST und damit der Kanal des für die Programmierung gesperrten Zellentransistors auf die Spannung Vcc–Vth aufgeladen wird, wobei Vth eine Schwellwertspannung des Kettenauswahltransistors SST repräsentiert. Hierdurch wird der Kettenauswahltransistor SST im Wesentlichen blockiert oder sperrend geschaltet. Die Zeitperiode für den beschriebenen Vorgang wird als „Bitleitungsaufbauperiode" bezeichnet.
  • Anschließend wird eine Kanalspannung Vchannel des für die Programmierung gesperrten Zellentransistors durch Anlegen einer hohen Span nung, z. B. einer Programmierspannung Vpgm, an die ausgewählte Wortleitung und durch Anlegen einer niedrigen Spannung, z. B. einer Durchlassspannung Vpass, an die nicht ausgewählten Wortleitungen geboostet, d. h. angehoben. Dadurch wird ein Fowler-Nordheim-Tunneln (F-N-Tunneln) zwischen dem floatenden Gate und dem Kanalbereich verhindert. Dies erhält den anfänglichen gelöschten Zustand der für die Programmierung gesperrten Zellentransistoren. Eine Zeitperiode für einen solchen Vorgang wird als „Programmierperiode" bezeichnet.
  • Wird eine Programmierspannung an die ausgewählte Wortleitung angelegt, dann wird die Spannung nicht nur an die ausgewählte Speicherzelle, sondern auch an die nicht ausgewählten Speicherzellen der für die Programmierung ausgewählten gleichen Wortleitung angelegt. Daher kann es passieren, dass eine oder mehrere dieser nicht ausgewählten Speicherzellen, insbesondere die zur ausgewählten Speicherzelle benachbarten Speicherzellen, ebenfalls programmiert werden. Die ungewollte Programmierung einer nicht ausgewählten Speicherzelle, welche mit der ausgewählten Wortleitung verbunden ist, wird auch als „Pro grammierstörung" bezeichnet. Eine Möglichkeit zur Verhinderung einer solchen Programmierstörung ist ein Programmierverhinderungsverfahren, welches ein Selbstanhebungsschema (self boosting scheme) umsetzt. Ein solches Programmierverhinderungsverfahren wird z. B. in den Patentschriften US 5.677.873 und US 5.991.202 beschrieben.
  • Nach Beendigung der Programmierung der ausgewählten Speicherzelle wird ein Regenerierungsvorgang zum Abführen von Ladungen auf den Bitleitungen ausgeführt.
  • Das bisher beschriebene Programmierverfahren weist die nachfolgend beschriebenen Unzulänglichkeiten auf. Mit der Verkleinerung der Speicherbauelemente wird der Abstand zwischen benachbarten Signalleitungen reduziert. Daher treten durch parasitäre Kapazitäten kapazitive Kopplungen zwischen benachbarten Signalleitungen auf. Wird beispielsweise eine Programmierspannung Vpgm oder eine Durchlassspannung Vpass an eine Wortleitung WLm angelegt, welche zu einer Kettenauswahlleitung SSL benachbart ist oder direkt unterhalb der Kettenauswahlleitung SSL angeordnet ist, dann wird, wie in 2 veranschaulicht ist, eine Spannung, z. B. Vcc, auf der Kettenauswahlleitung SSL durch die kapazitive Kopplung mit der Wortleitung WLm höher als die Versorgungsspannung Vcc. Durch die erhöhte Spannung auf der Kettenauswahlleitung SSL werden Ladungen, welche durch den Selbstanhebungsvorgang an einem Kanal eines für die Programmierung gesperrten Zellentransistors vorliegen, an eine Bitleitung über den zugehörigen Kettenauswahltransistor SST abgeleitet, welcher von einem gesperrten Zustand in einen leitenden Zustand verändert wird. Das bedeutet, wie aus 2 ersichtlich ist, dass eine Kanalspannung Vchannel oder eine Verhinderungsspannung Vinhibit des für die Programmierung gesperrten Zellentransistors um eine Differenzspannung ΔV, welche durch ein Kopplungsverhältnis der Wortleitung zur Kettenauswahlleitung und einer Programmier-/Durchlassspannung bestimmt ist, proportional zur angehobenen Spannung der Kettenauswahlleitung SSL abgesenkt wird. Dadurch nimmt die Programmiergeschwindigkeit ab. Dies führt zu einer breiteren Schwellwertspannungsverteilung. Zudem kann die oben beschriebene Programmierstörung auftreten.
  • In der Offenlegungsschrift US 003/0048662 A1 ist ein Programmierverfahren für ein nichfflüchtiges Speicherbauelement offenbart, bei dem ein rampenförmiges Ansteigen einer Programmierspannung und ein abgestufter Verlauf einer Kettenauswahlleitungsspannung vorgesehen werden, um unerwünschte Auswirkungen einer kapazitiven Kopplung einer Kettenauswahlleitung und einer benachbarten, ausgewählten Wortleitung und speziell ein Anschalten eines Kettenauswahltransistors zu vermeiden, wobei Kanalspannungen von nicht zu programmierenden Speicherzellen auf einem vorgegebenen Potential konstant gehalten werden.
  • Es ist Aufgabe der Erfindung, ein Programmierverfahren für ein nichtflüchtiges Speicherbauelement zur Verfügung zu stellen, das die oben erwähnten Schwierigkeiten des Standes der Technik wenigstens teilweise vermeidet und eine vergleichsweise hohe Zuverlässigkeit bietet.
  • Die Erfindung löst diese Aufgabe durch ein Programmierverfahren für ein nichfflüchtiges Speicherbauelement mit den Merkmalen des Patentanspruchs 1 oder 8.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt.
  • Es zeigen:
  • 1 eine schematische, ausschnittweise Darstellung einer Speicherzellenfeldstruktur eines herkömmlichen NAND-Flashspeicherbauelements,
  • 2 ein Zeitablaufdiagramm zur Veranschaulichung eines Programmierverfahrens für das herkömmliche Speicherbauelement aus 1 und
  • 3 bis 5 jeweils ein Zeitablaufdiagramm zur Veranschaulichung von Ausführungsbeispielen des erfindungsgemäßen Programmierverfahrens für nichtflüchtige Speicherbauelemente.
  • In der nachfolgenden Beschreibung erfindungsgemäßer Ausführungsbeispiele werden eine Durchlassspannung Vpass und eine Programmierspannung Vpgm, welche in 2 dargestellt sind, als erste Durchlassspannung Vpass1 bzw. als erste Programmierspannung Vpgm1 bezeichnet. Von den mit den Speicherzellen einer Kette verbundenen Wortleitungen wird eine mit einer zu programmierenden Speicherzelle verbundene Wortleitung als ausgewählte Wortleitung bezeichnet und die verbleibenden Wortleitungen werden als nicht ausgewählte Wortleitungen bezeichnet.
  • In Übereinstimmung mit dem erfindungsgemäßen Programmierverfahren für nichtflüchtige Speicherbauelemente wird eine zweite Programmierspannung Vpgm2, welche niedriger als die erste Programmierspannung Vpgm1 ist, an die ausgewählte Wortleitung angelegt, wenn diese der Kettenauswahlleitung SSL benachbart ist. Alternativ wird eine zweite Durchlassspannung Vpass2, welche niedriger als die erste Durchlassspannung Vpass1 ist, an eine nicht ausgewählte Wortleitung angelegt, wenn diese der Kettenauswahlleitung SSL benachbart ist. Hierbei sind die zweite Durchlassspannung Vpass2 und die zweite Programmierspannung Vpgm2 höher als eine an die Kettenauswahlleitung SSL angelegte Spannung. Mit dem Anlegen der zweiten Programmierspannung Vpgm2 bzw. der zweiten Durchlassspannung Vpass2 an die zur Kettenauswahlleitung SSL benachbarte Wortleitung, d. h. an die im Aufbau von 1 direkt unterhalb der Kettenauswahlleitung angeordnete Wortleitung, wird verhindert, dass eine Spannung, z. B. eine Versorgungsspannung Vcc, auf der Kettenauswahlleitung SSL durch eine kapazitive Kopplung mit der benachbarten Wortleitung auf einen höheren Pegel als die Versorgungsspannung Vcc angehoben wird. In anderen Worten ausgedrückt, es wird verhindert, dass Ladungen, welche in einem Kanal eines für die Programmierung gesperrten Zellentransistors geladen sind, über einen zugehörigen Kettenauswahltransistor SST zu einer Bitleitung abgeleitet werden.
  • 3 zeigt ein Zeitablaufdiagramm eines ersten Ausführungsbeispiels eines erfindungsgemäßen Programmierverfahrens für nichtflüchtige Speicherbauelemente. In diesem Beispiel ist vorausgesetzt, dass unter Bezugnahme auf den Speicherzellenfeldaufbau gemäß 1 eine zu einer Kettenauswahlleitung SSL benachbarte Wortleitung WLm eine nicht ausgewählte Wortleitung ist.
  • Wie allgemein bekannt ist, werden alle Speicherzellen vor der Programmierung auf eine Schwellwertspannung von beispielsweise –1 V ent laden. In einem Speicherzellenfeld zu speichernde Daten werden in eine nicht dargestellte Abtastverstärker- und Zwischenspeicherschaltung geladen, welche auch als Seitenpufferschaltung mit einer Bitorganisation von z. B. x8, x16 usw. bekannt ist. Nach dem Laden der zu programmierenden Daten in die Abtastverstärker- und Zwischenspeicherschaltung werden Spannungen auf den Wortleitungen WL0 bis WLm und Bitleitungen BL0 und BL1 gemäß einem gegebenen Zeitablauf, d. h. Timing, aufgebaut. Dies geschieht wie folgt.
  • Die Bitleitungen BL0 und BL1 werden über die Abtastverstärker- und Zwischenspeicherschaltung auf eine Versorgungsspannung vorgeladen. Während die Bitleitungen BL0 und BL1 auf die Versorgungsspannung vorgeladen werden, werden eine Kettenauswahlleitung SSL, die Wortleitungen WL0 bis WLm und eine Masseauswahlleitung GSL auf einem niedrigen Pegel einer Massespannung gehalten. Da die Kettenauswahlleitung SSL den Pegel der Massespannung aufweist, ist jede Zellenkette elektrisch von einer korrespondierenden Bitleitung getrennt.
  • Dann wird, wie aus 3 ersichtlich ist, die Versorgungsspannung Vcc an die Kettenauswahlleitung SSL angelegt, so dass ein Kanalbereich von jeder Kette auf einen Spannungspegel Vcc–Vth aufgeladen wird, wobei Vth eine Schwellwertspannung des Kettenauswahltransistors SST repräsentiert. Hierdurch werden die Kettenauswahltransistoren SST der Zellenketten sperrend geschaltet. Dies zwingt die Kanalbereiche der Zellenketten in einen floatenden Zustand. In einem Zustand, in welchem die Kettenauswahltransistoren SST sperrend geschaltet sind, wird die erste Durchlassspannung Vpass1 an eine ausgewählte Wortleitung angelegt, z. B. WL0, und die erste Durchlassspannung Vpass1 wird auch an nicht ausgewählte Wortleitungen, z. B. WL1 bis WLm-1, angelegt. Wie aus 3 ersichtlich ist, wird die zweite Durchlassspannung Vpass2, welche niedriger als die erste Durchlassspannung Vpass1 ist, an die nicht ausgewählte Wortleitung WLm angelegt, welche zur Kettenauswahlleitung SSL benachbart ist. Nach Ablauf einer gewissen Zeitspanne wird die Spannung der ausgewählten Wortleitung WL0 von der ersten Durchlassspannung Vpass1 auf die erste Programmierspannung Vpgm1 erhöht. Da die Kanalbereiche der Zellenketten in einem floatenden Zustand sind, wird ihr Spannungspotential angehoben. Entsprechend werden Speicherzellen der ausgewählten Wortleitung WL0 nicht programmiert. Dies liegt daran, dass ein F-N-Tunneln zwischen einem floatenden Gate und dem Kanalbereich verhindert wird.
  • Nach dem Anlegen der ersten Programmierspannung Vpgm1 an die ausgewählte Wortleitung WL0 und Ablauf einer gewissen Zeitspanne wird die Massespannung als Programmierspannung oder die Versorgungsspannung als Programmierverhinderungsspannung an die Bitleitungen gemäß den geladenen Daten angelegt. So wird beispielsweise die Massespannung an eine Bitleitung angelegt, wenn die zu programmierenden Daten einen Wert „0" aufweisen, und es wird die Versorgungsspannung an die Bitleitung angelegt, wenn die zu programmierenden Daten einen Wert „1" aufweisen. Ein mit einer Bitleitung mit Massespannungspotential verbundener Kettenauswahltransistor wird von einem sperrenden Zustand in einen leitenden Zustand verändert, so dass eine erhöhte Spannung einer Kette mit einem leitenden Kettenauswahltransistor über die Abtastverstärker- und Zwischenspeicherschaltung entladen wird. Das bedeutet, dass ein Kanalbereich einer entsprechenden Zellenkette mit der Massespannung versorgt wird. Mit dem Anlegen der Massespannung an den Kanalbereich werden die eine oder mehreren Speicherzellen der ausgewählten Wortleitung WL0 über das oben angegebene F-N-Tunneln programmiert.
  • Gemäß der obigen Beschreibung wird eine Wortleitung für den Fall, dass eine zur Kettenauswahlleitung SSL benachbarte Wortleitung WLm eine nicht ausgewählte Wortleitung ist, mit der zweiten Durchlassspannung Vpass2 versorgt, welche niedriger als die erste Durchlassspan nung Vpass1 ist, wodurch verhindert wird, dass eine Spannung auf der Kettenauswahlleitung SSL erhöht wird. In anderen Worten ausgedrückt, es kann verhindert werden, dass Ladungen, welche durch einen Selbstanhebungsvorgang in einen Kanal eines zur Programmierung gesperrten Zellentransistors geladen werden, über einen zugeordneten Kettenauswahltransistor zu einer Bitleitung entladen werden.
  • 4 zeigt ein Zeitablaufdiagramm eines zweiten Ausführungsbeispiels des erfindungsgemäßen Programmierverfahrens für nichtflüchtige Speicherbauelemente. Für den Fall, dass eine zur Kettenauswahlleitung SSL benachbarte Wortleitung WLm eine ausgewählte Wortleitung ist, wird zunächst, wie aus 4 ersichtlich ist, die zweite Durchlassspannung Vpass2, welche niedriger als die erste Durchlassspannung Vpass1 ist, an die ausgewählte Wortleitung WLm angelegt. Dann wird die Spannung der ausgewählten Wortleitung WLm auf die zweite Programmierspannung Vpgm2 erhöht. Hierbei ist die zweite Programmierspannung Vpgm2 niedriger als die erste Programmierspannung Vpgm1 und höher als die erste und zweite Durchlassspannung Vpass1 und Vpass2. Jede der verbleibenden nicht ausgewählten Wortleitungen WL0 bis WLm-1 wird mit der ersten Durchlassspannung Vpass1 versorgt. Außer diesem soeben beschriebenen Unterschied sind das Programmierverfahren gemäß dem zweiten Ausführungsbeispiel von 4 und das Programmierverfahren gemäß dem ersten Ausführungsbeispiel von 3 identisch, so dass auf eine wiederholte Beschreibung verzichtet werden kann.
  • 5 zeigt ein Zeitablaufdiagramm eines dritten Ausführungsbeispiels des erfindungsgemäßen Programmierverfahrens für nichtflüchtige Speicherbauelemente. Für den Fall, dass eine zur Kettenauswahlleitung SSL benachbarte Wortleitung WLm eine ausgewählte Wortleitung ist, wird zunächst, wie aus 5 ersichtlich ist, die erste Durchlassspannung Vpass1 gleichzeitig an alle Wortleitungen WL0 bis WLm angelegt. Dann wird die Spannung der ausgewählten Wortleitung WLm von der ersten Durchlassspannung Vpass1 auf die zweite Programmierspannung Vpgm2 erhöht. Außer diesem soeben beschriebenen Unterschied sind das Programmierverfahren gemäß dem dritten Ausführungsbeispiel von 5 und das Programmierverfahren gemäß dem ersten Ausführungsbeispiel aus 3 identisch, so dass auf eine wiederholte Beschreibung verzichtet werden kann.
  • Die Erfindung wurde oben unter Bezugnahme auf spezielle Ausführungsbeispiele beschrieben, ohne darauf beschränkt zu sein. So kann beispielsweise eine an eine ausgewählte Wortleitung angelegte Programmierspannung abhängig von der Position der Wortleitung variieren. Wird der Abstand zwischen benachbarten Signalleitungen verkleinert, dann können sich Programmier- bzw. Programmierverhinderungsbedingungen der Speicherzellen durch kapazitive Kopplungseffekte anders als erwartetet verändern. Die erwarteten Bedingungen umfassen einen Kopplungsfaktor einer Speicherzelle, Lastdifferenzen durch die Länge der Signalleitungen usw. Entsprechend können Programmierspannungen mit verschiedenen Pegeln den korrespondierenden Wortleitungen zugeordnet werden, um die optimalen Programmierbedingungen zu erzielen.
  • Alternativ zu den oben beschriebenen Ausführungsbeispielen können die erste oder zweite Programmierspannung Vpgm1 oder Vpgm2 direkt an eine ausgewählte Wortleitung angelegt werden, ohne vorher die erste oder zweite Durchlassspannung Vpass1, Vpass2 anzulegen. In anderen Worten ausgedrückt, die erste Durchlassspannung Vpass1 wird bei entsprechenden Ausführungsbeispielen an jede der nicht ausgewählten Wortleitungen angelegt, während die zweite Programmierspannung Vpgm2 an eine ausgewählte, der Kettenauswahlleitung benachbarte Wortleitung angelegt wird. Eine Versorgungsspannung wird an eine Kettenauswahlleitung nach dem Anlegen der ersten/zweiten Programmier spannung an die ausgewählte Wortleitung angelegt. Eine Massespannung kann als Programmierspannung an eine Bitleitung angelegt werden, bevor eine Versorgungsspannung an eine Kettenauswahlleitung angelegt wird. Zudem können Kombinationen der oben beschriebenen Programmierverfahrensbeispiele implementiert werden. Wie aus den beschriebenen Ausführungsbeispielen ersichtlich ist, sind eine Anzahl von Kombinationen der betroffenen Vorgänge und Spannungen möglich. Die Kombinationen sind beispielsweise davon abhängig, ob die ausgewählte Wortleitung zur Kettenauswahlleitung benachbart ist und ob die Kettenauswahlleitung auf einen vorgegebenen Spannungspegel gesetzt wird, bevor die Wortleitungen auf einen korrespondierenden Spannungspegel gesetzt werden.

Claims (13)

  1. Programmierverfahren für ein nichtflüchtiges Speicherbauelement, wobei – eine Kettenauswahlleitung (SSL) auf eine vorbestimmte Spannung gesetzt wird und – wenigstens eine ausgewählte Wortleitung auf eine Programmierspannung (Vpgm) und wenigstens eine nicht ausgewählte Wortleitung auf eine Durchlassspannung (Vpass) gesetzt wird, dadurch gekennzeichnet, dass – die Höhe der Programmierspannung (Vpgm) abhängig von der Position der jeweiligen ausgewählten Wortleitung variabel gewählt wird.
  2. Programmierverfahren nach Anspruch 1, dadurch gekennzeichnet, dass an eine nicht ausgewählte Wortleitung, welche der Kettenauswahlleitung (SSL) benachbart angeordnet ist, eine zweite Durchlassspannung (Vpass2) angelegt wird, welche niedriger als eine erste Durchlassspannung (Vpass1) ist, die an eine der Kettenauswahlleitung nicht benachbarte, nicht ausgewählte Wortleitung angelegt wird.
  3. Programmierverfahren nach Anspruch 2, dadurch gekennzeichnet, dass die vorbestimmte Spannung niedriger als die Spannung ist, welche an die nicht ausgewählte Wortleitung angelegt wird, die der Kettenauswahlleitung (SSL) benachbart angeordnet ist.
  4. Programmierverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine ausgewählte Wortleitung, welche der Kettenauswahlleitung nicht benachbart angeordnet ist, auf eine erste Programmierspannung (Vpgm1) gesetzt wird, die höher als eine zweite Programmierspannung (Vpgm2) ist, welche an eine ausgewählte Wortleitung angelegt wird, die der Kettenauswahlleitung (SSL) benachbart angeordnet ist.
  5. Programmierverfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste oder zweite Programmierspannung an die ausgewählte Wortleitung angelegt wird, nachdem die ausgewählte Wortleitung zuvor auf die erste oder zweite Durchlassspannung (Vpass1) gesetzt wird.
  6. Programmierverfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die erste oder zweite Programmierspannung an die ausgewählte Wortleitung angelegt wird, während die erste und zweite Durchlassspannung (Vpass1, Vpass2) an entsprechende nicht ausgewählte Wortleitungen angelegt wird.
  7. Programmierverfahren nach einem der Ansprüche 2 bis 6, gekennzeichnet durch folgende Schritte, wenn die der Kettenauswahlleitung benachbarte Wortleitung eine nicht ausgewählte Wortleitung ist: – Setzen der Kettenauswahlleitung (SSL) auf die vorbestimmte Spannung, nachdem Bitleitungen jeweils auf eine Vorladespannung gesetzt sind, – Anlegen der ersten Durchlassspannung (Vpass1) an ausgewählte und nicht ausgewählte Wortleitungen, die der Kettenauswahlleitung nicht benachbart sind, und Anlegen der zweiten Durchlassspannung (Vpass2), welche niedriger als die erste Durchlassspannung (Vpass1) ist, an die nicht ausgewählte Wortleitung, welche zur Kettenauswahlleitung (SSL) benachbart angeordnet ist, nach dem Setzen der Kettenauswahlleitung (SSL) auf die vorbestimmte Spannung und – Anlegen einer ersten Programmierspannung (Vpgm1) an die ausgewählte Wortleitung nach dem Anlegen der ersten Durchlassspannung (Vpass1).
  8. Programmierverfahren für ein nichtflüchtiges Speicherbauelement, wobei – eine Kettenauswahlleitung (SSL) auf eine vorbestimmte Spannung gesetzt wird und – wenigstens eine ausgewählte Wortleitung auf eine Programmierspannung (Vpgm) und wenigstens eine nicht ausgewählte Wortleitung auf eine Durchlassspannung (Vpass) gesetzt wird, dadurch gekennzeichnet, dass – eine nicht ausgewählte Wortleitung, welche der Kettenauswahlleitung (SSL) benachbart angeordnet ist, auf eine zweite Durchlassspannung (Vpass2) gesetzt wird, welche niedriger als eine erste Durchlassspannung (Vpass1) ist, auf die eine nicht ausgewählte Wortleitung gesetzt wird, die der Kettenauswahlleitung nicht benachbart ist.
  9. Programmierverfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Kettenauswahlleitung (SSL) auf die vorbestimmte Spannung gesetzt wird, bevor die ausgewählten und nicht ausgewählten Wortleitungen jeweils auf die korrespondierenden Spannungen gesetzt werden.
  10. Programmierverfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Kettenauswahlleitung (SSL) auf die vorbestimmte Spannung gesetzt wird, nachdem die ausgewählten und nicht ausgewählten Wortleitungen jeweils auf die korrespondierenden Spannungen gesetzt werden.
  11. Programmierverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass eine Mehrzahl von Bitleitungen auf eine Versorgungsspannung (Vcc) oder eine Massespannung gemäß zu programmierenden Daten gesetzt wird, nachdem die ausgewählten und nicht ausgewählten Wortleitungen jeweils auf die korrespondierenden Spannungen gesetzt sind.
  12. Programmierverfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass eine Mehrzahl von Bitleitungen auf eine Versorgungsspannung (Vcc) oder eine Massespannung gemäß zu programmierenden Daten gesetzt wird, bevor die ausgewählten und nicht ausgewählten Wortleitungen jeweils auf die korrespondierenden Spannungen gesetzt sind.
  13. Programmierverfahren nach einem Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die vorbestimmte Spannung niedriger als die Durchlassspannung (Vpass) ist.
DE102005022611A 2004-05-17 2005-05-10 Programmierverfahren für ein nichtflüchtiges Speicherbauelement Active DE102005022611B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0034863 2004-05-17
KR1020040034863A KR100632942B1 (ko) 2004-05-17 2004-05-17 불 휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
DE102005022611A1 DE102005022611A1 (de) 2005-12-15
DE102005022611B4 true DE102005022611B4 (de) 2009-02-05

Family

ID=35309249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005022611A Active DE102005022611B4 (de) 2004-05-17 2005-05-10 Programmierverfahren für ein nichtflüchtiges Speicherbauelement

Country Status (3)

Country Link
US (2) US20050254309A1 (de)
KR (1) KR100632942B1 (de)
DE (1) DE102005022611B4 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212435B2 (en) * 2004-06-30 2007-05-01 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
KR100684873B1 (ko) * 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
US7221592B2 (en) * 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
KR100672151B1 (ko) * 2005-03-22 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
JP2008052808A (ja) 2006-08-24 2008-03-06 Toshiba Corp 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード
US7505326B2 (en) * 2006-10-31 2009-03-17 Atmel Corporation Programming pulse generator
US7417904B2 (en) * 2006-10-31 2008-08-26 Atmel Corporation Adaptive gate voltage regulation
US7511996B2 (en) 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US7660166B2 (en) * 2007-01-31 2010-02-09 Sandisk Il Ltd. Method of improving programming precision in flash memory
KR101263823B1 (ko) * 2007-04-19 2013-05-13 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR100889780B1 (ko) * 2007-04-24 2009-03-20 삼성전자주식회사 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR100909968B1 (ko) * 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법
US7532518B2 (en) * 2007-06-25 2009-05-12 Spansion Llc Compensation method to achieve uniform programming speed of flash memory devices
JP4510060B2 (ja) * 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し／書き込み制御方法
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US7619933B2 (en) * 2007-10-05 2009-11-17 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US8355278B2 (en) 2007-10-05 2013-01-15 Micron Technology, Inc. Reducing effects of program disturb in a memory device
KR100965072B1 (ko) 2007-10-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR100988121B1 (ko) * 2007-11-21 2010-10-18 주식회사 하이닉스반도체 불휘발성 메모리소자의 프로그램 방법
KR101416740B1 (ko) 2007-11-26 2014-07-09 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR100960466B1 (ko) 2007-12-27 2010-05-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
JP4640658B2 (ja) * 2008-02-15 2011-03-02 マイクロン テクノロジー， インク． マルチレベル抑制スキーム
KR101407361B1 (ko) 2008-04-14 2014-06-13 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101422705B1 (ko) * 2008-04-30 2014-07-25 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US8238161B2 (en) 2008-11-17 2012-08-07 Samsung Electronics Co., Ltd. Nonvolatile memory device
KR101523678B1 (ko) * 2009-02-06 2015-05-28 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8194455B2 (en) * 2009-02-06 2012-06-05 Samsung Electronics Co., Ltd. Methods for programming nonvolatile memory devices
KR101552211B1 (ko) 2009-03-25 2015-09-10 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
KR101057724B1 (ko) 2009-05-13 2011-08-18 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
US8134871B2 (en) * 2009-08-05 2012-03-13 Sandisk Technologies Inc. Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage
KR101682666B1 (ko) * 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8526233B2 (en) 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
KR101979395B1 (ko) * 2012-05-08 2019-08-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102094336B1 (ko) * 2013-02-13 2020-04-14 삼성전자주식회사 메모리 시스템 및 그것의 구동 방법
KR102127416B1 (ko) * 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102272238B1 (ko) * 2014-09-02 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102294352B1 (ko) 2015-04-20 2021-08-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법
KR102396116B1 (ko) * 2015-09-25 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102429456B1 (ko) * 2016-03-08 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9666282B1 (en) 2016-05-03 2017-05-30 Micron Technology, Inc. Program inhibiting in memory devices
JP2020009509A (ja) * 2018-07-03 2020-01-16 キオクシア株式会社 半導体記憶装置
US20200051637A1 (en) * 2018-08-08 2020-02-13 Macronix International Co., Ltd. Method for operating memory array
CN110827899A (zh) * 2018-08-10 2020-02-21 旺宏电子股份有限公司 存储器阵列的操作方法
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
KR20220002463A (ko) * 2019-11-13 2022-01-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로그래밍 동작을 수행하는 방법 및 관련 메모리 디바이스
KR102353421B1 (ko) * 2020-07-09 2022-01-20 한양대학교 산학협력단 판독 동작 시 셀간 간섭을 완화하는 3차원 플래시 메모리

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677873A (en) * 1995-09-19 1997-10-14 Samsung Electronics Co., Ltd. Methods of programming flash EEPROM integrated circuit memory devices to prevent inadvertent programming of nondesignated NAND memory cells therein
US5991202A (en) * 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
US20030048662A1 (en) * 2001-09-07 2003-03-13 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with improved program inhibition characteristics and method of programming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145475B1 (ko) * 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR0157342B1 (ko) * 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
KR100496797B1 (ko) 1997-12-29 2005-09-05 삼성전자주식회사 반도체메모리장치의프로그램방법
US6163481A (en) 1999-10-29 2000-12-19 Advanced Micro Devices, Inc. Flash memory wordline tracking across whole chip
US6504757B1 (en) * 2000-08-11 2003-01-07 Advanced Micro Devices, Inc. Double boosting scheme for NAND to improve program inhibit characteristics
JP4503809B2 (ja) * 2000-10-31 2010-07-14 株式会社東芝 半導体記憶装置
KR100385230B1 (ko) * 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR100463194B1 (ko) 2001-02-16 2004-12-23 삼성전자주식회사 낸드형 플래쉬 메모리 장치의 프로그램 방법
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677873A (en) * 1995-09-19 1997-10-14 Samsung Electronics Co., Ltd. Methods of programming flash EEPROM integrated circuit memory devices to prevent inadvertent programming of nondesignated NAND memory cells therein
US5991202A (en) * 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
US20030048662A1 (en) * 2001-09-07 2003-03-13 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device with improved program inhibition characteristics and method of programming the same

Also Published As

Publication number Publication date
US20050254309A1 (en) 2005-11-17
US7596026B2 (en) 2009-09-29
KR100632942B1 (ko) 2006-10-12
US20070140013A1 (en) 2007-06-21
DE102005022611A1 (de) 2005-12-15
KR20050109835A (ko) 2005-11-22

Similar Documents

Publication Publication Date Title
DE102005022611B4 (de) Programmierverfahren für ein nichtflüchtiges Speicherbauelement
DE10164149B4 (de) Verfahren zum Programmieren einer nicht flüchtigen Halbleiterspeichervorrichtung
DE102007002248B4 (de) Nichtflüchtiges Halbleiter-Speicherbauelement und Verfahren zum Löschen eines Flash-Speicherbauelements
DE10241356B4 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbesserter Programmierungssperreigenschaft und Programmierungsverfahren dafür
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE60315532T2 (de) Verfahren zur Reudzierung der Programmier- und Lese-Störungen eines nicht-flüchtigen Speichers
DE602005003924T2 (de) Programmierung nicht-flüchtiger speicher
DE102004033443B4 (de) Flashspeicherbauelement mit Mehrpegelzelle
DE4014117C2 (de)
DE60214023T2 (de) Selektiver betrieb eines nichtflüchtigen mehrzustandsspeichersystems in einem binärmodus
DE602004007173T2 (de) Nichtflüchtiger Halbleiterspeicher
DE602004008490T2 (de) Programmierung mit verstärktem substrat/tub für flash-speicher
DE19612666C2 (de) Verfahren und Vorrichtung zur Programmierung eines nichtflüchtigen Halbleiterspeichers mit Zellen in NAND-Struktur
DE102005052696B4 (de) Nichtflüchtiges Speicherbauelement
DE10002266B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Programmierverfahren hierfür
DE102005057553A1 (de) Nicht volatiles Speicherbauelement und Verfahren zur Verhinderung eines Heisse-Elektronen-Programmier-Störungsphänomens
DE19724221B4 (de) Nichtflüchtiger Speicher
DE102006003988B4 (de) Verfahren zum Treiben einer Programmieroperation in einem nichtflüchtigen Halbleiterspeicherbauelement
DE112019000164T5 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE3929816A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zum loeschen und programmieren dieser halbleiterspeichereinrichtung
DE112015003834T5 (de) Abtasten mehrerer referenzpegel in nichtflüchtigen speicherelementen
DE4132826C2 (de) Elektrisch löschbare und programmierbare Halbleiter-Speicheranordnung
DE102008007685B4 (de) Integrierte Schaltung und Verfahren zum Betreiben einer integrierten Schaltung
DE102007006292A1 (de) Halbleiterspeicherbauelement mit Programmierspannungsgenerator und Verfahren zum Programmieren desselben
DE112016000654T5 (de) Mehrzustands-Programmierung für nichtflüchtigen Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition