KR102429456B1 - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102429456B1
KR102429456B1 KR1020160027767A KR20160027767A KR102429456B1 KR 102429456 B1 KR102429456 B1 KR 102429456B1 KR 1020160027767 A KR1020160027767 A KR 1020160027767A KR 20160027767 A KR20160027767 A KR 20160027767A KR 102429456 B1 KR102429456 B1 KR 102429456B1
Authority
KR
South Korea
Prior art keywords
voltage
program
memory device
semiconductor memory
verification
Prior art date
Application number
KR1020160027767A
Other languages
English (en)
Other versions
KR20170104839A (ko
Inventor
이희열
허혜은
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160027767A priority Critical patent/KR102429456B1/ko
Priority to US15/237,972 priority patent/US10026489B2/en
Priority to CN201610810412.0A priority patent/CN107170485B/zh
Publication of KR20170104839A publication Critical patent/KR20170104839A/ko
Application granted granted Critical
Publication of KR102429456B1 publication Critical patent/KR102429456B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다. 본 기술에 따른 향상된 신뢰성을 갖는 반도체 메모리 장치는 복수의 메모리 셀들 중 선택된 메모리 셀들이 연결된 선택 워드 라인에 프로그램 전압을 인가하는 어드레스 디코더 및 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압 또는 프로그램 금지전압을 인가하는 읽기 및 쓰기회로 및 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압과 프로그램 금지전압을 순차적으로 인가하도록 상기 읽기 및 쓰기 회로를 제어하는 제어 로직을 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 향상된 신뢰성을 갖는 반도체 메모리 장치 및 그것의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 반도체 메모리 장치의 동작 방법은, 상기 복수의 메모리 셀들 중 선택된 메모리 셀들이 연결된 선택 워드 라인에 프로그램 전압을 인가하는 단계 및 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압과 프로그램 금지전압을 순차적으로 인가하는 단계를 포함한다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 반도체 메모리 장치는, 상기 복수의 메모리 셀들 중 선택된 메모리 셀들이 연결된 선택 워드 라인에 프로그램 전압을 인가하는 어드레스 디코더 및 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압 또는 프로그램 금지전압을 인가하는 읽기 및 쓰기회로 및 상기 프로그램 전압이 인가되는 동안, 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압과 프로그램 금지전압을 순차적으로 인가하도록 상기 읽기 및 쓰기 회로를 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따르면, 향상된 신뢰성을 갖는 반도체 메모리 장치 및 그것의 동작방법이 제공된다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이 구조를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 6은 이중 검증 방법에 따른 프로그램 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 13은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 14는 도 13의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
메모리 시스템(50)은 반도체 메모리 장치(100) 및 컨트롤러(200)를 포함한다.
반도체 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 반도체 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
반도체 메모리 장치(100)는 메모리 셀 어레이(110) 및 메모리 셀 어레이(110)를 구동하기 위한 주변 회로(120)를 포함한다. 메모리 셀 어레이(110)는 복수의 불휘발성 메모리 셀들을 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함하고, 복수의 메모리 블록들은 그 용도에 따라 시스템 블록 및 사용자 블록 등으로 구분하여 사용될 수 있다.
실시 예에서, 메모리 셀 어레이(110)는 캠(Content Addressable Memory, CAM) 영역을 포함할 수 있다. 캠 영역은 적어도 하나의 메모리 블록에 포함되는 복수의 메모리 셀들을 포함할 수 있다. 캠 영역에는 반도체 메모리 장치(100)의 동작에 필요한 다양한 설정 정보들을 저장될 수 있다. 예를 들어, 캠 영역에는 데이터 입출력 동작과 관련하여 설정된 조건들이나 기타 정보들이 저장될 수 있다. 실시 예에서, 캠 영역에는 읽기/쓰기 실시 횟수(P/E Cycle), 불량 컬럼 어드레스, 불량 블록 어드레스 정보가 저장될 수 있다. 실시 예에서, 캠 영역에는 반도체 메모리 장치(100)가 동작하기 위해 필요한 옵션 정보, 예를 들면 프로그램 전압 정보와, 읽기 전압 정보, 소거 전압 정보 또는 셀의 게이트 산화막 두께 정보 등이 저장될 수 있다. 실시 예에서, 캠 영역에는 프로그램 동작시 비트라인에 인가되는 전압 정보가 저장될 수 있다.
반도체 메모리 장치(100)에 전원이 공급되면, 캠 영역에 저장된 정보들은 주변 회로(120)에 의해 독출되고, 주변 회로(120)는 독출된 정보에 따라 설정된 조건으로 메모리 셀들의 데이터 입출력 동작을 수행하도록 메모리 셀 어레이(110)를 제어할 수 있다.
주변 회로(120)는 컨트롤러(200)의 제어에 응답하여 동작한다. 주변 회로(120)는 컨트롤러(200)의 제어에 응답하여, 메모리 셀 어레이(110)에 데이터를 프로그램 할 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)로부터 데이터를 읽고 메모리 셀 어레이(110)의 데이터를 소거하도록 동작할 수 있다.
다양한 실시 예에서, 반도체 메모리 장치(100)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 반도체 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행될 수 있다.
프로그램 동작 시, 주변 회로(120)는 컨트롤러(200)로부터 프로그램 동작을 나타내는 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 쓰기 데이터를 수신할 수 있다. 주변회로(120)는 물리 블록 어드레스(PBA)에 의해 하나의 메모리 블록과 해당 메모리 블록에 포함된 하나의 페이지가 선택되면, 선택된 페이지에 데이터를 프로그램 할 수 있다.
읽기 동작 시, 주변 회로(120)는 컨트롤러(200)로부터 읽기 동작을 나타내는 커맨드(이하, 읽기 커맨드), 물리 블록 어드레스(PBA)를 수신할 수 있다. 주변 회로(120)는 물리 블록 어드레스(PBA)에 의해 선택된 하나의 메모리 블록과 그것에 포함된 하나의 페이지로부터 데이터를 읽고, 읽어진 데이터(이하, 페이지 데이터라 한다.)를 컨트롤러(200)로 출력할 수 있다.
소거 동작 시에, 주변 회로(120)는 컨트롤러(200)로부터 소거 동작을 나타내는 커맨드 및 물리 블록 어드레스(PBA)를 수신할 수 있다. 물리 블록 어드레스(PBA)는 하나의 메모리 블록을 특정할 것이다. 주변 회로(120)는 물리 블록 어드레스(PBA)에 대응하는 메모리 블록의 데이터를 소거할 것이다.
컨트롤러(200)는 반도체 메모리 장치(100)의 전반적인 동작을 제어한다. 컨트롤러(200)는 외부 호스트로부터의 요청에 응답하여 반도체 메모리 장치(100)를 액세스할 수 있다. 컨트롤러(200)는 외부 호스트로부터의 요청에 응답하여 반도체 메모리 장치(100)를 커맨드한다.
실시 예로서, 컨트롤러(200)는 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 프로그램 동작 시, 컨트롤러(200)는 프로그램 커맨드, 어드레스 및 데이터를 채널을 통해 반도체 메모리 장치(100)에 제공할 것이다. 읽기 동작 시, 컨트롤러(200)는 읽기 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(100)에 제공할 것이다. 소거 동작 시, 컨트롤러(200)는 소거 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(100)에 제공할 것이다.
컨트롤러(200)는 램(210), 메모리 제어부(220) 및 에러 정정 회로(230)을 포함할 수 있다.
램(random access memory; RAM)(210)은 메모리 제어부(220)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 램(210)이 워크 메모리로 사용되는 경우에, 메모리 제어부(220)에 의해서 처리되는 데이터가 임시 저장될 수 있다. 램(210)이 버퍼 메모리로 사용되는 경우에는, 호스트(미도시)에서 반도체 메모리 장치(100)로 또는 반도체 메모리 장치(100)에서 호스트(미도시)로 전송될 데이터를 버퍼링 하는데 사용될 수 있다.
메모리 제어부(220)는 반도체 메모리 장치(100)의 읽기 동작, 프로그램 동작, 소거 동작, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 제어부(220)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 제어부(220)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 메모리 제어부(220)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
에러 정정 코드 회로(230)는 프로그램 할 데이터에 대한 에러 정정 코드(Error Correction Code; ECC)인 패리티를 생성한다. 또한 읽기 동작시, 에러 정정 코드 회로(230)는 독출한 페이지 데이터에 대해 패리티를 이용하여 오류를 정정할 수 있다. 에러 정정 코드 회로(230)는 LDPC(low density parity check) code, BCH (Bose, Chaudhri, Hocquenghem) Code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation), 해밍 코드(hamming code) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
읽기 동작 시, 에러 정정 코드 회로(230)는 독출된 페이지 데이터의 오류를 정정할 수 있다. 독출된 페이지 데이터에 정정 가능한 비트 수를 초과하는 에러 비트들이 포함된 경우 디코드는 실패할 수 있다. 페이지 데이터에 정정 가능한 비트 수보다 같거나 작은 에러 비트들이 포함된 경우 디코드는 성공할 수 있다.
디코드의 성공은 해당 읽기 커맨드가 패스(pass)되었음을 나타낸다. 디코드의 실패는 해당 읽기 커맨드가 실패(fail)하였음을 나타낸다. 디코드가 성공될 때 컨트롤러(200)는 에러가 정정된 페이지 데이터를 호스트로 출력한다.
도면에는 도시되어 있지 않지만, 컨트롤러(200)는 반도체 메모리 장치(100)와 통신하기 위한 메모리 인터페이스를 더 포함할 수 있다. 메모리 인터페이스는 반도체 메모리 장치(100)와 통신하기 위한 프로토콜을 포함한다. 예를 들면, 메모리 인터페이스는 낸드(NAND) 인터페이스, 노어(NOR) 인터페이스 등과 같은 플래시 인터페이스들 중 적어도 하나를 포함할 수 있다.
또한, 컨트롤러(200)는 호스트 및 컨트롤러(200) 사이의 데이터 교환을 수행하기 위해 호스트 인터페이스(미도시)를 더 포함할 수 있다. 호스트 인터페이스는 호스트와 컨트롤러(200)간에 통신하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(200)는 USB(Universal Serial Bus) 프로토콜, MMC(multimedia card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI(small computer small interface) 프로토콜, ESDI(enhanced small disk interface) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이(110) 구조를 나타낸 도면이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110) 및 주변 회로(120, peripheral circuit)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다.
도 3을 참조하면, 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제 1 내지 제 m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 2에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제 1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m)을 포함한다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다.
제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m) 각각은 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL) 에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 1의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
다시 도 2를 참조하면, 주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 그리고 제어 로직(125)을 포함한다. 어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 반도체 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다. 프로그램 동작 및 읽기 동작 시, 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압를 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
읽기 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예로서, 반도체 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)은 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다.
실시 예로서, 어드레스 디코더(121)은 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 반도체 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 반도체 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 입출력 회로(124)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
데이터 입출력 회로(124)는 읽기 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 반도체 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다. 제어 로직(125)은 어드레스(ADDR)를 어드레스 디코더(121)에 전달한다.
제어 로직(125)는 어드레스 디코더(121), 전압 발생기(122) 및 읽기 및 쓰기 회로(123)를 제어하여 프로그램 동작을 수행할 수 있다. 제어 로직(125)는 프로그램 동작이 수행되는 동안 워드 라인들 및 비트 라인들에 프로그램 동작에 필요한 전압들이 인가되도록 어드레스 디코더(121), 전압 발생기(122) 및 읽기 및 쓰기 회로(123)를 제어할 수 있다. 프로그램 동작시 메모리 셀들이 연결되는 비트 라인들에 인가되는 전압에 대한 다양한 실시 예들에 대해서는 후술하는 도 6 내지 도 12에 대한 설명에서 보다 상세하게 설명한다.
도 4는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 보여주는 도면이다.
도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 도 3에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1)의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2~BLKz)의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2~BLKz)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
도 4를 참조하면 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 3에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라, 메모리 블록(BLK1)에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 보여주는 도면이다.
도 5를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1'~BLKz')을 포함한다. 도 4에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1')의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2'~BLKz')의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2'~BLKz')도 제 1 메모리 블록(BLK1')과 마찬가지로 구성됨이 이해될 것이다.
제 1 메모리 블록(BLK1')은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 제 1 메모리 블록(BLK1') 내에서, +X 방향으로 m개의 셀 스트링들이 배열된다. 도 4에서, +Y 방향으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(BLK1')에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLK1')은 도 4의 메모리 블록(BLK1)과 유사한 등가 회로를 갖는다.
도 6은 이중 검증 방법에 따른 프로그램 동작을 설명하기 위한 도면이다.
프로그램 전, 선택된 메모리 셀들은 소거 상태(ERASE)에 해당하는 문턱전압을 갖는다. 예를 들면, 소거 상태에 해당하는 문턱 전압의 범위는 접지(GROUND) 전압보다 낮을 수 있다. 반도체 메모리 장치의 선택된 메모리 셀들은 프로그램 할 데이터에 따라서, 복수의 프로그램 상태(PROGRAM STATE)들 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 구체적으로, 선택된 메모리 셀들은 제1 내지 n 프로그램 상태(PV1 내지 PVn) 중 어느 한 상태의 문턱전압 분포를 갖도록 프로그램 될 수 있다.
메모리 셀에 데이터를 저장하는 프로그램 동작은 복수의 프로그램 루프들을 실행함으로써 수행될 수 있다. 각각의 프로그램 루프는 프로그램 펄스를 선택된 워드 라인에 인가하는 프로그램 펄스 인가 동작과 프로그램을 검증하는 프로그램 검증 동작으로 구분될 수 있다. 실시 예에서, 프로그램 동작은 프로그램 루프가 반복될 때마다 프로그램 펄스의 전압이 스탭 전압만큼 증가하는 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming; ISPP) 방식에 따라 수행될 수 있다.
선택된 메모리 셀들에 대한 프로그램 검증 동작에 있어서, 각각의 프로그램 루프 마다 2개의 검증전압을 이용하는 이중 검증 동작(DOUBLE VERIFY OPERATION)이 적용될 수 있다.
도 6을 참조하면, 선택된 메모리 셀들은 제n 프로그램 상태(PVn)를 목표 프로그램 상태로 갖는다고 가정한다. 이중 검증 동작은 선택된 메모리 셀들에 프로그램 펄스가 인가된 뒤, 목표 프로그램 상태에 대한 검증전압인 제2 검증전압(Vvfy2)과 제2 검증전압보다 낮은 레벨을 갖는 제1 검증전압(Vvfy1)을 이용하여 메모리 셀들의 문턱전압을 2번 검출한다. 검출 결과에 따라 메모리 셀들은 문턱전압이 제1 검증전압보다 낮은 제1 메모리 셀들(1)과, 문턱전압이 제1 검증전압보다 높고 제2 검증전압보다 낮은 제2 메모리 셀들(2)과, 문턱전압이 제2 검증전압보다 높은 제3 메모리 셀들(3)로 구분될 수 있다.
다음 프로그램 루프가 실행되어 프로그램 펄스가 선택된 워드 라인에 인가될 때, 제1 메모리 셀들(1)과 연결되는 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 제1 메모리 셀들은 프로그램 펄스의 인가에 따라 문턱전압이 상승할 수 있다. 제3 메모리 셀들(3)과 연결되는 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 제3 메모리 셀들은 프로그램 펄스가 인가되더라도 문턱전압이 상승하지 않을 수 있다.
제2 메모리 셀들(2)은 제1 검증전압(Vvfy1) 보다는 높고, 제2 검증전압(Vvfy2)보다는 낮은 문턱전압을 갖는다. 제2 메모리 셀들(2)과 연결되는 비트 라인들에는 프로그램 펄스 인가에 따른 메모리 셀들의 문턱전압 상승폭을 감소시키기 위해 프로그램 허용 전압보다 높고 프로그램 금지 전압보다 낮은 레벨의 프로그램 제어 전압이 인가될 수 있다. 그러나, 프로그램 제어 전압이 인가되는 경우에 셀 스트링의 드레인 선택 트랜지스터(DST)의 문턱전압에 따라 비트 라인 전압의 전달이 원활하지 않으면, 비트 라인들에 프로그램 금지 전압 또는 프로그램 허용 전압이 인가된 상태가 될 수 있다.
본 발명의 실시 예에 따르면, 반도체 메모리 장치는 제2 메모리 셀들(2)이 연결되는 비트 라인들에 프로그램 펄스가 워드라인에 인가되는 동안 프로그램 허용 전압과 프로그램 금지 전압을 순차적으로 또는 랜덤하게 인가한다. 따라서, 실질적으로 프로그램이 진행되는 시간을 조절함으로써, 드레인 선택 트랜지스터의 문턱전압과 무관하게 프로그램 동작이 안정적으로 수행될 수 있다.
도 7은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 7을 참조하면, t1~t3구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL1)에는 프로그램 허용 전압(Vper)과 프로그램 금지 전압(Vinh)이 순차적으로 인가될 수 있다. 구체적으로 t1~t2구간(P1)에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL1)에 프로그램 허용 전압(Vper)을 인가한다. t2~t3(P2)구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL1)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 따라서, 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 P1구간에서는 프로그램 되고, P2구간에서 프로그램 되지 않는다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL1)에 인가되는 프로그램 허용 전압은 0V 보다 높은 양전압일 수 있다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL1)에 인가돠는 프로그램 금지 전압은 전원전압(Vcc)보다 낮은 양전압일 수 있다.
실시 예에서, P1구간과 P2구간의 각 시간은 선택된 워드 라인에 프로그램 전압(Vpgm)이 인가되는 전체 구간 시간의 절반의 시간일 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 8을 참조하면, t1~t3구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL2)에는 프로그램 금지 전압(Vinh)과 프로그램 허용 전압(Vper)이 순차적으로 인가될 수 있다. 구체적으로 t1~t2구간(P3)에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL2)에 프로그램 금지 전압(Vinh)을 인가한다. t2~t3(P4)구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL2)에 프로그램 허용 전압(Vper)을 인가할 수 있다. 따라서, 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 P4구간에서는 프로그램 되고, P3구간에서 프로그램 되지 않는다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL2)에 인가되는 프로그램 허용 전압은 0V 보다 높은 양전압일 수 있다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL2)에 인가돠는 프로그램 금지 전압은 전원전압(Vcc)보다 낮은 양전압일 수 있다.
실시 예에서, P3구간과 P4구간의 각 시간은 선택된 워드 라인에 프로그램 전압(Vpgm)이 인가되는 전체 구간 시간의 절반의 시간일 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 9를 참조하면, t1~t3구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL3)에는 프로그램 허용 전압(Vper)과 프로그램 금지 전압(Vinh)이 순차적으로 인가될 수 있다. 구체적으로 t1~t2구간(P5)에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL3)에 프로그램 허용 전압(Vper)을 인가한다. t2~t3(P6)구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL3)에 프로그램 금지 전압(Vinh)을 인가할 수 있다. 따라서, 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 P5구간에서는 프로그램 되고, P6구간에서 프로그램 되지 않는다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL3)에 인가되는 프로그램 허용 전압은 0V 보다 높은 양전압일 수 있다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL3)에 인가돠는 프로그램 금지 전압은 전원전압(Vcc)보다 낮은 양전압일 수 있다. 도 9의 실시 예는 도 7의 실시 예와 비교하여 P5구간이 P6구간의 시간보다 짧은 경우를 나타낸다.
실시 예에서, P5구간과 P6의 구간 시간은 메모리 셀의 문턱전압에 따라 상이할 수 있다. 구체적으로, 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 낮은 쪽에 속하는 메모리 셀들은 P5구간을 증가시키고, P6구간을 감소시킬 수 있다. 또는 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 높은 쪽에 속하는 메모리 셀들은 P6구간을 증가시키고, P5구간을 감소시킬 수 있다.
실시 예에서, P5구간과 P6의 구간 시간은 선택된 워드 라인의 위치에 따라 상이할 수 있다. 구체적으로 도 2를 참조하여 설명된 어드레스 디코더(121)와의 거리에 따라 P5구간과 P6구간의 시간이 상이할 수 있다. 예를 들면, 반도체 메모리 장치는 어드레스 디코더(121)로부터 멀리 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P5구간을 증가시키고, P6구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 가까이 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P6구간을 증가시키고, P5구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 멀리 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P6구간을 증가시키고, P5구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 가까이 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P5구간을 증가시키고, P6구간을 감소시킬 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 10을 참조하면, t1~t3구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL4)에는 프로그램 금지 전압(Vinh)과 프로그램 허용 전압(Vper)이 순차적으로 인가될 수 있다. 구체적으로 t1~t2구간(P7)에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL4)에 프로그램 금지 전압(Vinh)을 인가한다. t2~t3(P8)구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL4)에 프로그램 허용 전압(Vper)을 인가할 수 있다. 따라서, 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 P8구간에서는 프로그램 되고, P7구간에서 프로그램 되지 않는다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL4)에 인가되는 프로그램 허용 전압은 0V 보다 높은 양전압일 수 있다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL4)에 인가돠는 프로그램 금지 전압은 전원전압(Vcc)보다 낮은 양전압일 수 있다. 도 10의 실시 예는 도 8의 실시 예와 비교하여 P7구간이 P8구간의 시간보다 짧은 경우를 나타낸다.
실시 예에서, P7구간과 P8의 구간의 시간은 메모리 셀의 문턱전압에 따라 상이할 수 있다. 구체적으로, 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 낮은 쪽에 속하는 메모리 셀들은 P8구간을 증가시키고, P7구간을 감소시킬 수 있다. 또는 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 높은 쪽에 속하는 메모리 셀들은 P7구간을 증가시키고, P8구간을 감소시킬 수 있다.
실시 예에서, P7구간과 P8의 구간의 시간은 선택된 워드 라인의 위치에 따라 상이할 수 있다. 구체적으로 도 2를 참조하여 설명된 어드레스 디코더(121)와의 거리에 따라 P7구간과 P8구간의 시간이 상이할 수 있다. 예를 들면, 반도체 메모리 장치는 어드레스 디코더(121)로부터 멀리 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P7구간을 증가시키고, P8구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 가까이 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P8구간을 증가시키고, P7구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 멀리 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P8구간을 증가시키고, P7구간을 감소시킬 수 있다. 또는, 반도체 메모리 장치는 어드레스 디코더(121)로부터 가까이 위치한 워드 라인에 대해서 프로그램 동작을 수행하는 경우에는 P7구간을 증가시키고, P8구간을 감소시킬 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 11을 참조하면, t1~t6구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL5)에는 프로그램 금지 전압(Vinh)과 프로그램 허용 전압(Vper)이 순차적으로 인가될 수 있다. 실시 예에서, 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL5)에는 프로그램 금지 전압(Vinh)과 프로그램 허용 전압(Vper)이 반복적으로 인가될 수 있다. 구체적으로 t1~t2, t3~t4 및 t5~t6구간에서는 프로그램 금지 전압(Vinh)이 인가되고, t2~t3, t4~t5구간에서는 프로그램 허용전압(Vper)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 프로그램 허용전압(Vper)이 인가되는 구간(t2~t3, t4~t5구간)에서는 프로그램 되고, 프로그램 금지전압(Vinh)이 인가되는 구간(t1~t2, t3~t4 및 t5~t6구간)에서 프로그램 되지 않는다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL5)에 인가되는 프로그램 허용 전압은 0V 보다 높은 양전압일 수 있다. 실시 예에서 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL5)에 인가돠는 프로그램 금지 전압은 전원전압(Vcc)보다 낮은 양전압일 수 있다.
실시 예에서, 프로그램 금지전압(Vinh)과 프로그램 허용전압(Vper)이 인가되는 횟수와 시간은 상이할 수 있다. 예를 들어, 프로그램 금지전압(Vinh)이 인가되는 횟수가 프로그램 허용전압(Vper)이 인가되는 횟수보다 많거나 적을 수 있다. 구체적으로 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 낮은 쪽에 속하는 메모리 셀들은 프로그램 허용전압(Vper)이 인가되는 횟수나 시간이 증가될 수 있다. 문턱전압이 제1 검증전압과 제2 검증전압 사이에서 높은 쪽에 속하는 메모리 셀들은 프로그램 금지전압(Vinh)이 인가되는 횟수나 시간이 증가될 수 있다.
도 11 에서는 프로그램 금지전압(Vinh)이 먼저 인가되는 경우를 도시하고 있으나, 실시 예에 따라 프로그램 허용전압(Vper)이 먼저 인가될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 12를 참조하면, t1~t3구간에서 선택된 워드 라인(sel.WL)에 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드 라인들(unsel.WL)에는 프로그램 전압(Vpgm) 보다 낮은 레벨의 패스 전압(Vpass)이 인가될 수 있다.
문턱전압이 제1 검증전압보다 낮은 메모리 셀들이 연결된 비트 라인들에는 프로그램 허용 전압이 인가될 수 있다. 실시 예에서 프로그램 허용 전압은 접지 전압(GND)일 수 있다.
문턱전압이 제2 검증전압보다 높은 메모리 셀들이 연결된 비트 라인들에는 프로그램 금지 전압이 인가될 수 있다. 실시 예에서 프로그램 금지 전압은 전원 전압(Vcc)일 수 있다.
문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL6)에는 제1 전압(V1)과 제2 전압(V2)이 순차적으로 인가될 수 있다. 구체적으로 t1~t2구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL6)에 제1 전압(V1)을 인가한다. t2~t3구간에서 반도체 메모리 장치는 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들(BL6)에 제2 전압(V2)을 인가할 수 있다. 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들은 제1 전압이 인가되는 구간(t1~t2)에서는 프로그램 되고, 제2 전압(V2)이 인가되는 구간에서 프로그램 되지 않는다. 실시 예에서 제1 전압은 접지전압(0V)보다 제1 기준값(Vref1)만큼 높은 레벨을 갖는 양의 전압일 수 있다. 제2 전압은 전원전압(Vcc)보다 제2 기준값(Vref2)만큼 낮은 레벨을 갖는 양의 전압일 수 있다.
도 7 내지 도 12를 참조하여 설명된 비트 라인들(BL1~BL6)에 인가되는 전압들은 제1 내지 제n 프로그램 상태(PV1~PVn)에 모두 적용되지 않고, 일부의 프로그램 상태에 대한 프로그램 동작에만 적용될 수 있다. 구체적으로 특정 프로그램 상태에 대한 프로그램 동작에서만 문턱전압이 제1 검증전압보다 높고, 제2 검증전압보다 낮은 메모리 셀들이 연결된 비트라인들에 도 7 내지 도 12를 참조하여 설명된 비트 라인들(BL1~BL6)에 인가되는 전압들이 인가될 수 있다. 여기서 특정 프로그램 상태는 적어도 하나 이상의 프로그램 상태들일 수 있다. 실시 예에서, 반도체 메모리 장치는 도 7 내지 도 12를 참조하여 설명된 비트 라인들(BL1~BL6)에 인가되는 전압들을 낮은 프로그램 상태들(PV1 내지 PV3)에 대한 프로그램 동작에는 적용하지 않고, 높은 프로그램 상태들(PV4 내지 PVn)에 대한 프로그램 동작에만 적용할 수 있다.
다양한 실시 예에서, 도 7 내지 도 12를 참조하여 설명된 비트 라인들(BL1~BL6)에 인가되는 전압들은 이중 검증(double verify) 동작을 사용하는 프로그램 동작뿐만 아니라 3회 이상의 검증동작을 수행하거나 검증동작을 1회만 사용하는 프로그램 동작에도 적용될 수 있다.
도 13은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 13을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(1300) 및 컨트롤러(1200)를 포함한다.
반도체 메모리 장치(1300)는 도 2를 참조하여 설명된 반도체 메모리 장치(100)와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1200)는 호스트(Host) 및 반도체 메모리 장치(1300)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 반도체 메모리 장치(1300)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 반도체 메모리 장치(1300)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 램(1210, Random Access Memory), 프로세싱 유닛(1220, processing unit), 호스트 인터페이스(1230, host interface), 메모리 인터페이스(1240, memory interface) 및 에러 정정 블록(1250)을 포함한다.
램(1210)은 프로세싱 유닛(1220)의 동작 메모리, 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다.
프로세싱 유닛(1220)은 컨트롤러(1200)의 제반 동작을 제어한다.
프로세싱 유닛(1220)은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터(DATA, 도 1 참조)로서 반도체 메모리 장치(1300)에 제공되어 메모리 셀 어레이(110, 도 1 참조)에 프로그램된다.
프로세싱 유닛(1220)은 리드 동작 시 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세싱 유닛(1220)은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스(1230)는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1240)는 반도체 메모리 장치(1300)과 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1250)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(1300) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(1300) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi-Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 14는 도 13의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 14는 도 13의 메모리 시스템(1000)의 응용 예(2000)를 보여주는 블록도이다.
도 14를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 14에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 2을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 13을 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 14에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템(2000)을 포함하는 컴퓨팅 시스템(3000)을 보여주는 블록도이다.
도 15를 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 15에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 15에서, 도 14를 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 13을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 13 및 도 14를 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 주변 회로
121: 어드레스 디코더
122: 전압 발생기
123: 읽기 및 쓰기 회로
124: 데이터 입출력 회로
125: 제어 로직

Claims (22)

  1. 복수의 메모리 셀들을 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
    제1 검증전압 및 상기 제1 검증전압보다 높은 제2 검증전압으로 상기 복수의 메모리 셀들 중 선택 워드 라인에 연결된 메모리 셀들의 프로그램 상태를 검증하는 단계;
    상기 선택 워드 라인에 프로그램 전압을 인가하는 단계; 및
    상기 프로그램 전압이 인가되는 동안, 상기 선택 워드 라인에 연결된 메모리 셀들 중 상기 검증하는 단계에서 상기 제1 검증전압 보다 높고 상기 제2 검증전압보다 낮은 문턱전압을 갖는 것으로 판단된 메모리 셀들이 연결되는 비트 라인들에 전압의 크기가 서로 다른 제1 전압 및 제2 전압을 순차적으로 인가하는 단계;를 포함하는 반도체 메모리 장치의 동작 방법.
  2. 제 1항에 있어서, 상기 제1 전압은 프로그램 허용전압 또는 프로그램 금지전압 중 어느 하나이고, 상기 제2 전압은 프로그램 허용전압 또는 프로그램 금지전압 중 다른 하나인 반도체 메모리 장치의 동작 방법.
  3. 제 1항에 있어서, 상기 선택된 메모리 셀들이 연결되는 비트 라인들에 제1 전압 및 제2 전압을 인가하는 단계는,
    상기 프로그램 전압이 인가되는 구간 중 제1 구간에 상기 제1 전압을 인가하고 제1 구간을 제외한 제2 구간에 상기 제2 전압을 인가하는 반도체 메모리 장치의 동작 방법.
  4. 제 3항에 있어서,
    상기 제1 구간과 제2 구간의 시간이 동일한 반도체 메모리 장치의 동작 방법.
  5. 제 3항에 있어서,
    상기 제1 구간과 제2 구간 중 어느 한 구간의 시간이 다른 구간의 시간보다 긴 반도체 메모리 장치의 동작 방법.
  6. 제 3항에 있어서,
    상기 제1 구간과 제2 구간은 상기 프로그램 전압이 인가되는 구간 동안 순차적으로 반복되는 반도체 메모리 장치의 동작 방법.
  7. 제 3항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 작은 반도체 메모리 장치의 동작 방법.
  8. 삭제
  9. 제 7항에 있어서,
    상기 선택된 메모리 셀들 중 문턱전압이 상기 제1 검증전압과 상기 제2 검증 전압사이에서 상기 제1 검증전압에 가까울수록 상기 제1 구간이 증가하는 반도체 메모리 장치의 동작 방법.
  10. 제 7항에 있어서,
    상기 선택된 메모리 셀들 중 문턱전압이 상기 제1 검증전압과 상기 제2 검증 전압사이에서 상기 제2 검증전압에 가까울수록 상기 제2 구간이 증가하는 반도체 메모리 장치의 동작 방법.
  11. 제 1항에 있어서, 상기 제1 전압은,
    접지 전압인 반도체 메모리 장치의 동작 방법.
  12. 제 1항에 있어서, 상기 제2 전압은,
    전원 전압인 반도체 메모리 장치의 동작 방법.
  13. 제 1항에 있어서, 상기 제1 전압은,
    접지 전압보다 제1 기준값만큼 높은 레벨을 갖는 양의 전압인 반도체 메모리 장치의 동작 방법.
  14. 제 1항에 있어서, 상기 제2 전압은,
    전원 전압보다 제2 기준값만큼 낮은 레벨을 갖는 양의 전압인 반도체 메모리 장치의 동작 방법.
  15. 복수의 메모리 셀들을 포함하는 반도체 메모리 장치에 있어서,
    상기 복수의 메모리 셀들 중 선택 워드 라인에 프로그램 전압, 제1 검증전압 및 상기 제1 검증전압보다 높은 제2 검증전압을 인가하는 어드레스 디코더; 및
    상기 선택 워드 라인에 연결된 메모리 셀들이 연결되는 비트 라인들에 프로그램 허용전압 또는 프로그램 금지전압을 인가하는 읽기 및 쓰기회로; 및
    상기 제1 검증전압 및 제2 검증전압을 이용하여 상기 선택 워드 라인에 연결된 메모리 셀들에 대한 검증을 수행하도록 상기 어드레스 디코더를 제어하고, 상기 프로그램 전압이 인가되는 동안, 상기 검증 결과 상기 제1 검증전압 보다 높고 상기 제2 검증전압보다 낮은 문턱전압을 갖는 것으로 판단된 메모리 셀들이 연결되는 비트 라인들에 전압의 크기가 서로 다른 제1 전압 및 제2 전압을 순차적으로 인가하도록 상기 읽기 및 쓰기 회로를 제어하는 제어 로직;을 포함하는 반도체 메모리 장치.
  16. 제 15항에 있어서, 상기 제어 로직은,
    상기 프로그램 전압이 인가되는 구간 중 제1 구간에 상기 제1 전압을 인가하고 제1 구간을 제외한 제2 구간에 상기 제2 전압을 인가하도록 상기 읽기 및 쓰기 회로를 제어하는 반도체 메모리 장치.
  17. 제 16항에 있어서,
    상기 제1 구간과 제2 구간의 시간이 동일한 반도체 메모리 장치.
  18. 제 16항에 있어서,
    상기 제1 구간과 제2 구간 중 어느 한 구간의 시간이 다른 구간의 시간보다 긴 반도체 메모리 장치.
  19. 제 16항에 있어서,
    상기 제1 구간과 제2 구간은 상기 프로그램 전압이 인가되는 구간 동안 순차적으로 반복되는 반도체 메모리 장치.
  20. 제 15항에 있어서, 상기 제1 전압은,
    접지 전압인 반도체 메모리 장치.
  21. 제 15항에 있어서, 상기 제2 전압은,
    전원 전압인 반도체 메모리 장치.
  22. 제 15항에 있어서, 상기 제1 전압은 프로그램 허용전압 또는 프로그램 금지전압 중 어느 하나이고, 상기 제2 전압은 프로그램 허용전압 또는 프로그램 금지전압 중 다른 하나인 반도체 메모리 장치.
KR1020160027767A 2016-03-08 2016-03-08 반도체 메모리 장치 및 그것의 동작 방법 KR102429456B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160027767A KR102429456B1 (ko) 2016-03-08 2016-03-08 반도체 메모리 장치 및 그것의 동작 방법
US15/237,972 US10026489B2 (en) 2016-03-08 2016-08-16 Semiconductor memory device and operating method thereof
CN201610810412.0A CN107170485B (zh) 2016-03-08 2016-09-08 半导体存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027767A KR102429456B1 (ko) 2016-03-08 2016-03-08 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170104839A KR20170104839A (ko) 2017-09-18
KR102429456B1 true KR102429456B1 (ko) 2022-08-05

Family

ID=59788112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027767A KR102429456B1 (ko) 2016-03-08 2016-03-08 반도체 메모리 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10026489B2 (ko)
KR (1) KR102429456B1 (ko)
CN (1) CN107170485B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057345A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置
KR20190057517A (ko) * 2017-11-20 2019-05-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20200071605A (ko) * 2018-12-11 2020-06-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20210074028A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220045769A (ko) * 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US20150063047A1 (en) 2013-09-02 2015-03-05 SK Hynix Inc. Semiconductor memory device, method of operating the same and memory system including the same
US20150221374A1 (en) 2014-02-03 2015-08-06 SK Hynix Inc. Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6714457B1 (en) * 2001-09-19 2004-03-30 Aplus Flash Technology, Inc. Parallel channel programming scheme for MLC flash memory
KR101448851B1 (ko) * 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
KR100953055B1 (ko) * 2008-05-20 2010-04-15 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101044540B1 (ko) * 2009-06-30 2011-06-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 프로그램 방법
KR101787612B1 (ko) * 2011-07-12 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
KR101845509B1 (ko) * 2011-10-05 2018-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
KR20140024723A (ko) * 2012-08-21 2014-03-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102016036B1 (ko) * 2012-08-30 2019-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102007007B1 (ko) 2012-12-10 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20160021654A (ko) * 2014-08-18 2016-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
US9349461B1 (en) * 2014-12-03 2016-05-24 Micron Technology, Inc. Applying substantially the same voltage differences across memory cells at different locations along an access line while programming
KR102204389B1 (ko) * 2015-01-06 2021-01-18 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20160108770A (ko) * 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20160110592A (ko) * 2015-03-09 2016-09-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9466375B1 (en) * 2015-05-28 2016-10-11 Macronix International Co., Ltd. Memory device and programming method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US20150063047A1 (en) 2013-09-02 2015-03-05 SK Hynix Inc. Semiconductor memory device, method of operating the same and memory system including the same
US20150221374A1 (en) 2014-02-03 2015-08-06 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
KR20170104839A (ko) 2017-09-18
US20170263327A1 (en) 2017-09-14
US10026489B2 (en) 2018-07-17
CN107170485B (zh) 2021-01-01
CN107170485A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
KR102429452B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10515685B2 (en) Semiconductor memory device for performing erase operation and operating method thereof
KR102624612B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102396734B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9607698B2 (en) Semiconductor memory device and operating method thereof
US10339996B2 (en) Semiconductor memory device and method for operating the same
KR102565888B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN107808682B (zh) 控制电路、外围电路、半导体存储器件及其操作方法
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102595291B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102503169B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102429456B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102603243B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10020070B2 (en) Semiconductor memory device and method of operating the same
KR20170052029A (ko) 반도체 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant