KR102595291B1 - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102595291B1
KR102595291B1 KR1020160122219A KR20160122219A KR102595291B1 KR 102595291 B1 KR102595291 B1 KR 102595291B1 KR 1020160122219 A KR1020160122219 A KR 1020160122219A KR 20160122219 A KR20160122219 A KR 20160122219A KR 102595291 B1 KR102595291 B1 KR 102595291B1
Authority
KR
South Korea
Prior art keywords
voltage
program
steps
semiconductor memory
memory device
Prior art date
Application number
KR1020160122219A
Other languages
English (en)
Other versions
KR20180032916A (ko
Inventor
홍용환
김병렬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160122219A priority Critical patent/KR102595291B1/ko
Priority to US15/582,103 priority patent/US10049748B2/en
Priority to TW106117556A priority patent/TWI713748B/zh
Priority to CN201710488355.3A priority patent/CN107871515B/zh
Publication of KR20180032916A publication Critical patent/KR20180032916A/ko
Application granted granted Critical
Publication of KR102595291B1 publication Critical patent/KR102595291B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다. 본 기술에 따른 향상된 신뢰성을 갖는 반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 복수의 프로그램 루프들을 포함하는 프로그램 동작을 수행하는 주변 회로 및 상기 복수의 프로그램 루프에서 상기 선택된 메모리 셀들이 연결된 선택된 워드 라인에 프로그램 전압을 인가하는 경우, 상기 프로그램 전압이 복수의 스텝들로 구성된 기 설정된 시간 동안 프로그램 시작 전압에서 프로그램 목표 전압까지 계단형 스텝 전압 형태로 증가하도록 상기 주변 회로를 제어하는 제어 회로를 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 향상된 신뢰성을 갖는 반도체 메모리 장치 및 그것의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 반도체 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 복수의 프로그램 루프들을 포함하는 프로그램 동작을 수행하는 주변 회로 및 상기 복수의 프로그램 루프에서 상기 선택된 메모리 셀들이 연결된 선택된 워드 라인에 프로그램 전압을 인가하는 경우, 상기 프로그램 전압이 복수의 스텝들로 구성된 기 설정된 시간 동안 프로그램 시작 전압에서 프로그램 목표 전압까지 계단형 스텝 전압 형태로 증가하도록 상기 주변 회로를 제어하는 제어 회로를 포함한다.
본 발명의 실시 예에 따른, 반도체 메모리 장치의 동작 방법은, 복수의 메모리 셀들 중 선택된 메모리 셀들이 연결된 선택된 워드라인에 패스 전압을 인가하는 단계, 상기 선택된 워드라인의 전압이 상기 패스 전압에 도달하면, 상기 선택된 워드라인에 상기 패스 전압보다 높은 레벨을 갖는 프로그램 시작 전압을 인가하는 단계 및 상기 선택된 워드라인의 전압이 상기 프로그램 시작 전압에 도달하면, 상기 프로그램 시작 전압에서 상기 프로그램 시작 전압 보다 높은 레벨을 갖는 프로그램 목표 전압까지 복수의 스텝들로 구성된 기 설정된 시간 동안 계단형 스텝 전압 형태로 증가하는 프로그램 전압을 인가하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 향상된 신뢰성을 갖는 반도체 메모리 장치 및 그것의 동작방법이 제공된다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이 구조를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 6은 ISPP방식의 프로그램 방법을 설명하기 위한 도면이다.
도 7은 하나의 프로그램 루프에서 선택된 워드라인에 인가되는 프로그램 전압을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 프로그램 전압 제어 방법을 설명하기 위한 도면이다.
도 9는 도 2의 프로그램 전압 제어부의 구조를 설명하기 위한 도면이다.
도 10은 도 9의 스텝전압 결정부의 구조를 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 12는 도 11의 프로그램 전압을 제어하는 방법을 설명하기 위한 순서도이다.
도 13은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 14는 도 13의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 메모리 시스템의 구성을 나타낸 블록도이다.
메모리 시스템(50)은 반도체 메모리 장치(1000) 및 컨트롤러(1100)를 포함한다.
반도체 메모리 장치(1000)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 반도체 메모리 장치(1000)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
반도체 메모리 장치(1000)는 메모리 셀 어레이(100) 및 메모리 셀 어레이(100)를 구동하기 위한 주변 회로(600)를 포함한다. 메모리 셀 어레이(100)는 복수의 불휘발성 메모리 셀들을 포함한다.
메모리 셀 어레이(100)는 복수의 메모리 블록들을 포함하고, 복수의 메모리 블록들은 그 용도에 따라 시스템 블록 및 사용자 블록 등으로 구분하여 사용될 수 있다.
실시 예에서, 메모리 셀 어레이(100)는 캠(Content Addressable Memory, CAM) 영역을 포함할 수 있다. 캠 영역은 적어도 하나의 메모리 블록에 포함되는 복수의 메모리 셀들을 포함할 수 있다. 캠 영역에는 반도체 메모리 장치(1000)의 동작에 필요한 다양한 설정 정보들을 저장될 수 있다. 예를 들어, 캠 영역에는 데이터 입출력 동작과 관련하여 설정된 조건들이나 기타 정보들이 저장될 수 있다. 실시 예에서, 캠 영역에는 읽기/쓰기 실시 횟수(P/E Cycle), 불량 컬럼 어드레스, 불량 블록 어드레스 정보가 저장될 수 있다. 실시 예에서, 캠 영역에는 반도체 메모리 장치(100)가 동작하기 위해 필요한 옵션 정보, 예를 들면 프로그램 전압 정보와, 읽기 전압 정보, 소거 전압 정보 또는 셀의 게이트 산화막 두께 정보 등이 저장될 수 있다.
반도체 메모리 장치(1000)에 전원이 공급되면, 캠 영역에 저장된 정보들은 주변 회로(600)에 의해 독출되고, 주변 회로(600)는 독출된 정보에 따라 설정된 조건으로 메모리 셀들의 데이터 입출력 동작을 수행하도록 메모리 셀 어레이(100)를 제어할 수 있다.
주변 회로(600)는 컨트롤러(1100)의 제어에 응답하여 동작한다. 주변 회로(600)는 컨트롤러(1100)의 제어에 응답하여, 메모리 셀 어레이(100)에 데이터를 프로그램 할 수 있다. 주변 회로(600)는 메모리 셀 어레이(100)로부터 데이터를 읽고, 메모리 셀 어레이(100)의 데이터를 소거하도록 동작할 수 있다.
다양한 실시 예에서, 반도체 메모리 장치(1000)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 반도체 메모리 장치(1000)의 소거 동작은 메모리 블록 단위로 수행될 수 있다.
프로그램 동작 시, 주변 회로(600)는 컨트롤러(1100)로부터 프로그램 동작을 나타내는 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 쓰기 데이터를 수신할 수 있다. 주변회로(600)는 물리 블록 어드레스(PBA)에 의해 하나의 메모리 블록과 해당 메모리 블록에 포함된 하나의 페이지가 선택되면, 선택된 페이지에 데이터를 프로그램 할 수 있다.
읽기 동작 시, 주변 회로(600)는 컨트롤러(1100)로부터 읽기 동작을 나타내는 커맨드(이하, 읽기 커맨드), 물리 블록 어드레스(PBA)를 수신할 수 있다. 주변 회로(600)는 물리 블록 어드레스(PBA)에 의해 선택된 하나의 메모리 블록과 그것에 포함된 하나의 페이지로부터 데이터를 읽고, 읽어진 데이터(이하, 페이지 데이터라 한다.)를 컨트롤러(1100)로 출력할 수 있다.
소거 동작 시에, 주변 회로(600)는 컨트롤러(1100)로부터 소거 동작을 나타내는 커맨드 및 물리 블록 어드레스(PBA)를 수신할 수 있다. 물리 블록 어드레스(PBA)는 하나의 메모리 블록을 특정할 것이다. 주변 회로(600)는 물리 블록 어드레스(PBA)에 대응하는 메모리 블록의 데이터를 소거할 것이다.
컨트롤러(1100)는 반도체 메모리 장치(1000)의 전반적인 동작을 제어한다. 컨트롤러(1100)는 외부 호스트로부터의 요청에 응답하여 반도체 메모리 장치(1000)를 액세스할 수 있다. 컨트롤러(1100)는 외부 호스트로부터의 요청에 응답하여 반도체 메모리 장치(1000)를 커맨드한다.
실시 예로서, 컨트롤러(1100)는 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 반도체 메모리 장치(1000)를 제어할 것이다. 프로그램 동작 시, 컨트롤러(1100)는 프로그램 커맨드, 어드레스 및 데이터를 채널을 통해 반도체 메모리 장치(1000)에 제공할 것이다. 읽기 동작 시, 컨트롤러(1100)는 읽기 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(1000)에 제공할 것이다. 소거 동작 시, 컨트롤러(1100)는 소거 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(1000)에 제공할 것이다.
컨트롤러(1100)는 램(1110), 메모리 제어부(1120) 및 에러 정정 회로(1130)을 포함할 수 있다.
램(random access memory; RAM)(1110)은 메모리 제어부(1120)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 램(1110)이 워크 메모리로 사용되는 경우에, 메모리 제어부(1120)에 의해서 처리되는 데이터가 임시 저장될 수 있다. 램(1110)이 버퍼 메모리로 사용되는 경우에는, 호스트(미도시)에서 반도체 메모리 장치(1000)로 또는 반도체 메모리 장치(1000)에서 호스트(미도시)로 전송될 데이터를 버퍼링 하는데 사용될 수 있다.
메모리 제어부(1120)는 반도체 메모리 장치(1000)의 읽기 동작, 프로그램 동작, 소거 동작, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 제어부(1120)는 반도체 메모리 장치(1000)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 제어부(1120)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 메모리 제어부(1120)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
에러 정정 코드 회로(1130)는 프로그램 할 데이터에 대한 에러 정정 코드(Error Correction Code; ECC)인 패리티를 생성한다. 또한 읽기 동작시, 에러 정정 코드 회로(1130)는 독출한 페이지 데이터에 대해 패리티를 이용하여 오류를 정정할 수 있다. 에러 정정 코드 회로(230)는 LDPC(low density parity check) code, BCH (Bose, Chaudhri, Hocquenghem) Code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation), 해밍 코드(hamming code) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
읽기 동작 시, 에러 정정 코드 회로(1130)는 독출된 페이지 데이터의 오류를 정정할 수 있다. 독출된 페이지 데이터에 정정 가능한 비트 수를 초과하는 에러 비트들이 포함된 경우 디코드는 실패할 수 있다. 페이지 데이터에 정정 가능한 비트 수보다 같거나 작은 에러 비트들이 포함된 경우 디코드는 성공할 수 있다.
디코드의 성공은 해당 읽기 커맨드가 패스(pass)되었음을 나타낸다. 디코드의 실패는 해당 읽기 커맨드가 실패(fail)하였음을 나타낸다. 디코드가 성공될 때 컨트롤러(1100)는 에러가 정정된 페이지 데이터를 호스트로 출력한다.
도면에는 도시되어 있지 않지만, 컨트롤러(1100)는 반도체 메모리 장치(1000)와 통신하기 위한 메모리 인터페이스를 더 포함할 수 있다. 메모리 인터페이스는 반도체 메모리 장치(1000)와 통신하기 위한 프로토콜을 포함한다. 예를 들면, 메모리 인터페이스는 낸드(NAND) 인터페이스, 노어(NOR) 인터페이스 등과 같은 플래시 인터페이스들 중 적어도 하나를 포함할 수 있다.
또한, 컨트롤러(1100)는 호스트 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위해 호스트 인터페이스(미도시)를 더 포함할 수 있다. 호스트 인터페이스는 호스트와 컨트롤러(1100)간에 통신하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1100)는 USB(Universal Serial Bus) 프로토콜, MMC(multimedia card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-express) 프로토콜, ATA(Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI(small computer small interface) 프로토콜, ESDI(enhanced small disk interface) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다.
도 2는 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이(100) 구조를 나타낸 도면이다.
도 2를 참조하면, 반도체 메모리 장치(1000)는 메모리 셀 어레이(100), 주변 회로(600, peripheral circuit) 및 제어 회로(700)를 포함한다.
메모리 셀 어레이(100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(200)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(400)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(100)는 다수의 페이지로 구성된다.
반도체 메모리 장치(1000)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
도 3을 참조하면, 메모리 셀 어레이(100_1)에 포함된 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제 1 내지 제 m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제 1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m)을 포함한다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다.
제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m) 각각은 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
다시 도 2를 참조하면, 주변회로(600)는 어드레스 디코더(200), 전압 발생기(300), 읽기 및 쓰기 회로(400) 및 데이터 입출력 회로(500)을 포함할 수 있다.
주변회로(600)는 제어회로(700)의 제어에 따라 메모리 셀 어레이(100)를 구동한다. 예를 들어 주변회로(600)는 제어회로(700)의 제어에 따라 프로그램 동작, 읽기 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(100)를 구동할 수 있다.
어드레스 디코더(200)는 행 라인들(RL)을 통해 메모리 셀 어레이(100)에 연결된다. 어드레스 디코더(200)는 제어회로(700)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(200)는 반도체 메모리 장치(1000) 내부의 입출력 버퍼(미도시)를 통해 제어회로(700)로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(200)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(200)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(200)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(200)는 디코딩된 행 어드레스에 따라 전압 발생기(300)로부터 제공받은 전압들을 적어도 하나의 워드 라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(200)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(200)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
읽기 동작 시에, 어드레스 디코더(200)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예로서, 반도체 메모리 장치(1000)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 반도체 메모리 장치(1000)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(200)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(200)는 선택된 메모리 블록에 입력되는 워드 라인에 접지 전압을 인가할 수 있다. 실시 예에서 어드레스 디코더(200)는 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(300)는 전압 발생기(300)는 반도체 메모리 장치(1000)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(300)는 제어회로(700)의 제어에 응답하여 동작한다.
실시 예로서, 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(300)에서 생성된 내부 전원 전압은 반도체 메모리 장치(1000)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(300)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(300)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어회로(700)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(200)에 의해 선택된 워드 라인들에 인가된다.
읽기 및 쓰기 회로(400)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(100)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어회로(700)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(500)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(500) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(500)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(400)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 입출력 회로(500)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(400)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(500)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어회로(700)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(500)는 읽기 동작 시, 읽기 및 쓰기 회로(400)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
제어회로(700)는 어드레스 디코더(200), 전압 발생기(300), 읽기 및 쓰기 회로(400) 및 데이터 입출력 회로(500)에 연결된다. 제어회로(700)는 반도체 메모리 장치(1000)의 전반적인 동작을 제어할 수 있다. 제어회로(700)는 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어회로(700)는 커맨드(CMD)에 응답하여 주변회로(600)를 제어 할 수 있다. 제어회로(700)는 수신된 커맨드에 대응되는 동작을 수행하도록 어드레스 디코더(200), 전압 발생기(300), 읽기 및 쓰기 회로(400) 및 데이터 입출력 회로(500)를 제어할 수 있다. 실시 예에서, 제어회로(700)은 소거 동작 시 소스 라인에 고전압의 소거 전압(Verase)이 인가할 수 있다.
제어회로(700)는 프로그램 전압 제어부(710)를 더 포함할 수 있다.
프로그램 전압 제어부(710)는 프로그램 동작시 선택된 워드라인에 인가되는 프로그램 전압(VPGM)을 제어할 수 있다. 프로그램 동작시 선택된 워드 라인에는 프로그램 전압(VPGM)이 인가되고, 비선택된 워드 라인들에는 프로그램 전압(VPGM)보다 낮은 레벨의 패스 전압(VPASS)이 인가된다. 따라서, 프로그램 동작시 반도체 메모리 장치(1000)는 먼저 모든 워드 라인에 패스 전압이 인가되고, 워드 라인들의 전압이 패스 전압(VPASS)의 레벨에 도달하면, 선택된 워드 라인에 인가되는 전압을 프로그램 전압(VPGM) 레벨로 상승시킨다.
반도체 메모리 장치(1000)의 프로그램 동작은 적어도 하나 이상의 프로그램 루프(PGM Loop)들을 반복함으로써 수행될 수 있다. 하나의 프로그램 루프(PGM Loop)는 프로그램 전압(VPGM)이 인가되는 프로그램 단계과 프로그램 상태를 검증하는 프로그램 검증 단계로 구분될 수 있다. 프로그램 단계에서는 선택된 메모리 셀들의 워드 라인에 프로그램 전압(VPGM)이 인가된다.
실시 예에서, 반도체 메모리 장치(1000)는 프로그램 루프가 진행될 때 마다 프로그램 전압을 점진적으로 높이는 ISPP(Incremental Step Pulse Program) 방식으로 프로그램 동작을 수행할 수 있다.
ISPP방식의 프로그램 동작에서는 매 프로그램 루프의 프로그램 전압은 서로 다른 목표 프로그램 전압(VPASS_TARGET)을 가질 수 있다. 즉, 프로그램 루프가 진행될 때마다 목표 프로그램 전압(VPASS_TARGET)의 레벨이 증가할 수 있다.
한편, 메모리 셀의 문턱 전압은 인가되는 프로그램 전압의 레벨과 프로그램 전압이 인가되는 시간에 따라서 결정될 수 있다. 이 때, 메모리 셀이 전압이 인가되는 바이어스 소스 드라이버(bias source driver)와의 상대적인 위치 차이에 따라서, 메모리 셀의 문턱 전압 차이가 발생할 수 있다. 예를 들면, 어드레스 디코더(200) 가까이에 위치한 워드 라인(Near측)의 프로그램 전압이 목표 프로그램 전압(VPASS_TARGET) 레벨에 도달하는 속도가 어드레스 디코더(200)으로부터 멀리에 위치한 워드라인(Far측) 보다 더 빠를 수 있다. 워드 라인의 위치에 따른 프로그램 전압이 목표 프로그램 전압(VPASS_TARGET)에 도달하는 속도의 차이가 심해질수록 문턱 전압 분포의 차이가 발생할 수 있다. 이러한 문턱 전압 분포의 차이는 반도체 메모리 장치의 신뢰성 열화에 영향을 미칠 수 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치(1000)는 프로그램 전압을 선택된 워드 라인에 인가할 때, 목표 프로그램 전압(VPASS_TARGET)을 바로 인가하지 않고, 점차적으로 증가하는 프로그램 전압을 인가한다. 구체적으로 프로그램 전압(VPGM)이 인가될 때, 프로그램 전압 제어부(710)는 선택된 워드 라인의 전압이 프로그램 패스 전압(VPASS)의 레벨에 도달한 뒤, 선택된 워드 라인에 해당 프로그램 루프에 대응하는 목표 프로그램 전압(VPASS_TARGET)을 바로 인가하는 것이 아니라 프로그램 시작 전압(VPGM_START)을 먼저 인가하고, 선택된 워드 라인의 전압이 프로그램 시작 전압(VPGM_START)에 도달하면, 기 설정된 시간 동안 선택된 워드 라인에 인가되는 전압이 목표 프로그램 전압(VPASS_TARGET)에 도달하도록 프로그램 전압(VPGM)의 레벨을 제어할 수 있다. 반도체 메모리 장치(1000)가 선택된 워드 라인에 인가되는 프로그램 전압(VPGM)의 레벨을 프로그램 시작전압(VPGM_START)에서 목표 프로그램 전압(VPGM_TARGET)에 기 설정된 시간 동안 계단 형태의 스텝 전압을 이용하여 천천히 증가하도록 제어하는 방법은 후술하는 도 6 내지 도 12에 대한 설명에서 보다 상세하게 설명한다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 4를 참조하면, 메모리 셀 어레이(100_2)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 도 4에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1)의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2~BLKz)의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2~BLKz)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
도 4를 참조하면 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라, 메모리 블록(BLK1)에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5를 참조하면, 메모리 셀 어레이(100_3)는 복수의 메모리 블록들(BLK1'~BLKz')을 포함한다. 도 5에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1')의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2'~BLKz')의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2'~BLKz')도 제 1 메모리 블록(BLK1')과 마찬가지로 구성됨이 이해될 것이다.
제 1 메모리 블록(BLK1')은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 제 1 메모리 블록(BLK1') 내에서, +X 방향으로 m개의 셀 스트링들이 배열된다. 도 5에서, +Y 방향으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(BLK1')에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLK1')은 도 4의 메모리 블록(BLK1)과 유사한 등가 회로를 갖는다.
도 6은 ISPP방식의 프로그램 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 반도체 메모리 장치의 프로그램 동작은 적어도 하나 이상의 프로그램 루프들을 포함할 수 있다. 도 6에서는 반도체 메모리 장치의 프로그램 루프가 총 N개인 경우를 나타낸다. 하나의 프로그램 루프는 프로그램 전압(Vpgm)이 인가되는 프로그램 단계과 프로그램 검증 단계로 구분될 수 있다.
하나의 프로그램 루프에서 반도체 메모리 장치는 선택된 워드 라인(selected WL)에 프로그램 전압 펄스(Vpgm1~Vpgm(n))를 인가한 뒤, 제1 내지 제N 프로그램 상태에 대한 각각의 검증 전압들(Vvfy1~Vvfyn)을 인가한다. 동시에 반도체 메모리 장치는 비선택된 워드 라인들(unselected)에 프로그램 패스 전압와 리드 패스 전압을 인가 할 수 있다.
실시 예에서, 검증 단계에서 사용되는 검증 전압의 수는 프로그램 방법에 따라 서로 다르게 결정될 수 있다. 즉, 검증 단계에서 사용되는 검증 전압의 수는 도 6의 실시 예에 의해 제한되지 않는다.
ISPP 방식의 프로그램 동작에서는 프로그램 루프가 증가할수록 프로그램 전압이 스텝 전압씩 높아질 수 있다. 예를 들어 프로그램 루프 2에서 인가되는 제2 프로그램 전압(Vpgm2)은 프로그램 루프 1에서 인가되는 제1 프로그램 전압(Vpgm1)보다 스텝 전압(Vstep)만큼 증가될 것이다. 실시 예에서, 각 프로그램 루프의 프로그램 전압들의 레벨(Vpgm1~Vpgm(n))은 목표 프로그램 전압(VPASS_TARGET)의 레벨일 수 있다.
도 7은 하나의 프로그램 루프에서 선택된 워드라인에 인가되는 프로그램 전압을 설명하기 위한 도면이다.
도 7을 참조하면, 반도체 메모리 장치가 프로그램 동작에서 선택된 워드 라인에 인가하는 프로그램 전압(VPGM)이 도시된다.
프로그램 동작시 선택된 워드 라인에는 프로그램 전압(VPGM)이 인가되고, 비선택된 워드 라인들에는 프로그램 전압(VPGM)보다 낮은 레벨의 패스 전압(VPASS)이 인가된다. 따라서, 프로그램 동작시 반도체 메모리 장치는 먼저 모든 워드 라인에 패스 전압이 인가되고, 워드 라인들의 전압이 패스 전압(VPASS)의 레벨에 도달하면, 선택된 워드 라인에 인가되는 전압을 프로그램 전압(VPGM) 레벨로 상승시킨다.
구체적으로 t1 시점에서 반도체 메모리 장치는 모든 워드 라인들에 패스 전압(VPASS)를 인가할 수 있다. t1 시점에 인가된 패스 전압(VPASS)에 따라 워드 라인의 전압은 패스 전압(VPASS)레벨에 도달할 것이다. t2시점이 되면, 워드 라인들의 전압이 패스 전압(VPASS)의 레벨을 가질 것이다.
t2 시점에서 반도체 메모리 장치는 선택된 워드 라인에 프로그램 시작 전압(VPGM_START)을 인가할 수 있다. 프로그램 시작 전압(VPGM_START)의 레벨은 모든 프로그램 루프마다 같은 값을 가질 수 있다.
t2 시점에 선택된 워드 라인에 프로그램 시작 전압(VPGM_START)이 인가되면, 선택된 워드 라인의 전위가 증가할 것이다. t3 시점이 되면 선택된 워드 라인의 전위가 프로그램 시작 전압(VPGM_START)의 레벨에 도달할 것이다.
반도체 메모리 장치는 t3 시점부터 t4 시점 사이에 선택된 워드 라인에 인가되는 전압을 프로그램 시작 전압(VPGM_START)에서 목표 프로그램 전압(VPGM_TARGET)으로 계단형태로 증가하도록 제어할 수 있다.
ISPP방식의 프로그램 동작에서는 목표 프로그램 전압(VPGM_TARGET)의 레벨은 프로그램 루프가 증가한다. 따라서, 반도체 메모리 장치는 프로그램 루프가 증가할수록 t3 시점부터 t4 시점 사이에 선택된 워드 라인에 인가되는 전압의 증가하는 기울기가 더 커질 수 있다.
도 8은 본 발명의 실시 예에 따른 프로그램 전압 제어 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 그래프의 가로축은 스텝 카운트(t)를 나타낸다. 그래프의 세로축은 프로그램 전압의 크기(V)를 나타낸다.
설명의 편의상 도 8에서는 스텝 카운트가 5인 시점에서 선택된 워드 라인의 전압이 프로그램 시작 전압(VPGM_START)에 도달한 것으로 가정한다.
반도체 메모리 장치는 스텝 카운트가 21인 시점에 선택된 워드 라인의 전압이 목표 프로그램 전압(VPGM_TARGET)에 도달하도록 프로그램 전압을 제어할 수 있다.
구체적으로, 반도체 메모리 장치는 선택된 워드 라인에 인가된 프로그램 전압이 프로그램 시작 전압(VPGM_START)에 도달하면, 프로그램 전압이 복수의 스텝 수를 갖는 기 설정된 시간 동안 해당 프로그램 루프의 목표 프로그램 전압(VPGM_TARGET)에 도달하도록 제어할 수 있다. 실시 예에서, 프로그램 전압은 기 설정된 시간이 진행되는 동안 매 스텝마다 스텝 전압씩 증가하도록 제어될 수 있다. 기 설정된 시간의 길이는 모든 프로그램 루프마다 같을 수 있다. 따라서, 각 프로그램 루프에서 프로그램 전압이 프로그램 시작 전압(VPGM_START)에서 목표 프로그램 전압(VPGM_TARGET)에 도달하는 시간은 같을 수 있다. 실시 예에서, 기 설정된 시간은 2N개의 전체 스텝 수를 가질 수 있다. 하나의 스텝은 반도체 메모리 장치의 마이크로 클럭(MC_CK)의 하나의 주기 또는 절반의 주기 중 어느 하나에 해당하는 길이일 수 있다.
반도체 메모리 장치는 선택된 워드 라인에 인가된 프로그램 전압이 프로그램 시작 전압(VPGM_START)에 도달하면 기 설정된 시간에 포함되는 스텝 수를 카운트 (스텝 카운트=잔여 스텝 수)할 수 있다. 하나의 스텝이 진행할 때마다, 프로그램 전압은 스텝 전압만큼 증가할 수 있다.
본 발명의 실시 예에서, 스텝 전압의 레벨은 고정되지 않고, 기 설정된 시간마다 갱신될 수 있다. 즉, 반도체 미리 정해진 스텝 카운트마다 갱신될 수 있다. 예를 들어, 반도체 메모리 장치는 스텝 카운트가 기 설정된 스텝 카운트에 해당할 때마다, 스텝 전압의 레벨을 계산할 수 있다. 반도체 메모리 장치는 계산된 스텝 전압을 적용하여 프로그램 전압의 레벨을 증가되도록 제어할 수 있다.
반도체 메모리 장치가 기 설정된 스텝 카운트에서 스텝 전압의 레벨을 계산하는 방법은 다음의 [수학식 1]과 같다.
Figure 112016092464264-pat00001
[수학식 1]을 참조하면, 스텝 전압은 목표 프로그램 전압(VPGM_TARGET)와 현재 프로그램 전압(VCURRENT)와의 차이를 기 설정된 시간의 전체 스텝 수 중 잔여 스텝 수로 나누어 계산될 수 있다. 여기서 스텝 전압을 갱신하는 위치인 기 설정된 스텝 카운트는 잔여 스텝의 수가 2의 지수에 해당하는 위치일 수 있다.
예를 들어, 전체 스텝 수가 2N개 라고 가정할 때, 스텝 전압을 갱신하는 위치와, 갱신된 스텝 전압의 레벨을 표로 나타낸 것은 다음의 [표 1]과 같다.
스텝 전압의 크기( Vstep ) 스텝 전압을 갱신하는 시간(잔여 스텝 수) 적용되는 스텝 구간(잔여 스텝 수)
Vstep1=(VPGM_TARGET-VPGM_START)/2N 2N 2N ~ 2N-1
Vstep2=(VPGM_TARGET-V_CURRENT)/2N-1 2N-1 2N-1 ~ 2N-2
Vstep3=(VPGM_TARGET-V_CURRENT)/2N-2 2N-2 2N-2 ~ 2N-3
.
.
. 		.
.
. 		.
.
.
Vstep(N)=(VPGM_TARGET-V_CURRENT)/21 21 21 ~ 20
Vstep(N+1)=(VPGM_TARGET-V_CURRENT)/20 20 20
상기 [표 1]을 참조하면, 실시 예에서, 기 설정된 시간(step number)은 복수 개의 스텝 구간들로 구분될 수 있다. 전체 스텝 구간이 2N개의 스텝 수를 가질 때, 스텝 구간들의 수는 N+1개일 수 있다.
제1 스텝 구간은 잔여 스텝 수가 2N 에서 2N-1에 해당하는 구간일 수 있고, 제1 스텝 구간 동안에 프로그램 전압은 매 스텝이 진행할 때마다 제1 스텝 전압(Vstep1)만큼 증가할 수 있다.
제2 스텝 구간은 잔여 스텝 수가 2N-1 에서 2N-2에 해당하는 구간일 수 있고, 제2 스텝 구간 동안에 프로그램 전압은 매 스텝이 진행할 때마다 제2 스텝 전압(Vstep2)만큼 증가할 수 있다.
제3 스텝 구간은 잔여 스텝 수가 2N-2 에서 2N-3에 해당하는 구간일 수 있고, 제3 스텝 구간 동안에 프로그램 전압은 매 스텝이 진행할 때마다 제3 스텝 전압(Vstep3)만큼 증가할 수 있다.
제N 스텝 구간은 잔여 스텝 수가 21 에서 20에 해당하는 구간일 수 있고, 제N 스텝 구간 동안에 프로그램 전압은 매 스텝이 진행할 때마다 제N 스텝 전압(Vstep(N))만큼 증가할 수 있다.
제N+1 스텝 구간은 잔여 스텝 수가 20 에서 프로그램 전압이 목표 프로그램 전압(VPGM_TARGET)에 도달하는 구간일 수 있고, 제N+1 스텝 구간 동안에 프로그램 전압은 매 스텝이 진행할 때마다 제N+1 스텝 전압(Vstep(N+1))만큼 증가할 수 있다.
도 8에서는 기 설정된 시간에 포함된 총 스텝 수(step number)가 24개, 총 16개의 스텝 수를 갖는 경우를 예로 들어 설명하나, 본 발명의 실시 예에서, 기 설정된 증가 시간(step number)에 포함된 복수의 스텝 수는 도 8의 실시 예에 의해 제한되지 않는다.
도 8의 실시 예에서, 스텝 전압의 레벨은 잔여 스텝의 수가 23, 22, 21, 20인 위치에서 갱신될 수 있다.
도 8에 따르면, 기 설정된 시간에 포함된 전체 스텝 수가 16이다.
제1 스텝 구간(Step1)은 그래프 가로축 상의 스텝이 6~13까지의 구간이며 이 때 적용되는 제1 스텝 전압은 (VPGM - Vcurrent(5))/16 이고, 프로그램 전압은 Vcurrent(x) + Vstep1 의 값으로 매 클럭마다 증가되도록 제어된다.
제2 스텝 구간(Step2)은 그래프 가로축 상의 스텝이 14~17까지의 구간이며 이 때 적용되는 제2 스텝 전압은 (VPGM - Vcurrent(13))/8 이고, 프로그램 전압은 Vcurrent(x) + Vstep2 의 값으로 매 클럭마다 증가되도록 제어된다.
제3 스텝 구간(Step1)은 그래프 가로축 상의 스텝이 6~13까지의 구간이며 이 때 적용되는 제3 스텝 전압은 (VPGM - Vcurrent(17))/4 이고, 프로그램 전압은 Vcurrent(x) + Vstep3 의 값으로 매 클럭마다 증가되도록 제어된다.
제4 스텝 구간(Step1)은 그래프 가로축 상의 스텝이 6~13까지의 구간이며 이 때 적용되는 제4 스텝 전압은 (VPGM - Vcurrent(19))/2 이고, 프로그램 전압은 Vcurrent(x) + Vstep4 의 값으로 매 클럭마다 증가되도록 제어된다.
제5 스텝 구간(Step5)은 그래프 가로축 상의 스텝이 6~13까지의 구간이며 이 때 적용되는 제5 스텝 전압은 (VPGM - Vcurrent(20))/1 이고, 프로그램 전압은 Vcurrent(x) + Vstep5 의 값으로 매 클럭마다 증가되도록 제어된다.
도 9는 도 2의 프로그램 전압 제어부(710)의 구조를 설명하기 위한 도면이다.
도 9를 참조하면, 프로그램 전압 제어부(710)는 스텝 전압 결정부(910), 프로그램 전압 출력부(920) 및 가산기(930)을 포함할 수 있다.
스텝 전압 결정부(910)는 목표 프로그램 전압(Vpgm_target)과 프로그램 루프에서 프로그램 전압이 프로그램 시작 전압(Vpgm_start)에서 목표 프로그램 전압(Vpgm_target)에 도달하는 시간인 기 설정된 시간에 포함된 총 스텝 수(step#)를 입력 받는다.
스텝 전압 결정부(910)는 현재 프로그램 전압(Vpgm_current)을 입력 받고, 스텝 전압을 계산할 수 있다. 스텝 전압 결정부(910)는 계산된 스텝 전압을 가산기(930)로 출력할 수 있다.
스텝 전압 결정부(910)는 잔여 스텝 수(count)에 따라 스텝 전압을 갱신할 수 있다. 스텝 전압 결정부(910)는 잔여 스텝 수가 기 설정된 카운트에 해당하면, 현재 프로그램 전압(Vpgm_current), 목표 프로그램 전압(Vpgm_target) 및 잔여 스텝 수를 기초로 갱신된 스텝 전압을 계산할 수 있다. 스텝 전압 결정부(910)는 잔여 스텝 수에 따라 대응되는 스텝 전압을 가산기(930)로 출력할 수 있다.
예를 들어, 스텝 전압 결정부(910)는 기 설정된 시간에 포함된 총 스텝 수(step#)를 입력 받고, 입력되는 잔여 스텝 카운트가 2의 지수배에 해당하면, 스텝 전압을 갱신한다. 스텝 전압 결정부(910)는 도 8을 참조한 설명의 [수학식 1]을 통해 스텝 전압을 계산하고, 계산된 스텝 전압으로 스텝 전압을 갱신할 수 있다.
기 설정된 시간에 포함된 총 스텝 수(step#)는 2N개일 수 있다. 스텝 전압 결정부(910)는 잔여 스텝 카운트가 2N-1, 2N-2, …, 21, 20에 해당할 때, 스텝 전압을 갱신한다.
스텝 전압 결정부(910)는 스텝 전압을 계산하는 스텝 전압 계산부(911)와 잔여 스텝 수를 카운트 하는 스텝 카운터 회로(912)를 더 포함할 수 있다. 스텝 전압 결정부(910)의 상세한 구조는 후술하는 도 10에 대한 설명에서 보다 상세하게 설명한다.
프로그램 전압 출력부(920)는 입력되는 클럭 신호에 따라 매 클럭마다 스텝 전압(Vstep) 만큼 증가된 프로그램 전압을 출력할 수 있다. 프로그램 전압 출력부(920)가 출력하는 다음 스텝의 프로그램 전압(Vpgm_next)은 현재 프로그램 전압(Vpgm_current)과 스텝 전압(Vste)의 합일 수 있다. 프로그램 전압 출력부(920)는 현재 프로그램 전압(Vpgm_current)을 스텝 전압 결정부(910) 및 가산기(930)로 출력할 수 있다.
가산기(930)는 입력되는 현재 프로그램 전압(Vpgm_current)과 스텝 전압 결정부(910)가 출력한 스텝 전압(Vstep)을 더해서 프로그램 전압 출력부(920)에 제공할 수 있다.
도 10은 도 9의 스텝전압 결정부(910)의 구조를 설명하기 위한 도면이다.
도 10을 참조하면, 스텝전압 결정부(910)는 스텝 전압 계산부(911), 스텝 카운터 회로(912) 및 감산기(913)을 포함할 수 있다.
스텝 전압 계산부(911)는 현재 스텝 전압과 잔여 스텝 카운트를 수신하여 스텝 전압을 계산할 수 있다. 스텝 전압 계산부(911)는 기 설정된 시간에 포함된 총 스텝 수(step#)는 2N개 라고 가정할 때, 잔여 스텝 카운트가 2N-1, 2N-2, …, 21, 20에 해당할 때, 스텝 전압을 계산할 수 있다.
스텝 전압 계산부(911)는 입력되는 잔여 스텝 카운트에 따라 출력할 스텝 전압을 결정하고, 해당 스텝에 증가될 스텝 전압(Vstep)을 출력할 수 있다. 스텝 전압 계산부(911)는 도 8을 참조한 설명의 [수학식 1]을 통해 스텝 전압을 계산할 수 있다.
스텝 카운터 회로(912)는 프로그램 전압이 프로그램 시작 전압(Vpgm_start)에서 목표 프로그램 전압(Vpgm_target)에 도달하는 시간인 기 설정된 시간에 포함된 총 스텝 수(step#)를 입력 받고, 스텝이 진행될 때마다 잔여 스텝 수를 카운트 할 수 있다. 실시 예에서, 스텝 카운터 회로(912)는 쉬프트 레지스터로 구현될 수 있다.
감산기(913)는 목표 프로그램 전압(Vpgm_target)과 현재 프로그램 전압(Vpgm_current)을 입력 받고, 목표 프로그램 전압(Vpgm_target)에서 현재 프로그램 전압(Vpgm_current)을 감산하여 출력할 수 있다.
도 11은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 11은 하나의 프로그램 루프 내에서 선택된 워드 라인에 프로그램 전압(Vpgm)이 인가되는 과정을 설명하기 위한 도면이다.
도 11을 참조하면, 반도체 메모리 장치는, 1101 단계에서, 선택된 워드 라인에 프로그램 전압을 인가한다. 구체적으로, 프로그램 동작시 선택된 워드 라인에는 프로그램 전압(VPGM)이 인가되고, 비선택된 워드 라인들에는 프로그램 전압(VPGM)보다 낮은 레벨의 패스 전압(VPASS)이 인가된다. 따라서, 프로그램 동작시 반도체 메모리 장치는 먼저 모든 워드 라인에 패스 전압이 인가되고, 워드 라인들의 전압이 패스 전압(VPASS)의 레벨에 도달하면, 선택된 워드 라인에 인가되는 전압을 프로그램 전압(VPGM) 레벨로 상승시킨다. 1101 단계는 선택된 워드 라인의 전압이 패스 전압(VPASS)에 도달한 뒤에 선택된 워드 라인에 프로그램 전압을 인가하는 단계일 수 있다.
1103 단계에서, 반도체 메모리 장치는 선택된 워드 라인의 전압이 프로그램 시작 전압에 도달하였는지를 판단할 수 있다. 판단 결과, 선택된 워드 라인의 전압이 프로그램 시작 전압에 도달하면, 1105 단계로 진행한다.
1105 단계에서, 반도체 메모리 장치는 기 설정된 시간 동안 선택된 워드 라인에 인가되는 프로그램 전압이 목표 프로그램 전압에 도달하도록 제어할 수 있다. 구체적으로 반도체 메모리 장치는, 프로그램 전압을 선택된 워드 라인에 인가할 때, 목표 프로그램 전압을 바로 인가하지 않고, 점차적으로 증가하는 프로그램 전압을 인가한다. 반도체 메모리 장치가 선택된 워드 라인에 인가되는 프로그램 전압(Vpgm)의 레벨을 프로그램 시작전압에서 목표 프로그램 전압에 기 설정된 시간 동안 계단 형태의 스텝 전압을 이용하여 천천히 증가하도록 제어하는 방법은 전술한 도 6 내지 10의 실시 예에 의해 수행될 수 있다.
도 12는 도 11의 프로그램 전압을 제어하는 방법을 설명하기 위한 순서도이다.
도 12를 참조하면, 반도체 메모리 장치는, 1201단계에서, 현재 잔여 스텝 카운트가 기 설정된 스텝 카운트에 해당하는지를 판단할 수 있다. 판단 결과 현재 잔여 스텝 카운트가 기 설정된 스텝 카운트에 해당하면, 1203 단계로 진행하고, 현재 잔여 스텝 카운트가 기 설정된 스텝 카운트에 해당하지 않으면, 1205 단계로 진행할 수 있다. 실시 예에서, 기 설정된 스텝 카운트는 잔여 스텝의 수가 2의 지수에 해당하는 스텝 카운트 일 수 있다.
1203 단계에서, 반도체 메모리 장치는, 목표 프로그램 전압과 현재 프로그램 전압의 차이를 잔여 스텝 수로 나누어 스텝 전압을 계산하고, 계산된 스텝 전압으로 스텝 전압을 갱신할 수 있다. 스텝 전압을 갱신하는 방법은 전술한 도 6 내지 10의 실시 예에 의해 수행될 수 있다.
1205 단계에서, 반도체 메모리 장치는 스텝 전압만큼 증가된 프로그램 전압을 선택된 워드 라인에 인가한다.
1207 단계에서, 반도체 메모리 장치는 프로그램 전압이 목표 프로그램 전압에 도달하였는지를 판단할 수 있다. 실시 예에서, 반도체 메모리 장치는 프로그램 전압이 목표 프로그램 전압에 도달하였는지를 판단하지 않고, 잔여 스텝 카운트가 존재하는지 여부로 판단할 수도 있다. 판단 결과 프로그램 전압이 목표 프로그램 전압에 도달하지 않았거나 잔여 스텝 카운트가 존재하는 경우 1209 단계로 진행하여 스텝 카운트를 증가시킬 수 있다.
본 발명의 실시 예에 따르면, 반도체 메모리 장치는 프로그램 동작에 있어서, 프로그램 전압을 바로 인가하는 것이 아니라 프로그램 시작 전압에서 프로그램 목표 전압에 계단형 스텝 전압 형태로 증가하는 프로그램 전압을 인가할 수 있다. 또한, 스텝 전압의 크기를 잔여 스텝 수가 2의 지수배만큼 남았을 때마다 계산하여 갱신할 수 있다. 이 경우 이상적인 경우의 기울기와의 오차가 거의 없도록 프로그램 전압을 증가시킬 수 있다. 이를 통해 Bias Source Driver 에서 Cell Arrary 의 상대적인 위치 차이에 의해서 Parastic Loading 에 기인한 Near 측과 Far 측의 분포 차이를 개선할 수 있고, 또한 디지털 로직에서 divider와 adder없이 프로그램 전압의 제어가 가능해 지므로, 회로 면적의 증가 없이 프로그램 전압의 제어가 가능해 진다.
도 13은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 13을 참조하면, 메모리 시스템(1500)은 반도체 메모리 장치(1300) 및 컨트롤러(1200)를 포함한다.
반도체 메모리 장치(1300)는 도 2를 참조하여 설명된 반도체 메모리 장치(1000)와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1200)는 호스트(Host) 및 반도체 메모리 장치(1300)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 반도체 메모리 장치(1300)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 반도체 메모리 장치(1300)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 램(1210, Random Access Memory), 프로세싱 유닛(1220, processing unit), 호스트 인터페이스(1230, host interface), 메모리 인터페이스(1240, memory interface) 및 에러 정정 블록(1250)을 포함한다.
램(1210)은 프로세싱 유닛(1220)의 동작 메모리, 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다.
프로세싱 유닛(1220)은 컨트롤러(1200)의 제반 동작을 제어한다.
프로세싱 유닛(1220)은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 반도체 메모리 장치(1300)에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세싱 유닛(1220)은 리드 동작 시 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세싱 유닛(1220)은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스(1230)는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1240)는 반도체 메모리 장치(1300)과 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1250)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(1300) 또는 메모리 시스템은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(1300) 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi-Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 14는 도 13의 메모리 시스템의 응용 예(2000)를 보여주는 블록도이다.
도 14를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 14에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 2을 참조하여 설명된 반도체 메모리 장치(1000) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 14을 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 14에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 15는 도 14를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 15를 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 15에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 15에서, 도 14를 참조하여 설명된 메모리 시스템이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 13을 참조하여 설명된 메모리 시스템(1500)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 13 및 도 14를 참조하여 설명된 메모리 시스템들(1500, 2000)을 모두 포함하도록 구성될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 메모리 셀 어레이
200: 어드레스 디코더
300: 전압 발생기
400: 읽기 및 쓰기 회로
500: 데이터 입출력 회로
600: 주변 회로
700: 제어 회로
710: 프로그램 전압 제어부
1000: 반도체 메모리 장치

Claims (17)

  1. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 복수의 프로그램 루프들을 포함하는 프로그램 동작을 수행하는 주변 회로; 및
    상기 복수의 프로그램 루프들 중 어느 하나의 프로그램 루프에서 상기 선택된 메모리 셀들이 연결된 선택된 워드 라인에 상기 선택된 메모리 셀들의 문턱 전압을 하나의 프로그램 상태에 대응되는 문턱 전압으로 상승시키는 프로그램 전압을 인가하는 경우, 상기 프로그램 전압이 복수의 스텝들로 구성된 기 설정된 시간 동안 프로그램 시작 전압에서 프로그램 목표 전압까지 계단형 스텝 전압 형태로 증가하는 동안 상기 선택된 메모리 셀들에 연결된 비트라인들 각각의 전압을 프로그램 허용 전압 또는 프로그램 금지 전압으로 유지하도록 상기 주변 회로를 제어하는 제어 회로;를 포함하고,
    상기 제어 회로는 2N 개의 스텝들을 포함하는 복수의 스텝 구간들로 구성된 상기 설정된 시간 동안, 수학식 1에 의해 결정된 스텝 구간마다 수학식 2에 의해 결정된 상기 스텝 전압의 레벨로 갱신하는 프로그램 전압 제어부를 포함하는 반도체 메모리 장치.
    [수학식 1]
    n번째 스텝 구간 (단위: 스텝) =
    [수학식 2]
    n번째 스텝 구간에서 스텝 전압의 레벨 =
    (여기서, N은 자연수이고, n은 1에서 N+1 사이의 자연수임.)
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제어 회로는,
    상기 프로그램 전압이 상기 프로그램 시작 전압에 도달하면, 상기 프로그램 목표 전압과 상기 프로그램 시작 전압의 차이를 상기 복수의 스텝들로 나눈 스텝 전압을 결정하고, 상기 복수의 스텝들이 진행되는 동안 매 스텝 마다 상기 스텝 전압만큼 상기 프로그램 전압을 증가 시키는 프로그램 전압 제어부;를 포함하는 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 프로그램 전압 제어부는,
    상기 복수의 스텝들 중 잔여 스텝의 수가 기 설정된 스텝 수에 해당하면, 상기 스텝 전압을 갱신하는 반도체 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 프로그램 전압 제어부는,
    상기 프로그램 전압이 상기 프로그램 시작 전압에 도달하면, 상기 복수의 스텝들이 진행되는 동안 잔여 스텝 수를 카운트 하는 스탭 카운터 회로; 및
    상기 프로그램 전압, 상기 프로그램 목표 전압 및 상기 잔여 스텝 수를 기초로 갱신 스텝 전압을 계산하는 스텝 전압 계산부;를 포함하는 반도체 메모리 장치.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 기 설정된 시간은,
    상기 복수의 프로그램 루프에 동일하게 적용되는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 복수의 스텝들 중 하나의 스텝은 반도체 메모리 장치의 클럭 신호의 한 주기 또는 반 주기 중 어느 하나의 길이를 갖는 반도체 메모리 장치.
  8. 삭제
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제어 회로는,
    상기 복수의 스텝 구간들 중 잔여 스텝 수가 2N 에서 2N-1에 해당하는 구간인 제1 스텝 구간 동안 상기 프로그램 전압을 매 스텝이 진행할 때마다 제1 스텝 전압만큼 증가시키고, 상기 복수의 스텝들 중 잔여 스텝 수가 2N-1 에서 2N-2에 해당하는 구간인 제2 스텝 구간 동안에 상기 프로그램 전압은 매 스텝이 진행할 때마다 제2 스텝 전압만큼 증가시키고, 상기 복수의 스텝들 중 잔여 스텝 수가 2N-2 에서 2N-3에 해당하는 구간인 제3 스텝 구간 동안에 상기 프로그램 전압을 매 스텝이 진행할 때마다 제3 스텝 전압만큼 증가시키고 상기 복수의 스텝들 중 잔여 스텝 수가 21 에서 20에 해당하는 구간인 제N 스텝 구간 동안에 상기 프로그램 전압은 매 스텝이 진행할 때마다 제N 스텝 전압만큼 증가시키고 상기 복수의 스텝들 중 잔여 스텝 수가 20 에서 상기 프로그램 전압이 상기 프로그램 목표 전압에 도달하는 구간인 제N+1 스텝 구간 동안에 상기 프로그램 전압을 매 스텝이 진행할 때마다 제N+1 스텝 전압만큼 증가시키는 반도체 메모리 장치.
  11. 복수의 프로그램 루프들 중 어느 하나의 프로그램 루프에서 복수의 메모리 셀들 중 선택된 메모리 셀들이 연결된 선택된 워드라인에 패스 전압을 인가하는 단계;
    상기 선택된 워드라인의 전압이 상기 패스 전압에 도달하면, 상기 선택된 워드라인에 상기 패스 전압보다 높은 레벨을 갖는 프로그램 시작 전압을 인가하는 단계;
    상기 선택된 워드라인의 전압이 상기 프로그램 시작 전압에 도달하면, 상기 프로그램 시작 전압에서 상기 프로그램 시작 전압 보다 높은 레벨을 갖는 프로그램 목표 전압까지 복수의 스텝들로 구성된 기 설정된 시간 동안 계단형 스텝 전압 형태로 증가하는 프로그램 전압을 인가하는 동안 상기 선택된 메모리 셀들에 연결된 비트라인들 각각의 전압을 프로그램 허용 전압 또는 프로그램 금지 전압으로 유지하는 단계; 및
    2N 개의 스텝들을 포함하는 복수의 스텝 구간들로 구성된 상기 기 설정된 시간 동안, 수학식 1에 의해 결정된 스텝 구간마다 수학식 2에 의해 결정된 상기 스텝 전압의 레벨로 갱신하는 단계;를 포함하고,
    상기 프로그램 전압은 상기 선택된 메모리 셀들의 문턱 전압을 하나의 프로그램 상태에 대응되는 문턱 전압으로 상승시키는 전압인 반도체 메모리 장치의 동작 방법.
    [수학식 1]
    n번째 스텝 구간 (단위: 스텝) =
    [수학식 2]
    n번째 스텝 구간에서 스텝 전압의 레벨 =
    (여기서, N은 자연수이고, n은 1에서 N+1 사이의 자연수임.)
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 프로그램 전압을 인가하는 단계는,
    상기 프로그램 목표 전압과 상기 프로그램 시작 전압의 차이를 상기 복수의 스텝들 수로 나눈 스텝 전압을 계산하는 단계; 및
    상기 복수의 스텝들이 진행되는 동안 매 스텝 마다 상기 스텝 전압만큼 증가된 상기 프로그램 전압을 증가시키는 단계;를 포함하는 반도체 메모리 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 복수의 스텝들 중 잔여 스텝의 수가 기 설정된 스텝 수에 해당하면, 상기 스텝 전압을 갱신하는 단계;를 더 포함하는 반도체 메모리 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 갱신하는 단계는,
    상기 프로그램 전압, 상기 프로그램 목표 전압 및 상기 잔여 스텝 수를 기초로 갱신 스텝 전압을 계산하는 반도체 메모리 장치의 동작 방법.
  15. 삭제
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 기 설정된 시간은,
    모든 프로그램 루프에 동일하게 적용되는 반도체 메모리 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 복수의 스텝들 중 하나의 스텝은 반도체 메모리 장치의 클럭 신호의 한 주기 또는 반 주기 중 어느 하나의 길이를 갖는 반도체 메모리 장치의 동작 방법.
KR1020160122219A 2016-09-23 2016-09-23 반도체 메모리 장치 및 그것의 동작 방법 KR102595291B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160122219A KR102595291B1 (ko) 2016-09-23 2016-09-23 반도체 메모리 장치 및 그것의 동작 방법
US15/582,103 US10049748B2 (en) 2016-09-23 2017-04-28 Semiconductor memory device and method for program operation having program loops by step voltage
TW106117556A TWI713748B (zh) 2016-09-23 2017-05-26 半導體記憶體裝置及其操作方法
CN201710488355.3A CN107871515B (zh) 2016-09-23 2017-06-23 半导体存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160122219A KR102595291B1 (ko) 2016-09-23 2016-09-23 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180032916A KR20180032916A (ko) 2018-04-02
KR102595291B1 true KR102595291B1 (ko) 2023-10-30

Family

ID=61686598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160122219A KR102595291B1 (ko) 2016-09-23 2016-09-23 반도체 메모리 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10049748B2 (ko)
KR (1) KR102595291B1 (ko)
CN (1) CN107871515B (ko)
TW (1) TWI713748B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515697B1 (en) * 2018-06-29 2019-12-24 Intel Corporation Apparatuses and methods to control operations performed on resistive memory cells
US11557345B2 (en) * 2018-12-20 2023-01-17 Micron Technology, Inc. Dynamic memory programming voltage step for strenuous device conditions
KR20200136173A (ko) * 2019-05-27 2020-12-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
TWI714267B (zh) * 2019-09-18 2020-12-21 華邦電子股份有限公司 非揮發性記憶體及其資料寫入方法
US11094379B1 (en) * 2020-03-31 2021-08-17 Micron Technology, Inc. Memory cell programming
CN112071353B (zh) * 2020-08-31 2023-06-30 上海华虹宏力半导体制造有限公司 闪存编程检查电路
KR20220107578A (ko) * 2021-01-25 2022-08-02 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
WO2022266985A1 (en) * 2021-06-25 2022-12-29 Yangtze Memory Technologies Co., Ltd. Memory device and multi-pass program operation thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130039130A1 (en) 2011-08-08 2013-02-14 Ji-Sang LEE Program method of nonvolatile memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US7130210B2 (en) * 2005-01-13 2006-10-31 Spansion Llc Multi-level ONO flash program algorithm for threshold width control
KR100721013B1 (ko) 2005-07-26 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR101517597B1 (ko) * 2009-03-25 2015-05-07 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
KR101081874B1 (ko) 2009-06-08 2011-11-09 주식회사 하이닉스반도체 불휘발성 메모리 소자의 전압 제공 방법
KR101634340B1 (ko) * 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
KR101633018B1 (ko) * 2009-12-28 2016-06-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101739059B1 (ko) * 2011-02-09 2017-05-24 삼성전자주식회사 불휘발성 메모리 장치
US8374031B2 (en) * 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
KR20120078959A (ko) * 2011-01-03 2012-07-11 삼성전자주식회사 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
US8526233B2 (en) * 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
US9245645B2 (en) * 2013-08-09 2016-01-26 Intel Corporation Multi-pulse programming for memory
KR20150061098A (ko) * 2013-11-25 2015-06-04 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
US20150262693A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9343141B2 (en) * 2014-07-15 2016-05-17 Sandisk Technologies Inc. Reprogramming memory with single program pulse per data state
US9318204B1 (en) * 2014-10-07 2016-04-19 SanDisk Technologies, Inc. Non-volatile memory and method with adjusted timing for individual programming pulses
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130039130A1 (en) 2011-08-08 2013-02-14 Ji-Sang LEE Program method of nonvolatile memory device

Also Published As

Publication number Publication date
TW201814705A (zh) 2018-04-16
US10049748B2 (en) 2018-08-14
CN107871515B (zh) 2021-02-19
US20180090209A1 (en) 2018-03-29
TWI713748B (zh) 2020-12-21
CN107871515A (zh) 2018-04-03
KR20180032916A (ko) 2018-04-02

Similar Documents

Publication Publication Date Title
KR102595291B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10672480B2 (en) Memory device and operating method thereof
KR102624612B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10147489B2 (en) Semiconductor memory device and operation method for controlling bit line voltage of the same
US10672476B2 (en) Storage device using program speed and method of operating the same
US10515685B2 (en) Semiconductor memory device for performing erase operation and operating method thereof
KR20190019427A (ko) 메모리 장치 및 그 동작 방법
KR102565888B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102603243B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102503169B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10026489B2 (en) Semiconductor memory device and operating method thereof
US10170176B2 (en) Apparatus and methods for generating reference voltages for input buffers of a memory device
KR20170052029A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10991437B2 (en) Semiconductor memory device, method of operating the same, and memory system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant