TWI714267B - 非揮發性記憶體及其資料寫入方法 - Google Patents

非揮發性記憶體及其資料寫入方法 Download PDF

Info

Publication number
TWI714267B
TWI714267B TW108133705A TW108133705A TWI714267B TW I714267 B TWI714267 B TW I714267B TW 108133705 A TW108133705 A TW 108133705A TW 108133705 A TW108133705 A TW 108133705A TW I714267 B TWI714267 B TW I714267B
Authority
TW
Taiwan
Prior art keywords
value
data writing
total number
voltage
pulses
Prior art date
Application number
TW108133705A
Other languages
English (en)
Other versions
TW202113605A (zh
Inventor
何文喬
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108133705A priority Critical patent/TWI714267B/zh
Priority to US16/820,739 priority patent/US11158378B2/en
Application granted granted Critical
Publication of TWI714267B publication Critical patent/TWI714267B/zh
Publication of TW202113605A publication Critical patent/TW202113605A/zh

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Read Only Memory (AREA)

Abstract

一種非揮發性記憶體及其資料寫入方法。非揮發性記憶體包括記憶體陣列以及記憶體控制器。記憶體陣列具有多個記憶胞。記憶體控制器用以對多個選中記憶胞進行資料寫入操作。在資料寫入操作中,記憶體控制器記錄提供的資料寫入脈衝的總次數,透過比較資料寫入脈衝的總次數與預設的臨界值以獲得指示值,並依據指示值調整資料寫入脈衝的電壓絕對值。

Description

非揮發性記憶體及其資料寫入方法
本發明是有關於一種記憶體裝置及其資料寫入方法,且特別是有關於一種可提升使用壽命的非揮發性記憶體及其資料寫入方法。
對於非揮發性記憶體(例如快閃記憶體)而言,快閃記憶體在執行抹除(erase)操作以及程式化(program)操作時,常需要透過多個施加脈衝的循環(cycling)操作來完成。舉例來說,在快閃記憶體的抹除操作中,可以針對選中記憶胞施加一個或多個抹除脈衝,並透過測量所述選中記憶胞的臨界電壓(threshold voltage)的變化來完成。同樣的,在快閃記憶體的程式化操作中,則可以針對選中記憶胞施加一個或多個程式化脈衝,並透過測量所述選中記憶胞的臨界電壓的變化來完成。
然而,快閃記憶體在經過多次的抹除操作以及程式化操作後,快閃記憶體中的記憶胞可能發生劣化現象,而導致臨界電壓的變化不如預期。在此情況下,當針對快閃記憶體進行資料讀取動作時,則有可能產生讀取邊界(read margin)不足,而產生讀取資料判讀錯誤的現象。
本發明提供一種非揮發性記憶體及其資料寫入方法,可延長記憶體的使用壽命以及提升讀取資料的正確性。
本發明的非揮發性記憶體包括記憶體陣列以及記憶體控制器。記憶體陣列具有多個記憶胞。記憶體控制器耦接至記憶體陣列。記憶體控制器用以對多個選中記憶胞進行資料寫入操作。在資料寫入操作中,記憶體控制器記錄提供的資料寫入脈衝的總次數,並透過比較資料寫入脈衝的總次數與預設的臨界值以獲得指示值,並依據指示值調整資料寫入脈衝的電壓絕對值。
本發明的非揮發性記憶體的資料寫入方法包括:對多個選中記憶胞進行資料寫入操作;在資料寫入操作中,記錄提供的資料寫入脈衝的總次數;比較資料寫入脈衝的總次數與預設的臨界值以獲得指示值;依據指示值調整資料寫入脈衝的電壓絕對值。
基於上述,本發明的非揮發性記憶體可以依據資料寫入動作時,所施加的資料寫入脈衝的總次數,以及對應的選中記憶胞的臨界電壓的變化狀態,來進行指示值的調整動作。非揮發性記憶體並依據指示值來調整資料寫入脈衝的電壓的絕對值,可因應選中記憶胞的劣化狀態,來選擇合適的資料寫入脈衝的電壓,維持非揮發性記憶體所可提供的讀取邊界,藉以延長非揮發性記憶體整體的使用壽命以及提升讀取資料的正確性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的非揮發性記憶體100的示意圖。請參照圖1,在本實施例中,非揮發性記憶體100包括記憶體陣列110、記憶體控制器120、電壓產生器130以及儲存裝置140。記憶體陣列110具有多個記憶胞。記憶體控制器120耦接至記憶體陣列110,以對記憶體陣列110的多個記憶胞中的多個選中記憶胞進行資料寫入操作。
另一方面,電壓產生器130耦接至記憶體控制器120。電壓產生器130用以依據指示值IND來產生資料寫入脈衝WP的電壓DWPE。儲存裝置140耦接至記憶體控制器120。儲存裝置140用以記錄指示值IND,其中儲存裝置140可以是非揮發性記憶體,但本發明並不限於此。
詳細來說,在本實施例中,指示值IND可先預設為一初始值。當記憶體控制器120對選中記憶胞進行資料寫入操作時,記憶體控制器120可依據一位址資訊以選擇一個或多個選中記憶胞,並針對選中記憶胞施加資料寫入脈衝WP,其中,資料寫入脈衝WP的電壓DWPE的絕對值可依據指示值IND來設定。並且,在資料寫入脈衝WP施加完成後,記憶體控制器120可針對選中記憶胞的臨界電壓進行量測,並透過使選中記憶胞的臨界電壓與一寫入驗證電壓進行比較,並藉以驗證資料寫入操作是否完成。
承續上述的說明,若記憶體控制器120判斷出資料寫入操作未完成,記憶體控制器120可提供再一次的資料寫入脈衝WP以施加在選中記憶胞上,並再次量測選中記憶胞的臨界電壓,並透過使選中記憶胞的臨界電壓與上述的寫入驗證電壓進行比較,以驗證資料寫入操作是否完成。上述的每一次的資料寫入脈衝WP的施加動作以及驗證資料寫入操作是否完成的動作可形成一個資料寫入驗證循環。值得一提的,記憶體控制器120可針對資料寫入驗證循環的執行次數(也就是資料寫入脈衝WP的總次數WT1)進行記錄。
記憶體控制器120並可使上述的總次數WT1與一預設的臨界值N進行比較,來獲得指示值IND。細節上來說明,若總次數WT1不大於預設的臨界值N時,記憶體控制器120可維持指示值IND的數值大小,相對的,若總次數WT1大於預設的臨界值N時,記憶體控制器120則針對指示值IND的數值大小進行調整。
在本發明實施例中,當總次數WT1大於預設的臨界值N時,表示選中記憶胞已產生一定程度的劣化現象。因此,對應於此,記憶體控制器120可針對指示值IND的數值大小進行調整,例如調大指示值IND的數值。值得一提的,資料寫入脈衝WP的電壓DWPE的絕對值是依據指示值IND來設定的,因此,在指示值IND的數值被調大後,後續施加於選中記憶胞的資料寫入脈衝WP的電壓DWPE的絕對值也可對應被調高,並藉此維持選中記憶胞的資料正確度。
特別一提的是,在本發明實施例中,當非揮發性記憶體100操作於資料寫入操作中的程式化操作時,記憶體控制器120所施加至選中記憶胞的資料寫入脈衝WP可以為程式化脈衝PP,並且指示值IND可以為程式化指示值PIND。而當非揮發性記憶體100操作於資料寫入操作中的抹除操作時,記憶體控制器120所施加至選中記憶胞的資料寫入脈衝WP可以為抹除脈衝EP,並且指示值IND可以為抹除指示值EIND。
需注意到的是,本實施例的儲存裝置140可以設置於記憶體陣列110的外部,或是設置於記憶體陣列110的內部(如圖1的儲存裝置140’所示)。其中,本實施例是以設置於記憶體陣列110的外部的儲存裝置140來作為實施例的說明。
依據上述圖1實施例的說明可以得知,本實施例的非揮發性記憶體100可透過記憶體控制器120來依據所施加的資料寫入脈衝WP的總次數WT1,以及對應的選中記憶胞的臨界電壓的變化狀態,以調整儲存於儲存裝置140的指示值IND。其中,當判斷選中記憶胞發生劣化狀態(例如總次數WT1大於預設的臨界值N)時,電壓產生器130可依據經調整的指示值IND來調高資料寫入脈衝WP的電壓DWPE的絕對值。如此一來,在後續的資料寫入操作中,記憶體控制器120則可將具有被調高的電壓DWPE的資料寫入脈衝WP施加至選中記憶胞,藉以維持非揮發性記憶體100所可提供的讀取邊界,進而延長非揮發性記憶體100整體的使用壽命以及提升讀取資料的正確性。
圖2是依照本發明的抹除操作以及程式化操作的操作流程圖,圖3A至圖3E是依照本發明一實施例說明圖2所示各步驟所對應的波形示意圖。其中,本實施例的資料寫入操作可以包括抹除(erase)操作以及程式化(program)操作。
關於非揮發性記憶體100的實施細節,請同時參照圖1、圖2以及圖3A,在步驟S21中,記憶體控制器120可依據位址資訊以從記憶體陣列110中選擇一個或多個選中記憶胞,以獲得所述選中記憶胞所對應的抹除電壓的準位EV以及程式化電壓的準位PV的資訊。也就是說,在步驟S21中,記憶體控制器120可以從記憶體陣列110來獲得所述選中記憶胞的抹除電壓的準位EV被預設為電壓V0以及所述選中記憶胞的程式化電壓的準位PV被預設為電壓V0的相關資訊。
接著,請同時參照圖1、圖2以及圖3B,在步驟S22中,記憶體控制器120可以對選中記憶胞所對應的抹除電壓的準位EV以及程式化電壓的準位PV進行初始化的動作。舉例來說,記憶體控制器120可以將抹除電壓的準位EV所對應的電壓值初始化為3V,並將程式化電壓的準位PV所對應的電壓值初始化為5V,以及將非揮發性記憶體100的讀取電壓RD的電壓值初始化為4V。其中上述的各個電壓值僅為舉例說明,本發明實施例並不侷限於上述所舉例的電壓值。
接著,請同時參照圖1、圖2、圖3C以及圖4,在步驟S23a中,記憶體控制器120可以對所述選中記憶胞執行程式化操作。詳細來說,在程式化操作中,記憶體控制器120可針對選中記憶胞施加程式化脈衝PP,其中,程式化脈衝PP的電壓DWPE的絕對值可依據程式化指示值PIND來設定。
舉例來說,如圖4所示,記憶體控制器120可以透過電壓產生器130來產生具有第一電壓準位VL1的電壓DWPE,以使記憶體控制器120可以將具有第一電壓準位VL1的程式化脈衝PP施加至所述選中記憶胞。並且,在程式化脈衝PP施加完成後,記憶體控制器120可針對選中記憶包的臨界值Vt進行量測,並透過使選中記憶包的臨界值Vt與一程式化驗證電壓進行比較,藉以驗證程式化操作是否完成。
其中,關於量測選中記憶胞的臨界電壓Vt的操作動作,請參照圖3C,當非揮發性記憶體100執行程式化操作時,記憶體控制器120可以將具有相對低的臨界電壓Vt的選中記憶胞程式化為具有相對高的臨界電壓Vt的記憶胞。在此,選中記憶胞可視為儲存邏輯0的資料的記憶胞。
特別一提的是,在步驟S23a中,若記憶體控制器120判斷出程式化操作未完成時,記憶體控制器120可提供再一次的程式化脈衝PP以施加在選中記憶胞上,並再次量測選中記憶胞的臨界電壓Vt,並透過使選中記憶胞的臨界電壓Vt與上述的程式化驗證電壓進行比較,以驗證程式化操作是否完成。
值得一提的是,上述的每一次的程式化脈衝PP的施加動作以及驗證程式化操作是否完成的動作可形成一個程式化驗證循環。其中,記憶體控制器120可以將程式化驗證循環的執行次數(也就是程式化脈衝PP的總次數WT2)記錄於儲存裝置140。
接著,請同時參照圖1以及圖2,在步驟S24a中,記憶體控制器120可以判斷所提供的程式化脈衝PP的總次數WT2是否大於預設的程式化臨界值NP。具體而言,記憶體控制器120可以比較所述總次數WT2與所述預設的程式化臨界值NP,以獲得程式化指示值PIND。並且,當記憶體控制器120判斷總次數WT2不大於預設的程式化臨界值NP時,記憶體控制器120可執行步驟S26a,以結束步驟S24a的操作動作,並維持程式化指示值PIND的數值大小。相對的,當記憶體控制器120判斷總次數WT2大於預設的程式化臨界值NP時,記憶體控制器120可以執行步驟S25a,以針對程式化指示值PIND的數值大小進行調整。
需注意到的是,在本發明實施例的程式化操作中,當總次數WT2大於預設的程式化臨界值NP時,表示選中記憶胞已產生一定程度的劣化現象。
基於非揮發性記憶體100發生上述的劣化現象,記憶體控制器120可以在步驟S24a後,接續執行步驟S25a的操作動作。請同時參照圖1、圖2、圖3E以及圖4,在步驟S25a中,記憶體控制器120可針對程式化指示值PIND的數值大小進行調整,以調整程式化電壓的準位PV。舉例來說,記憶體控制器120可以依據步驟S24a的判斷結果,以使程式化指示值PIND的數值大小增加一個偏移值。進一步來說,記憶體控制器120可以將經調整的程式化指示值PIND儲存至儲存裝置140,以更新預先設定的初始值。接著,記憶體控制器120可以依據增加一個偏移值的程式化指示值PIND,以使程式化電壓的準位PV由原先的電壓V0調高至電壓V1。
此外,由於程式化脈衝PP的電壓DWPE的絕對值是依據程式化指示值PIND來設定的,因此,如圖4所示,在程式化指示值PIND增加一個偏移值後,記憶體控制器120可依據經調整的程式化指示值PIND來透過電壓產生器130以將電壓DWPE調高至第二電壓準位VL2,以使記憶體控制器120可以將具有第二電壓準位VL2的程式化脈衝PP施加至所述選中記憶胞,藉此維持選中記憶胞的資料正確度。
值得一提的是,在本發明的另一些實施例中,記憶體控制器120亦可依據步驟S24a的判斷結果,以使程式化指示值PIND的數值大小增加兩個或多個偏移值。藉此,記憶體控制器120可以透過增加程式化指示值PIND的數值大小,以進一步的提升程式化脈衝PP的電壓DWPE的絕對值。
如此一來,當選中記憶包在程式化操作中發生劣化現象時,本實施例的記憶體控制器120可依據所施加的程式化脈衝PP的總次數WT2,以及對應的選中記憶包的臨界電壓Vt的變化狀態,以增加程式化指示值PIND的數值大小,並藉以提升程式化脈衝PP的電壓DWPE的絕對值,進而有效地維持非揮發性記憶體100所可提供的讀取邊界,藉以延長非揮發性記憶體100整體的使用壽命以及提升讀取資料的正確性。
另一方面,請同時參照圖1、圖2、圖3D以及圖4,在步驟S23b中,記憶體控制器120可以對所述選中記憶胞執行抹除操作。詳細來說,在抹除操作中,記憶體控制器120可針對選中記憶胞施加抹除脈衝EP,其中,抹除脈衝EP的電壓DWPE的絕對值可依據抹除指示值EIND來設定。
舉例來說,如圖4所示,記憶體控制器120可以透過電壓產生器130來產生具有第一電壓準位VL1的電壓DWPE,以使記憶體控制器120可以將具有第一電壓準位VL1的抹除脈衝EP施加至所述選中記憶胞。並且,在抹除脈衝EP施加完成後,記憶體控制器120可針對選中記憶包的臨界值Vt進行量測,並透過使選中記憶包的臨界值Vt與一抹除驗證電壓進行比較,藉以驗證程式化操作是否完成。
其中,關於量測選中記憶包的臨界值Vt的操作動作,請參照圖3D,當非揮發性記憶體100執行抹除操作時,記憶體控制器120可以將具有相對高的臨界電壓Vt的選中記憶胞抹除為具有相對低的臨界電壓Vt的記憶胞。在此,選中記憶胞可視為儲存邏輯1的資料的記憶胞。
特別一提的是,在步驟S23b中,若記憶體控制器120判斷出抹除操作未完成時,記憶體控制器120可提供再一次的抹除脈衝EP以施加在選中記憶胞上,並再次量測選中記憶胞的臨界電壓Vt,並透過使選中記憶胞的臨界電壓Vt與上述的抹除驗證電壓進行比較,以驗證抹除操作是否完成。
值得一提的是,上述的每一次的抹除脈衝EP的施加動作以及驗證抹除操作是否完成的動作可形成一個抹除驗證循環。其中,記憶體控制器120可以將抹除驗證循環的執行次數(也就是抹除脈衝EP的總次數WT3)記錄於儲存裝置140。
接著,請同時參照圖1以及圖2,在步驟S24b中,記憶體控制器120可以判斷所提供的抹除脈衝EP的總次數WT3是否大於預設的抹除臨界值NE。具體而言,記憶體控制器120可以比較所述總次數WT3與所述預設的抹除臨界值NE,以獲得抹除指示值EIND。並且,當記憶體控制器120判斷總次數WT3不大於預設的抹除臨界值NE時,記憶體控制器120可執行步驟S26b,以結束步驟S24b的操作動作,並維持抹除指示值EIND的數值大小。相對的,當記憶體控制器120判斷總次數WT3大於預設的抹除臨界值NE時,記憶體控制器120可以執行步驟S25b,以針對抹除指示值EIND的數值大小進行調整。
需注意到的是,在本發明實施例的抹除操作中,當總次數WT3大於預設的抹除臨界值NE時,表示選中記憶胞已產生一定程度的劣化現象。
基於非揮發性記憶體100發生上述的劣化現象,記憶體控制器120可以在步驟S24b後,接續執行步驟S25b的操作動作。請同時參照圖1、圖2、圖3E以及圖4,在步驟S25b中,記憶體控制器120可針對抹除指示值PIND的數值大小進行調整,以調整抹除電壓的準位EV。舉例來說,記憶體控制器120可以依據步驟S24b的判斷結果,以使抹除指示值EIND的數值大小增加一個偏移值。進一步來說,記憶體控制器120可以將經調整的抹除指示值EIND儲存至儲存裝置140,以更新預先設定的初始值。接著,記憶體控制器120可以依據增加一個偏移值的抹除指示值EIND,以使抹除電壓的準位EV由原先的電壓V0調高至電壓V1。
此外,由於抹除脈衝EP的電壓DWPE的絕對值是依據抹除指示值EIND來設定的,因此,如圖4所示,在抹除指示值EIND增加一個偏移值後,記憶體控制器120可依據經調整的抹除指示值EIND來透過電壓產生器130以將電壓DWPE調高至第二電壓準位VL2,以使記憶體控制器120可以將具有第二電壓準位VL2的抹除脈衝EP施加至所述選中記憶胞,藉此維持選中記憶胞的資料正確度。
值得一提的是,在本發明的另一些實施例中,記憶體控制器120亦可依據步驟S24b的判斷結果,以使抹除指示值EIND的數值大小增加兩個或多個偏移值。藉此,記憶體控制器120可以透過增加抹除指示值EIND的數值大小,以進一步的提升抹除脈衝EP的電壓DWPE的絕對值。
如此一來,當選中記憶包在抹除操作中發生劣化現象時,本實施例的記憶體控制器120可依據所施加的抹除脈衝EP的總次數WT3,以及對應的選中記憶包的臨界電壓Vt的變化狀態,以增加抹除指示值EIND的數值大小,並藉以提升抹除脈衝EP的電壓DWPE的絕對值,進而有效地維持非揮發性記憶體100所可提供的讀取邊界,藉以延長非揮發性記憶體100整體的使用壽命以及提升讀取資料的正確性。
需注意到的是,上述實施例中的臨界值N、NP、NE以及總次數WT1、WT2、WT3可以依照非揮發性記憶體100的設計需求來進行調整,本發明並不侷限於特定數值。其中,預設的臨界值N、NP、NE分別可以依據指示值IND、程式化指示值PIND以及抹除指示值EIND所增加的偏移值的數值來進行設定。
圖5是依照本發明一實施例的非揮發性記憶體100的資料寫入方法的流程圖。請同時參照圖1以及圖5,在步驟S51中,記憶體控制器120可以對多個選中記憶胞進行資料寫入操作。在步驟S52中,在所述資料寫入操作中,記憶體控制器120可以記錄提供的資料寫入脈衝WP的總次數。在步驟S53中,記憶體控制器120可以比較所述資料寫入脈衝WP的總次數與預設的臨界值N以獲得指示值IND。在步驟S54中,記憶體控制器120可以依據所述指示值IND調整所述資料寫入脈衝WP的電壓DWPE的絕對值。
關於各步驟的實施細節在前述的實施例及實施方式都有詳盡的說明,在此恕不多贅述。
綜上所述,本發明的非揮發性記憶體可以程式化操作(或抹除操作)時,所施加的程式化脈衝(或抹除脈衝)的總次數,以及對應的選中記憶胞的臨界電壓的變化狀態,來進行程式化指示值(或抹除指示值)的調整動作。非揮發性記憶體並依據程式化指示值(或抹除指示值)來調整程式化脈衝(或抹除脈衝)的電壓的絕對值,可因應選中記憶胞的劣化狀態,來選擇合適的程式化脈衝(或抹除脈衝)的電壓,維持非揮發性記憶體所可提供的讀取邊界,藉以延長非揮發性記憶體整體的使用壽命以及提升讀取資料的正確性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:非揮發性記憶體
110:記憶體陣列
120:記憶體控制器
130:電壓產生器
140、140’:儲存裝置
DWPE、V0、V1:電壓
EP:抹除脈衝
EIND:抹除指示值
EV:抹除電壓的準位
IND:指示值
PP:程式化脈衝
PIND:程式化指示值
PV:程式化電壓的準位
RD:讀取電壓
S21、S22、S23a~S26a、S23b~S26b、S51~S54:步驟
VL1、VL2:電壓準位
Vt:臨界電壓
WP:資料寫入脈衝
圖1是依照本發明一實施例的非揮發性記憶體的示意圖。 圖2是依照本發明的抹除操作以及程式化操作的操作流程圖。 圖3A至圖3E是依照本發明一實施例說明圖2所示各步驟所對應的波形示意圖。 圖4是依照本發明一實施例的抹除脈衝以及程式化脈衝的示意圖。 圖5是依照本發明一實施例的非揮發性記憶體的資料寫入方法的流程圖。
100:非揮發性記憶體
110:記憶體陣列
120:記憶體控制器
130:電壓產生器
140、140’:儲存裝置
DWPE:電壓
EP:抹除脈衝
EIND:抹除指示值
IND:指示值
PP:程式化脈衝
PIND:程式化指示值
WP:資料寫入脈衝

Claims (10)

  1. 一種非揮發性記憶體的資料寫入方法,包括:對多個選中記憶胞進行資料寫入操作;在所述資料寫入操作中,記錄提供的資料寫入脈衝的總次數;比較所述資料寫入脈衝的總次數與預設的臨界值以獲得指示值;以及依據所述指示值調整所述資料寫入脈衝的電壓絕對值。
  2. 如申請專利範圍第1項所述的資料寫入方法,其中比較所述資料寫入脈衝的總次數與預設的所述臨界值以獲得所述指示值的步驟包括:當所述資料寫入脈衝的總次數大於所述臨界值時調整所述指示值;以及依據所述指示值以提升所述資料寫入脈衝的電壓絕對值。
  3. 如申請專利範圍第2項所述的資料寫入方法,其中當所述資料寫入脈衝的總次數大於所述臨界值時調整所述指示值的步驟包括:使所述指示值增加偏移值。
  4. 如申請專利範圍第1項所述的資料寫入方法,其中所述資料寫入操作為抹除操作時,所述資料寫入方法更包括:記錄提供的抹除脈衝的總次數;比較所述抹除脈衝的總次數與預設的抹除臨界值以獲得抹除指示值; 依據所述抹除指示值調整所述抹除脈衝的電壓絕對值。
  5. 如申請專利範圍第4項所述的資料寫入方法,其中比較所述抹除脈衝的總次數與預設的所述抹除臨界值以獲得所述抹除指示值的步驟包括:當所述抹除脈衝的總次數大於所述抹除臨界值時調整所述抹除指示值;以及依據所述抹除指示值以提升所述所述抹除脈衝的電壓絕對值。
  6. 如申請專利範圍第5項所述的資料寫入方法,其中當所述抹除脈衝的總次數大於所述抹除臨界值時調整所述抹除指示值的步驟包括:使所述抹除指示值增加偏移值。
  7. 如申請專利範圍第1項所述的資料寫入方法,其中所述資料寫入操作為程式化操作時,所述資料寫入方法更包括:記錄提供的程式化脈衝的總次數;比較所述程式化脈衝的總次數與預設的程式化臨界值以獲得程式化指示值;以及依據所述程式化指示值調整所述程式化脈衝的電壓絕對值。
  8. 如申請專利範圍第7項所述的資料寫入方法,其中比較所述程式化脈衝的總次數與預設的所述程式化臨界值以獲得所述程式化指示值的步驟包括: 當所述程式化脈衝的總次數大於所述程式化臨界值時調整所述程式化指示值;以及依據所述程式化指示值以提升所述程式化脈衝的電壓絕對值。
  9. 如申請專利範圍第8項所述的資料寫入方法,其中當所述程式化脈衝的總次數大於所述程式化臨界值時調整所述程式化指示值的步驟包括:使所述程式化指示值增加偏移值。
  10. 如申請專利範圍第1項所述的資料寫入方法,其中對所述多個選中記憶胞進行所述資料寫入操作的步驟包括:依據位址資訊以選擇所述多個選中記憶胞。
TW108133705A 2019-09-18 2019-09-18 非揮發性記憶體及其資料寫入方法 TWI714267B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108133705A TWI714267B (zh) 2019-09-18 2019-09-18 非揮發性記憶體及其資料寫入方法
US16/820,739 US11158378B2 (en) 2019-09-18 2020-03-17 Non-volatile memory and data writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108133705A TWI714267B (zh) 2019-09-18 2019-09-18 非揮發性記憶體及其資料寫入方法

Publications (2)

Publication Number Publication Date
TWI714267B true TWI714267B (zh) 2020-12-21
TW202113605A TW202113605A (zh) 2021-04-01

Family

ID=74670049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133705A TWI714267B (zh) 2019-09-18 2019-09-18 非揮發性記憶體及其資料寫入方法

Country Status (2)

Country Link
US (1) US11158378B2 (zh)
TW (1) TWI714267B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420867B2 (en) * 2003-08-28 2008-09-02 Infineon Technologies Ag Semiconductor memory device and method for operating a semiconductor memory device
US8553457B2 (en) * 2007-02-16 2013-10-08 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
TW201621907A (zh) * 2014-12-03 2016-06-16 華邦電子股份有限公司 快閃記憶體及其程式化方法
TW201621911A (zh) * 2014-12-12 2016-06-16 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
TWI292914B (zh) 2002-01-17 2008-01-21 Macronix Int Co Ltd
JP4907896B2 (ja) * 2005-04-12 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
KR102595291B1 (ko) * 2016-09-23 2023-10-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420867B2 (en) * 2003-08-28 2008-09-02 Infineon Technologies Ag Semiconductor memory device and method for operating a semiconductor memory device
US8553457B2 (en) * 2007-02-16 2013-10-08 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
TW201621907A (zh) * 2014-12-03 2016-06-16 華邦電子股份有限公司 快閃記憶體及其程式化方法
TW201621911A (zh) * 2014-12-12 2016-06-16 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置

Also Published As

Publication number Publication date
US11158378B2 (en) 2021-10-26
US20210082514A1 (en) 2021-03-18
TW202113605A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US10147495B2 (en) Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof
US11150808B2 (en) Flash memory system
JP6154986B2 (ja) 不揮発性メモリ装置およびその動作方法
US9224456B2 (en) Setting operating parameters for memory cells based on wordline address and cycle information
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
KR102090589B1 (ko) 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
US8539138B2 (en) Flash memory device and method of programming flash memory device
JP5492679B2 (ja) 記憶装置およびメモリコントローラ
TWI657449B (zh) 半導體記憶體裝置及其操作方法
TWI536386B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US9595343B1 (en) Early prediction of failure in programming a nonvolatile memory
TW201346908A (zh) 用於類比記憶體單元之增強之程式化及抹除方案
TWI381395B (zh) 記憶體單元操作
TWI648743B (zh) 半導體裝置及其操作方法
WO2024032560A1 (zh) 用于过擦除修复的方法和存储装置
JP6001093B2 (ja) アナログメモリセルのプログラミング及び消去の方式
TWI714267B (zh) 非揮發性記憶體及其資料寫入方法
CN112634962B (zh) 非易失性存储器及其数据写入方法
TWI658471B (zh) 快閃記憶體儲存裝置及其操作方法
TWI643196B (zh) 快閃記憶體裝置及其資料讀取方法
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
TWI819821B (zh) 記憶體控制電路單元、記憶體儲存裝置及時脈訊號控制方法
TWI594248B (zh) 記憶體裝置的刷新方法以及可調整刷新操作頻率的記憶體裝置
KR20090048112A (ko) 불휘발성 메모리 장치의 프로그램 방법