TWI594248B

TWI594248B - 記憶體裝置的刷新方法以及可調整刷新操作頻率的記憶體裝置

Info

Publication number: TWI594248B
Application number: TW104144410A
Authority: TW
Inventors: 陳宗仁
Original assignee: 華邦電子股份有限公司
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2017-08-01
Also published as: TW201724111A

Description

記憶體裝置的刷新方法以及可調整刷新操作頻率的記憶體裝置

本發明係有關於一種記憶體裝置的刷新方法，特別是有關於一種可調整刷新操作頻率的記憶體裝置的刷新方法。

一般而言，快閃記憶體(例如NOR快閃記憶體)包括複數記憶胞，這些記憶胞被劃分為多個記憶區段(sectors)。以序列反或型快閃記憶體(SPI NOR flash)為例，一個記憶區段可具有4096位元組(4K byte)的記憶胞。為了減少快閃記憶體的面積，多個記憶區段可共用一個半導體井區。快閃記憶體可接收抹除指令與編程指令。抹除指令是用以抹除被選擇的記憶胞，使被選擇的記憶胞處於較低的臨界電壓狀態；編程指令是用以編程被選擇的記憶胞，使被選擇的記憶胞處於較高的臨界電壓狀態。其中，抹除指令包括預編程(pre-program)、抹除、以及後編程(post-program)操作，而抹除的最小單位為記憶區段。實務上，依據抹除的單位，抹除指令可分為記憶區段抹除指令、記憶塊抹除指令、以及晶片抹除指令，分別用以抹除一個記憶區段、一個記憶塊(block)、以及整個晶片(chip)。舉例來說，當快閃記憶體接收到記憶區段抹除指令時，其中一個記憶區段會被選擇以進行抹除操作。此時，一負電壓會施加至被選擇的記憶區段中的那些記憶胞的電晶體的控制閘極，而一正電壓則施加至共用的半導體井區。藉此，驅使儲存在浮動閘極(floating gate)的電子移向半導體井區以降低電晶體的臨界電壓，使被選擇的記憶區段中的那些記憶胞處於較低的臨界電壓狀態。

快閃記憶體的製造商必須確保快閃記憶體的抹除-寫入循環特性，亦即，即使對記憶體反覆執行抹除及寫入指令也不會發生例如電氣特性改變等的問題。其中，一個抹除-寫入循環是對被選擇的記憶胞執行一次的抹除指令與一次的編程指令。然而，隨著抹除-寫入循環次數的增加，通道氧化層中將產生陷阱，電子將更容易被困在通道氧化層中，導致達到記憶胞所設定的臨界電壓變得更加困難，需要增加抹除脈波而使得完成抹除所需的時間變得更長，這個現象稱為記憶胞的老化。為了符合規格，可藉由增加抹除電壓以降低抹除所需時間。

然而，當執行多次抹除操作時，由於被施加正電壓的半導體井區包括被選擇的記憶區段與未被選擇的記憶區段，使得未被選擇的記憶區段的那些編程化記憶胞(programmed cell)所儲存的電子受到所施加的正電壓影響而遺失，而導致未被選擇的記憶區段的那些編程化記憶胞的電晶體的臨界電壓下降。如此一來，在未被選擇的記憶區段中本來是被編程(儲存”0”)的記憶胞將被識別為被抹除(儲存”1”)的記憶胞。另外，於執行抹除指令的期間中，這些未被選擇的記憶胞還可能遭受到執行預編程與後編程所導致的汲極干擾。

因此，快閃記憶體需要在抹除指令執行完畢後執行刷新操作，以將未被選擇的記憶區段中原本處於編程狀態的受干擾記憶胞的臨界電壓值拉高恢復回原來的較高的臨界電壓值。然而，執行刷新操作則增加了快閃記憶體的記憶區段抹除時間，且會造成汲極干擾。

舉例來說，一種現有的刷新操作將未被選擇的所有記憶區塊分為多個群組，且包括以下步驟。於步驟一中，執行至少一次的記憶區段抹除指令。於步驟二中，刷新第一組的未被選擇的記憶區塊，並回到步驟一。於步驟三中，刷新第二組的未被選擇的記憶區塊，並回到步驟一。以此類推，直到刷新最後一組的未被選擇的記憶區塊。於另一種現有的刷新操作中，是在執行至少一次的記憶區段抹除指令後，刷新所有的未被選擇的記憶區塊。

然而，現有的刷新操作方法都是以固定刷新操作頻率操作，刷新操作頻率定義為所有記憶區段被刷新一次所對應的抹除指令次數的倒數，其可以數學式表示為：1/(X*N/N’)，其中每執行X次抹除指令即實施一次刷新操作，N是共用半導體井區的記憶區段數目，N’是每次選做刷新的記憶區段數目。此固定刷新操作頻率必須考慮到隨著抹除-寫入循環次數增加後的記憶胞的老化現象，從而使用高刷新操作頻率，比如每執行一個抹除指令，就要刷新所有的未被選擇的記憶區段，以順利完成老化記憶胞的抹除。然而，越高的刷新操作頻率可能導致更嚴重的汲極干擾，且所需時間將更多。再者，對於未老化的記憶胞來說，使用高刷新頻率將使刷新較無效率。為了將抹除所需時間控制在設定的範圍內，亟需提出一種新的記憶體裝置的刷新方法。

因此，本發明提供一種記憶體裝置的刷新方法，其能依據記憶體裝置的記憶胞的老化程度來調整執行刷新操作的頻率。藉此，本發明能提高刷新操作效率，並且降低汲極干擾。

本發明的一實施例提供一種記憶體裝置的刷新方法，適用於記憶體裝置的其中一個半導體井區的一記憶體陣列。此刷新方法包括以下步驟：記錄每個抹除指令中的抹除脈波次數及/或抹除電壓位準；判斷未被選擇的多個記憶區段；判斷任一抹除脈波次數或任一抹除電壓位準是否大於等於一預訂值；當任一抹除脈波次數或抹除電壓位準大於等於預訂值時，使用第二刷新操作頻率刷新未被選擇的記憶區段；以及當抹除脈波次數或抹除電壓位準小於預訂值時，使用第一刷新操作頻率刷新未被選擇的記憶區段。第一刷新操作頻率小於第二刷新操作頻率。

本發明的一實施例提供可調整刷新操作頻率的記憶體裝置，其包括記憶體陣列、解碼器、抹除條件記錄器、以及暫存器。記憶體陣列包括多個記憶區段，設置於一半導體井區。解碼器接收一位址信號。解碼器根據位址信號選擇多個記憶區段的其中一者，並提供至少一抹除脈波及其對應的抹除電壓位準至被選擇的記憶區段。抹除條件記錄器記錄每個抹除指令中的抹除脈波次數及/或抹除電壓位準。暫存器儲存一第一刷新操作頻率與一第二刷新操作頻率。第一刷新操作頻率小於第二刷新操作頻率。當抹除脈波次數或抹除電壓位準大於等於一預訂值時，使用第二刷新操作頻率刷新所述未被選擇的記憶區段。當抹除脈波次數或抹除電壓位準小於預訂值時，使用第一刷新操作頻率刷新未被選擇的記憶區段。

本發明依各抹除指令中使用的抹除脈波次數及/或抹除電壓位準來調整刷新頻率，當抹除脈波次數及/或抹除電壓位準大於等於預訂值時，即加快刷新操作頻率。刷新操作頻率可記錄於暫存器。藉此，本發明能將抹除所需時間控制在設定的範圍內，以提升記憶體裝置的運作效率。

1‧‧‧記憶體裝置

10‧‧‧記憶體陣列

11‧‧‧解碼器

12‧‧‧寫入-讀取電路

13‧‧‧抹除條件紀錄器

14‧‧‧暫存器

100‧‧‧記憶胞

ADD‧‧‧位址信號

N_ERASE‧‧‧抹除脈波次數

S0~SN‧‧‧記憶區段

S20...S24‧‧‧方法步驟

S30...S35‧‧‧方法步驟

S40...S45‧‧‧方法步驟

S50...S57‧‧‧方法步驟

V_ERASE‧‧‧抹除電壓位準

第1圖係表示根據本發明一實施例的記憶體裝置。

第2圖係表示根據本發明一實施例的記憶體裝置的刷新方法的步驟流程示意圖。

第3圖係表示根據本發明另一實施例的記憶體裝置的刷新方法的步驟流程示意圖。

第4圖係表示根據本發明又一實施例的記憶體裝置的刷新方法的步驟流程示意圖。

第5圖係表示根據本發明再一實施例的記憶體裝置的刷新方法的步驟流程示意圖。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

第1圖係表示根據本發明一實施例的記憶體裝置。參閱第1圖，記憶體裝置1包括記憶體陣列10、解碼器11、寫入-讀取電路12、抹除條件計錄器13、以及暫存器14。記憶體陣列10包括配置成複數行與複數列的複數記憶胞100，且這些複數記憶胞100共用半導體井區。這些記憶胞100被劃分成多個記憶區段(sector)S0~SN。每一記憶區段S0~SN可包括至少一記憶胞列。解碼器11接收位址信號ADD，其根據位址信號ADD可得知將對哪些記憶胞100進行讀取、寫入、或抹除操作。寫入-讀取電路12係配合解碼器11來操作，以根據解碼器11解碼位址信號ADD的結果對被選擇的記憶胞100進行寫入或讀取。抹除條件記錄器13用以記錄每個抹除指令中的抹除脈波次數N_ERASE及/或抹除電壓位準V_ERASE。暫存器14用以儲存至少二個刷新操作頻率。刷新操作頻率為所有記憶區段被刷新一次所對應的抹除指令次數的倒數，其可以數學式表示為：1/(X*N/N’)，其中，每執行X次抹除指令即實施一次刷新操作，N是共用半導體井區的記憶區段數目，N’是每次選做刷新的記憶區段數目。在本發明實施例中，記憶體裝置1可為一快閃記憶體。需要注意的是，於一未繪示的其他實施例中，記憶體裝置可以具有多個半導體井區，且每一個半導體井區對應一個記憶體陣列。

本發明的記憶體裝置1的刷新方法適用於記憶體裝置1的其中一個半導體井區的記憶體陣列10執行至少一次的抹除指令之後。詳細來說，每當記憶體裝置1執行一個抹除指令時，解碼器11根據對應的位址信號ADD來選擇記憶區段S0~SN的其中一者。此時，解碼器11提供至少一抹除脈波及其對應的電壓位準至被選擇的記憶區段中的所有記憶胞100的電晶體的控制閘極，藉此抹除被選擇的記憶區段。當每次抹除指令執行完畢後，藉由抹除條件記錄器13來記錄抹除脈波次數及/或抹除電壓位準。需要注意的是，隨著抹除指令執行次數的增加，被選擇的記憶胞會逐漸老化，需要藉由增加抹除脈波或抹除電壓以降低抹除所需時間，因此抹除脈波次數與抹除電壓位準的增加可以反應被選擇的記憶胞的老化狀態。

第2圖係表示根據本發明一實施例的記憶體裝置的刷新方法的步驟流程示意圖。於步驟S20中，記錄每個抹除指令中的抹除脈波次數及/或抹除電壓位準。解碼器11根據一個抹除指令所對應的位址信號ADD，判斷出未被選擇的那些記憶區段(步驟S21)。由於記憶區段S0~SN的這些記憶胞100共用一個半導體井區，而在執行抹除操作時，施加至共用半導體井區的正電壓可能會使得未被選擇的記憶區段的記憶胞所儲存的電子遺失，導致了在未被選擇的記憶區段中資料受到干擾。因此，在記憶體裝置1對對應位址信號ADD的記憶區段執行抹除指令後，記憶體裝置1對未被選擇的那些記憶區段執行本發明的刷新方法，以恢復儲存在未被選擇的記憶區段中資料。舉例來說，當一個抹除指令所對應的位址信號ADD為記憶區段S0，記憶區段S0被選擇來執行抹除，且未被選擇的記憶區段S1-SN中被執行本發明的記憶體裝置1的刷新方法，以刷新記憶區段S1-SN中的記憶胞所儲存的資料。

接著，記憶體裝置1根據抹除條件記錄器13所記錄的抹除脈波次數或抹除電壓位準，判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值(步驟S22)。當步驟S22的結果為是，即當該任一抹除脈波次數或抹除電壓位準大於等於上述預訂值時，使用第二刷新操作頻率刷新未被選擇的記憶區段的那些記憶胞(步驟S23)。當步驟S22的結果為否，即當所有的抹除脈波次數或抹除電壓位準小於上述預訂值時，使用第一刷新操作頻率刷新未被選擇的記憶區段的那些記憶胞，且第一刷新操作頻率小於第二刷新操作頻率(步驟S24)。

第3圖係表示根據本發明另一實施例的記憶體裝置的刷新方法的步驟流程示意圖。在本實施例中，於執行固定數量的記憶區段抹除指令之後，執行一次刷新。刷新操作頻率正比於一次刷新操作中所刷新的未被選擇的記憶區段的數量。舉例來說，記憶體裝置1對對應位址信號ADD的記憶區段執行抹除指令，且固定每執行兩次抹除指令即執行一次刷新操作。其中，於每次開機後，記憶體裝置1可自暫存器取得一預設刷新操作頻率。預設刷新操作頻率可為第一刷新操作頻率，其將刷新N’個未被選擇的記憶區段的那些記憶胞。位址信號ADD例如對應至記憶區段S0。詳細來說，首先，對選擇的記憶區段執行兩次抹除指令，並記錄每次抹除指令的抹除脈波次數及/或抹除電壓位準(步驟S30)。接著，判斷出未被選擇的那些記憶區段(步驟S31)。本實施例中，未被選擇的那些記憶區段為記憶區段S1-SN。接著，記憶體裝置1根據所記錄的抹除脈波次數或抹除電壓位準，判斷任一抹除指令的抹除脈波次數或抹除電壓位準是否大於等於一預訂值(步驟S32)。當步驟S32的結果為否時，即當所有的抹除脈波次數或抹除電壓位準小於上述預訂值時，於第二次抹除指令的最後階段使用第一刷新操作頻率刷新N’個未被選擇的記憶區段的那些記憶胞(步驟S34)。例如，若一個半導體井區總共有64個記憶區段，且N’是16，則第一刷新操作頻率為1/8。接著，再對對應位址信號ADD的記憶區段執行兩次抹除指令。接著，重複步驟S30至S32，以記錄每次抹除指令的抹除脈波次數及/或抹除電壓位準並判斷任一抹除指令的抹除脈波次數或抹除電壓位準是否大於等於一預訂值。當步驟S32的結果為否時，即當所有的抹除脈波次數或抹除電壓位準小於上述預訂值時，於第二次抹除指令的最後階段使用第一刷新操作頻率刷新N’個未被選擇的記憶區段的那些記憶胞(步驟S34)。以此類推，直到步驟S32的判斷結果為”是”，舉例來說，於步驟S32中判斷任一抹除指令的抹除脈波次數或抹除電壓位準大於等於一預訂值，此時使用第二刷新操作頻率刷新N”個未被選擇的記憶區段的那些記憶胞，且第二刷新操作頻率大於第一刷新操作頻率，即N”大於N’(步驟S33)。N”例如是32，即第二刷新操作頻率為1/4。

於一較佳實施例中，更包括記錄已刷新的未被選擇的記憶區段的位址(步驟S35)，並於步驟S33與步驟S34中，刷新未曾被刷新的未被選擇的記憶區段。

第4圖係表示根據本發明又一實施例的記憶體裝置的刷新方法的步驟流程示意圖。在本實施例中，刷新操作頻率正比於一次刷新操作中所對應的記憶區段抹除指令的數量的倒數。於執行可變數量的記憶區段抹除指令之後，對固定數量的未被選擇的記憶區段執行一次刷新。記憶體裝置1對對應位址信號ADD的記憶區段執行抹除指令，且根據刷新操作頻率決定刷新操作前的抹除指令數量。其中，於每次開機後，記憶體裝置1可自暫存器取得一預設刷新操作頻率。預設刷新操作頻率可為第一刷新操作頻率。根據第一刷新操作頻率，記憶體裝置1將在刷新操作前對位址信號ADD執行X’次的抹除指令。每次刷新操作即對所有的未被選擇的記憶區段執行。詳細來說，首先，取得第一刷新操作頻率並對對應位址信號ADD的記憶區段執行X’次的抹除指令，且記錄各抹除脈波次數及/或抹除電壓位準(步驟S40)。位址信號ADD例如對應至記憶區段S0。接著，判斷出未被選擇的那些記憶區段(步驟S41)。本實施例中，未被選擇的那些記憶區段為記憶區段S1-SN。接著，記憶體裝置1根據所記錄的抹除脈波次數或抹除電壓位準，判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值(步驟S42)。當所有的抹除脈波次數或抹除電壓位準均小於上述預訂值時，維持第一刷新操作頻率(步驟S44)。第一刷新操作頻率例如為1/8，即X’等於8。接著，重複步驟S40至S42，以執行X’次的抹除指令、記錄各抹除指令的抹除脈波次數及/或抹除電壓位準，並判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值。當所有抹除脈波次數或抹除電壓位準小於上述預訂值時，維持第一刷新操作頻率並刷新所有的未被選擇的記憶區段的那些記憶胞(步驟S44)。以此類推，直到步驟S42 的判斷結果為”是”，即於步驟S42中判斷任一抹除脈波次數或抹除電壓位準大於等於一預訂值，此時使用第二刷新操作頻率(步驟S43)。其中，第二刷新操作頻率大於第一刷新操作頻率。第二刷新操作頻率例如為，於執行X”次的抹除指令之後，對所有的未被選擇的記憶區段執行一次刷新，且X”小於X’。進一步地，第二刷新操作頻率例如為1/4，即X”為4。接著，執行X”次的抹除指令並記錄各抹除指令的抹除脈波次數及/或抹除電壓位準(步驟S45)，並判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值(步驟S42)。根據步驟S42的判斷結果為”是”，接著，使用第二刷新操作頻率並刷新所有的未被選擇的記憶區段的那些記憶胞(步驟S43)。

第5圖係表示根據本發明再一實施例的記憶體裝置的刷新方法的步驟流程示意圖。在本實施例中，於執行可變數量的記憶區段抹除指令之後，執行一次刷新，且一次刷新中所選擇的未被選擇的記憶區段的數量亦為可變的。藉此，調整刷新操作頻率。詳細來說，記憶體裝置1根據收到的控制指令而對對應位址信號ADD的記憶區域執行抹除指令，其中，於每次開機後，記憶體裝置1可自暫存器取得一預設刷新操作頻率。預設刷新操作頻率可為第一刷新操作頻率，根據第一刷新操作頻率，記憶體裝置1將每執行X’次的抹除指令即對N’個未被選擇的記憶區段執行一次刷新。X’例如為4，N’例如為16。位址信號ADD例如對應至記憶區段S0。詳細來說，首先，取得第一刷新操作頻率以對選擇的記憶區段執行X’次的抹除指令，並記錄各抹除指令下的抹除脈波次數及/或抹除電壓位準 (步驟S50)。接著，判斷出未被選擇的那些記憶區段(步驟S51)。本實施例中，未被選擇的那些記憶區段為記憶區段S1-SN。接著，記憶體裝置1根據所記錄的抹除脈波次數或抹除電壓位準，判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值(步驟S52)。當步驟S52的結果為否，即當所有的抹除脈波次數或抹除電壓位準小於上述預訂值時，於第X’次抹除指令的最後階段使用第一刷新操作頻率刷新N’個未被選擇的記憶區段的那些記憶胞(步驟S54)。第一刷新操作頻率例如是1/16。接著，再對位址信號ADD執行X’次的抹除指令。接著，重複步驟S50至S52，以記錄各抹除指令的抹除脈波次數及/或抹除電壓位準並判斷任一抹除脈波次數或抹除電壓位準是否大於等於一預訂值。當所有的抹除脈波次數或抹除電壓位準小於上述預訂值時，於第X’次抹除指令的最後階段使用第一刷新操作頻率刷新N’個未被選擇的記憶區段的那些記憶胞(步驟S54)。以此類推，直到步驟S52的判斷結果為”是”，舉例來說，於步驟S52中判斷任一抹除脈波次數或抹除電壓位準大於等於一預訂值，此時使用第二刷新操作頻率，且第二刷新操作頻率大於第一刷新操作頻率，即N”大於N’且X”小於X’(步驟S53)。第二刷新操作頻率例如為1/4，且對應至X”等於2次的抹除指令以及一次刷新N”等於32個的未被選擇的記憶區段。接著，對選擇的記憶區段累計執行X”次的抹除指令，並記錄各抹除指令的抹除脈波次數及/或抹除電壓位準(S55)。根據步驟S52的判斷結果為”是”，接著，使用第二刷新操作頻率並刷新N”個未被選擇的記憶區段的那些記憶胞(步驟S53)。

於一較佳實施例中，於步驟S53與步驟S54之後更分別包括記錄已刷新的未被選擇的記憶區段的位址(步驟S56與S57)，並於步驟S53與步驟S54中，刷新未曾被刷新的未被選擇的記憶區段。

上述實施例僅舉例設定兩種刷新操作頻率，然而，本發明不限於此。根據使用者的需求，亦可定義兩個以上的預訂值，以設定三個以上的刷新操作頻率。

當抹除脈波次數及/或抹除電壓位準大於或等於預訂值時，為改善記憶胞的老化所帶來的未被選擇的記憶區段的那些編程化記憶胞的電晶體的臨界電壓下降的問題，將增加刷新操作頻率。相對地，在記憶胞老化程度較低的階段，採用較小的刷新操作頻率，以避免汲極干擾並提升刷新效率。藉此，本發明能將抹除所需時間控制在設定的範圍內。根據上述實施例，藉由記錄各抹除指令下的抹除脈波次數及/或抹除電壓位準，可動態地調整刷新操作頻率，如此一來能讓記憶體裝置1更有效率地運作。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S20...S24‧‧‧方法步驟

Claims

一種記憶體裝置的刷新方法，適用於一記憶體裝置的其中一個半導體井區的一記憶體陣列，所述記憶體陣列被劃分為多個記憶區段，包括：記錄每個抹除指令中的抹除脈波次數及/或抹除電壓位準；判斷在所述抹除指令中在所述多個記憶區段中未被選擇的多個記憶區段；判斷任一所述抹除脈波次數或所述抹除電壓位準是否大於等於一預訂值；當任一所述抹除脈波次數或所述抹除電壓位準大於等於所述預訂值時，使用一第二刷新操作頻率刷新所述未被選擇的記憶區段；以及當所述抹除脈波次數或所述抹除電壓位準小於所述預訂值時，使用一第一刷新操作頻率刷新所述未被選擇的記憶區段，且所述第一刷新操作頻率小於所述第二刷新操作頻率。
如申請專利範圍第1項所述之刷新方法，其中，所述記憶體裝置為一快閃記憶體。
如申請專利範圍第1項所述之刷新方法，其中，於執行固定數量的抹除指令之後，執行所述之刷新方法，且所述第二刷新操作頻率刷新的所述未被選擇的記憶區段的數目大於所述第一刷新操作頻率刷新的所述未被選擇的記憶區段的數目。
如申請專利範圍第3項所述之刷新方法，更包括記錄已刷新的所述未被選擇的記憶區段的位址，且使用所述第一刷新操作頻率或所述第二刷新操作頻率刷新未曾被刷新的所述未被選擇的記憶區段。
如申請專利範圍第1項所述之刷新方法，其中，於執行可變數量的抹除指令之後，執行所述之刷新方法，且當使用所述第二刷新操作頻率時，於刷新操作後對選擇的記憶區段執行抹除指令的次數小於使用所述第一刷新操作頻率時於刷新操作前對選擇的記憶區段執行抹除指令的次數。
如申請專利範圍第5項所述之刷新方法，其中，使用所述第一刷新操作頻率或所述第二刷新操作頻率刷新所有的所述未被選擇的記憶區段。
如申請專利範圍第5項所述之刷新方法，其中，所述第二刷新操作頻率刷新的所述未被選擇的記憶區段的數目大於所述第一刷新操作頻率刷新的所述未被選擇的記憶區段的數目。
如申請專利範圍第7項所述之刷新方法，更包括記錄已刷新的所述未被選擇的記憶區段的位址，且使用所述第一刷新操作頻率或所述第二刷新操作頻率刷新未曾被刷新的所述未被選擇的記憶區段。
一種可調整刷新操作頻率的記憶體裝置，包括：一記憶體陣列，包括多個記憶區段，設置於一半導體井區；一解碼器，接收一位址信號，所述解碼器根據所述位址信號選擇所述多個記憶區段的其中一者，並提供至少一抹除脈波及其對應的抹除電壓位準至所述被選擇的記憶區段；一抹除條件記錄器，記錄每個抹除指令中的抹除脈波次數及/或抹除電壓位準；以及一暫存器，儲存一第一刷新操作頻率與一第二刷新操作頻率，且所述第一刷新操作頻率小於所述第二刷新操作頻率；其中，當所述抹除脈波次數或所述抹除電壓位準大於等於一預訂值時，使用所述第二刷新操作頻率刷新所述多個記憶區段中未被選擇的多個記憶區段；其中，當所述抹除脈波次數或所述抹除電壓位準小於所述預訂值時，使用所述第一刷新操作頻率刷新所述未被選擇的記憶區段。
如申請專利範圍第9項所述之記憶體裝置，其中，所述記憶體裝置為一快閃記憶體。
如申請專利範圍第9項所述之記憶體裝置，其中，所述第二刷新操作頻率刷新的所述未被選擇的記憶區段的數目大於所述第一刷新操作頻率刷新的所述未被選擇的記憶區段的數目。
如申請專利範圍第9項所述之記憶體裝置，其中，當使用所述第二刷新操作頻率時，於刷新操作後對選擇的記憶區段執行抹除指令的次數小於使用所述第一刷新操作頻率時於刷新操作前對選擇的記憶區段執行抹除指令的次數。
如申請專利範圍第12項所述之記憶體裝置，其中，使用所述第一刷新操作頻率或所述第二刷新操作頻率刷新所有的所述未被選擇的記憶區段。
如申請專利範圍第12項所述之記憶體裝置，其中，所述第二刷新操作頻率刷新的所述未被選擇的記憶區段的數目大於所述第一刷新操作頻率刷新的所述未被選擇的記憶區段的數目。