JP2012064290A - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリ Download PDFInfo
- Publication number
- JP2012064290A JP2012064290A JP2010210003A JP2010210003A JP2012064290A JP 2012064290 A JP2012064290 A JP 2012064290A JP 2010210003 A JP2010210003 A JP 2010210003A JP 2010210003 A JP2010210003 A JP 2010210003A JP 2012064290 A JP2012064290 A JP 2012064290A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- block
- memory cells
- erasure
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】不揮発性半導体メモリの消去時間を短くする。
【解決手段】実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。コントローラは、所定条件下でブロック消去(仮消去)を実行した後にベリファイ回路による検証を行う第1手段(ST1〜ST2)と、ベリファイ回路による検証により消去完了と判断されたメモリセル数がn(nは予め定められた自然数)個以下のときに続けてブロック消去を実行する第2手段(ST3〜ST4)と、ベリファイ回路による検証により消去完了と判断されたメモリセル数がn個を越えるときに続けて前記ページ消去を実行する第3手段(ST5〜ST6)とを備える。
【選択図】図7
【解決手段】実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。コントローラは、所定条件下でブロック消去(仮消去)を実行した後にベリファイ回路による検証を行う第1手段(ST1〜ST2)と、ベリファイ回路による検証により消去完了と判断されたメモリセル数がn(nは予め定められた自然数)個以下のときに続けてブロック消去を実行する第2手段(ST3〜ST4)と、ベリファイ回路による検証により消去完了と判断されたメモリセル数がn個を越えるときに続けて前記ページ消去を実行する第3手段(ST5〜ST6)とを備える。
【選択図】図7
Description
実施形態は、不揮発性半導体メモリに関する。
電荷蓄積層内の電荷量により2値(2-levels)又は多値データ(multi-levels)を記憶する不揮発性半導体メモリは、書き込み/消去を繰り返すことにより、各レベル(閾値分布)間のマージンが次第に狭くなる特性を有する。その原因として、トンネル酸化膜中の電子トラップと、界面準位密度の増加とがある。
前者は、書き込み/消去の繰り返しによりトンネル酸化膜中に電子がトラップされることによって発生し、書き込み/消去速度を遅くする原因の一つとなる。また、後者は、読み出し電流を減少させるため、各レベル間のマージンを実質的に狭くする。
このような不揮発性半導体メモリにおいて、プログラムは、ページ単位で行われる。また、プログラムの対象となる1ページ内には、消去状態を維持する選択セル(書き込み禁止セル)と、閾値を上昇させる選択セル(書き込み実行セル)とが混在する。従って、書き込み/消去回数は、メモリセル毎に異なるため、結果として、書き込み/消去速度も、メモリセル毎に異なってくる。また、製造条件などにより、最初からメモリセルの書き込み/消去速度が異なっている場合もある。
一方、消去は、ブロック単位で行われる。しかし、上述のように、1ブロック内には、消去が速いメモリセルと消去が遅いメモリセルとが混在する。この場合、消去が遅いメモリセルが所定の閾値範囲内に収まるように制御すると、消去が速いメモリセルが所定の閾値範囲から外れて過消去状態になる。過消去状態のメモリセルに対しては、書き戻し動作により、再び、所定の閾値範囲内に戻すが、この時、再び、消去の遅いメモリセルが所定の閾値範囲から外れる。
従って、消去/書き戻しを繰り返し行って、1ブロック内の全てのメモリセルを所定の閾値範囲内に収束させる必要があり、結果として、消去時間が増大する。
実施形態は、不揮発性半導体メモリの消去時間を短くする技術を提案する。
実施形態によれば、不揮発性半導体メモリは、複数のワード線を備えるブロックを有し、前記複数のワード線に複数のメモリセルが接続されるメモリセルアレイと、前記複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラと、前記データ消去が完了したか否かを検証するベリファイ回路とを備え、かつ、前記コントローラは、所定条件下で前記ブロック消去を実行した後に前記ベリファイ回路による検証を行う第1手段と、前記ベリファイ回路による検証により消去完了と判断されたメモリセル数がn(nは予め定められた自然数)個以下のときに続けて前記ブロック消去を実行する第2手段と、前記ベリファイ回路による検証により消去完了と判断されたメモリセル数がn個を越えるときに続けて前記ページ消去を実行する第3手段とを備える。
以下、図面を参照しながら実施形態を説明する。
図1は、実施形態の不揮発性半導体メモリを示している。
メモリセルアレイ11は、NOR型、NAND型などを有し、電荷蓄積層を有するメモリセルを備える。メモリセルは、電荷蓄積層内の電荷量により2値(2-levels)又は多値データ(multi-levels)を記憶する。
メモリセルアレイ11は、例えば、図2に示すバンク、ブロック及びページを有する。即ち、メモリセルアレイ11は、複数のバンク(本例では、8バンク)を備える。1つのバンクは、複数のブロック(本例では、64ブロック)を備える。また、1つのブロックは、複数のページ(本例では、512ページ)を備える。1つのページは、例えば、256ワードである。
メモリセルアレイ11がNOR型のとき、メモリセルアレイ11の等価回路図は、例えば、図3に示すようになる。同図において、ワード線WL0〜WL511に接続される複数のメモリセルMCは、1ブロックを構成する。また、メモリセルMCが2値を記憶するとき、1ページは、1本のワード線に接続される2048個(256バイト)のメモリセルMCとなる。
複数のメモリセルMCは、それぞれ、ビット線BL0〜BL2047とソース線SLとの間に接続される。また、複数のメモリセルMCは、それらに共通のセルNウェル(N型ウェル領域)21内のセルPウェル(P型ウェル領域)22内に配置される。
デコーダ/ドライバ12は、メモリセルアレイ11内のブロックの選択及びワード線の選択を行い、かつ、動作モードに応じて複数のワード線を駆動する。
本実施形態では、デコーダ/ドライバ12は、消去動作時に、消去対象となる1つのブロック(選択ブロック)を選択すると共に、制御信号φblockが“H”のとき、選択ブロック内の全てのワード線を選択する。この時、電位発生回路13は、図3のセルPウェル22に、例えば、0Vを印加し、かつ、デコーダ/ドライバ12を介して、選択ブロック内の全てのワード線に消去用の負電位(消去電位)−Veraを印加する。
また、デコーダ/ドライバ12は、消去動作時に、消去対象となる1つのブロック(選択ブロック)を選択すると共に、制御信号φblockが“L”のとき、選択ブロック内の1本のワード線(選択ワード線)を選択する。この時、電位発生回路13は、図3のセルPウェル22に、例えば、0Vを印加し、かつ、デコーダ/ドライバ12を介して、選択ブロック内の選択ワード線に消去用の負電位(消去電位)−Veraを印加し、残りの非選択ワード線に、例えば、0Vを印加する。
センスアンプ14は、メモリセルアレイ11からの読み出しデータ(ベリファイ読み出しデータを含む)をセンスする。I/O15は、データ入出力のためのインターフェイス回路として機能する。
ベリファイ回路16は、ベリファイ読み出しデータに基づいて、メモリセルに対する書き込み/消去が完了したか否かを検証する。ベリファイ結果(パス/フェイル)は、コントローラ17に転送される。
本実施形態では、コントローラ17は、消去動作時に、まず、所定条件下で、選択ブロック内の全てのメモリセルを消去対象とするブロック消去(仮消去)を実行する。そして、コントローラ17は、この仮消去のベリファイ結果に基づいて、この後、続けて行う消去を、ブロック消去とするか、又は、選択ブロック内の1ページ(選択ページ)内のメモリセルを消去対象とするページ消去とするか、を決定する。
また、コントローラ17は、ブロック消去を実行するとき、制御信号φblockを“H”にし、ページ消去を実行するとき、制御信号φblockを“L”にする。
ここで、ページ消去とは、選択された1本のワード線に接続される複数のメモリセルに対するデータ消去を意味する。1本のワード線に接続される複数のメモリセルにより1ページが構成されるときは、ページ消去は、1ページのデータ消去を意味するが、1本のワード線に接続される複数のメモリセルにより複数ページが構成されるときは、ページ消去は、複数ページのデータ消去を意味する。
アドレス発生回路18は、外部アドレス信号A1と内部アドレス信号A2とを選択するセレクタ(マルチプレクサ)19と、内部アドレス信号A2を発生するカウンタ20とを備える。カウンタ20は、ページ消去時に、選択ブロック内のページアドレスを1つずつインクリメントしていくために使用する。
次に、図1乃至図3の不揮発性半導体メモリの消去動作について説明する。
消去動作は、メモリセルの閾値電圧を初期状態に戻す動作である。
消去動作は、メモリセルの閾値電圧を初期状態に戻す動作である。
例えば、2値メモリの場合、図4に示すように、ビットアサインは、“1”(消去状態)及び“0”(書き込み状態)共に0V以上に設定される。また、例えば、4値メモリの場合、図5に示すように、ビットアサインは、“11”(消去状態)及び“10”/“00”/“01”(書き込み状態)共に0V以上に設定される。
この場合、消去動作により書き込み状態から消去状態へ戻すとき、図6に示すように、全てのメモリセルの閾値電圧を消去ベリファイ電位VEVよりも低くするように制御すると、過消去状態が発生する。特に、図4及び図5に示すようなビットアサインでは、消去が速いメモリセルの閾値電圧は、図6に示すように、0V以下になる。
このような閾値電圧が0V以下のメモリセルは、ノーマリオンの状態となり、非選択であってもオン状態となるため、例えば、読み出し動作に悪影響を与える。
そこで、一般的には、図6に示すように、書き戻し動作が実行される。書き戻し動作は、消去状態から書き込み状態にする通常の書き込みよりも書き込み条件を緩く、即ち、閾値変動幅を小さくした書き込みのことであり、全てのメモリセルの閾値電圧を書き戻しベリファイ電位VPVよりも高くすることを目的とする。
しかし、このような書き戻し動作は、消去対象となる選択ブロック内の全てのメモリセルに対して行われるため、結果として、消去が遅いメモリセルの閾値電圧は、図6に示すように、再び、消去ベリファイ電位VEVよりも高くなる。
従って、このような消去動作では、1ブロック内の全てのメモリセルを所定の閾値範囲内に収束させるために、多くの時間を必要とする。
そこで、本実施形態では、このような書き戻し動作の回数を削減又は不要とするために、図7に示すような消去動作を提案する。
まず、所定条件下で、選択ブロック内の全てのメモリセルを消去対象とするブロック消去(仮消去)を、1回又は複数回実行する。そして、この仮消去のベリファイ結果に基づいて、この後、続けて行う消去を、ブロック消去とするか、又は、選択ブロック内の1ページ(選択ページ)内のメモリセルを消去対象とするページ消去とするか、を決定する(ステップST1〜ST2)。
ここで、仮消去の条件とは、以下の条件のうちの1つ又はそれ以上とする。
・ 書き込み状態から消去状態にする通常の消去動作時に選択ブロック内の全てのメモリセルに消去電位を印加する期間をt1としたとき、t1よりも短い期間t2、選択ブロック内の全てのメモリセルに消去電位を印加する。
・ 書き込み状態から消去状態にする通常の消去動作時に選択ブロック内の全てのメモリセルのコントロールゲート(ワード線)とセルPウェルとの間に印加される電圧をV1としたとき、V1よりも小さい電圧V2を、選択ブロック内の全てのメモリセルのコントロールゲートとセルPウェルとの間に印加する。
・ 書き込み状態から消去状態にする通常の消去動作時に用いる消去ベリファイ電位をVEV1としたとき、VEV1よりも高い消去ベリファイ電位VEV2を用いて選択ブロック内の全てのメモリセルの消去の完了/未完了を検証する。
尚、上述の条件で規定されたもの以外については、通常の消去動作時の条件を使用することとする。
そして、以上の条件下で、仮消去を行い、仮消去後に消去完了と判断されたメモリセル数がn(nは予め定められた自然数)個以下のときは、この後、ブロック消去による通常の消去動作が行われる(ステップST3〜ST4)。
これは、消去が遅いメモリセル数が少ないことを表しているためであり、この後、続けて、ブロック消去を実行しても、過消去状態のメモリセルが発生する確率は低いと考えられるためである。
このブロック消去では、図1の制御信号φblockが“H”になる。このため、消去対象となる選択ブロック内の全てのワード線に消去用の負電位(消去電位)−Veraが印加され、セルPウェルに、例えば、0Vが印加される。
これにより、選択ブロック内のメモリセルの電荷蓄積層からセルPウェルに電子が引き抜かれ、メモリセルの閾値が低下する。
これに対し、仮消去後に消去完了と判断されたメモリセル数がn個を越えるときは、ページ消去移行の条件を満たすと判断され、この後、ページ消去による通常の消去動作が行われる(ステップST5〜ST6)。
これは、消去が遅いメモリセル数が多いことを表しているためであり、この後、続けて、ブロック消去を実行すると、過消去状態のメモリセルが発生する確率が高くなると考えられるためである。
このページ消去では、図1の制御信号φblockが“L”になる。このため、消去対象となる選択ブロック内の1本のワード線(選択ワード線)に消去用の負電位(消去電位)−Veraが印加され、残りの非選択ワード線及びセルPウェルに、それぞれ、例えば、0Vが印加される。
これにより、選択ブロック内の選択ワード線に接続されるメモリセルの電荷蓄積層からセルPウェルに電子が引き抜かれ、メモリセルの閾値が低下する。
ここで、選択ブロック内の複数のワード線は、例えば、図1のカウンタ20により1つずつ順番に選択される。図3のメモリセルアレイを例にとると、まず、ワード線WL0が選択される。ワード線WL0に接続される1ページについて1回又は複数回のページ消去を実行し、ページ消去後のベリファイをパスしたときにはその時点でページ消去を終了し、次のワード線WL1に移行する。このようにして全てのワード線WL0〜WL511について順次ページ消去を実行する。
以上、説明したように、実施形態によれば、まず、通常の消去動作よりも緩い条件、即ち、1回の消去動作による閾値変動幅が通常の消去動作よりも小さい条件、又は、消去ベリファイ電位を通常の消去ベリファイ電位よりも高くする条件により、ブロック消去(仮消去)を実行する。そして、この仮消去の結果に応じて、この後、引き続き行われる消去動作の単位(ブロック消去/ページ消去)を決定する。
このような消去動作によれば、消去と書き戻しの繰り返し動作の回数を削減又はなくすことができ、消去時間の短縮を図ることができる。また、消去動作時にメモリセルに電圧ストレスが印加される時間も短くすることができるため、メモリセルの特性変動(消去が遅くなるなど)が抑制される。
また、本実施形態による消去動作は、最初のブロック消去(仮消去)の結果に基づいて、その後に行われる消去の単位(ブロック消去/ページ消去)を変えるものであり、例えば、レジスタに記憶されたデータに基づいて、ブロック消去とページ消去とを選択的に用いるコンベンショナルな不揮発性半導体メモリとは大きく異なる。
本実施形態では、ブロック消去を行うか、又は、ページ消去を行うか、を記憶しておくためのレジスタが不要なため、不揮発性半導体メモリの回路面積又はチップサイズの縮小を図ることも可能である。
但し、不揮発性半導体メモリの出荷後、メモリセルの特性は劣化していくのが通常であるから、図7のフローにより1回目の消去動作を行った後に消去が遅いメモリセルが多く存在するブロックが判明したときは、例えば、図8に示すように、そのブロックに対応するフラグを立て(“L”から“H”にし)、2回目以降の消去動作では、図7のフローによらず、初めからページ消去を行うような制御を行ってもよい。
図9は、図1の不揮発性半導体メモリの変形例である。
図9の不揮発性半導体メモリにおいて、図1と同じ要素には同じ符号を付すことによりその詳細な説明を省略する。
図9の不揮発性半導体メモリにおいて、図1と同じ要素には同じ符号を付すことによりその詳細な説明を省略する。
この変形例が図1と異なる点は、選択ブロック内の全てのページに対するページ消去動作(ベリファイ動作を除く)を同時に行う点にある。この後、ベリファイ動作は、図1と同様に、ページ毎に行う。
即ち、デコーダ/ドライバ12は、制御信号φblockが“L”のとき、選択ブロック内の複数のワード線のうち、選択ワード線に消去用の負電位(消去電位)−Veraを印加し、非選択ワード線に、例えば、0Vを印加する。また、電位発生回路13は、図3のセルPウェル22に、例えば、0Vを印加する。
この時の様子を図10に示す。選択ブロック内の全てのワード線に−Veraを印加するのではなく、ベリファイがフェイルのワード線(ページ)に対してのみ、−Veraを印加することにより、ページ消去が可能になる。
尚、選択ブロック内の複数のワード線は、コントローラ17からの制御信号P(pass)/F(fail)により、選択ワード線と非選択ワード線とに分けられる。
制御信号P/Fは、複数のワード線の各々について、ベリファイをパスしているか、又は、フェイルしているか、を示す信号である。従って、ベリファイをパスしているワード線(ページ)は、非選択ワード線になり、ベリファイをフェイルしているワード線(ページ)は、選択ワード線になる。
これにより、選択ブロック内の全てのページに対するページ消去動作(ベリファイ動作を除く)を同時に行うことができ、消去時間をさらに短縮することができる。
図11は、図7の仮消去の条件の変形例である。
ブロック消去を行うか、又は、ページ消去を行うか、を決定する仮消去において、以下の条件を採用することも可能である。
消去状態のメモリセルの閾値分布の下限と0VとのマージンΔを決めたとき、消去ベリファイ電位VEV’によりベリファイ読み出しを行う。
この時、消去ベリファイ電位VEV’よりも低い閾値電圧を有するメモリセル数(ハッチング部分)がn個以下のときは、この後、ブロック消去による通常の消去動作を行う。これに対し、消去ベリファイ電位VEV’よりも低い閾値電圧を有するメモリセル数がn個を越えるときは、この後、ページ消去による通常の消去動作を行う。
このような条件によっても、消去と書き戻しの繰り返し動作の回数を削減又はなくすことができ、消去時間の短縮を図ることができる。また、消去動作時にメモリセルに電圧ストレスが印加される時間も短くすることができるため、メモリセルの特性変動(消去が遅くなるなど)が抑制される。
4. むすび
実施形態によれば、不揮発性半導体メモリの消去時間を短くすることができる。
実施形態によれば、不揮発性半導体メモリの消去時間を短くすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11: メモリセルアレイ、 12: ドライバ/デコーダ、 13: 電位発生回路、 14: センスアンプ、 15: I/O、 16: ベリファイ回路、 17: コントローラ、 18: アドレス発生回路、 19: セレクタ、 20: カウンタ、 21: セルNウェル、 22: セルPウェル。
Claims (5)
- 複数のワード線を備えるブロックを有し、前記複数のワード線に複数のメモリセルが接続されるメモリセルアレイと、前記複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラと、前記データ消去が完了したか否かを検証するベリファイ回路とを具備し、
前記コントローラは、所定条件下で前記ブロック消去を実行した後に前記ベリファイ回路による検証を行う第1手段と、前記ベリファイ回路による検証により消去完了と判断されたメモリセル数がn(nは予め定められた自然数)個以下のときに続けて前記ブロック消去を実行する第2手段と、前記ベリファイ回路による検証により消去完了と判断されたメモリセル数がn個を越えるときに続けて前記ページ消去を実行する第3手段と
を備える不揮発性半導体メモリ。 - 前記所定条件は、前記第2手段のブロック消去又は前記第3手段のページ消去において前記複数のメモリセルに消去電位を印加する期間よりも短い期間、前記複数のメモリセルに前記消去電位を印加することである請求項1に記載の不揮発性半導体メモリ。
- 前記所定条件は、前記第2手段のブロック消去又は前記第3手段のページ消去において前記複数のメモリセルのコントロールゲートとウェル領域との間に印加される電圧よりも小さい電圧を、前記複数のメモリセルのコントロールゲートとウェル領域との間に印加することである請求項1に記載の不揮発性半導体メモリ。
- 前記所定条件は、前記第2手段のブロック消去後の前記ベリファイ回路による検証又は前記第3手段のページ消去後の前記ベリファイ回路による検証に用いる消去ベリファイ電位よりも高い消去ベリファイ電位を用いて前記消去完了の有無を判断することである請求項1に記載の不揮発性半導体メモリ。
- 複数のワード線を備えるブロックを有し、前記複数のワード線に複数のメモリセルが接続されるメモリセルアレイと、前記複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラと、前記データ消去が完了したか否かを検証するベリファイ回路とを具備し、
前記コントローラは、前記ブロック消去を実行した後に、消去状態の閾値分布の下限を示す消去ベリファイ電位を用いて前記ベリファイ回路による検証を行う第1手段と、前記ベリファイ回路による検証により、前記消去ベリファイ電位よりも低い閾値電圧を有するメモリセル数がn(nは予め定められた自然数)個以下と判断されたときに続けて前記ブロック消去を実行する第2手段と、前記ベリファイ回路による検証により、前記消去ベリファイ電位よりも低い閾値電圧を有するメモリセル数がn個を超えると判断されたときに続けて前記ページ消去を実行する第3手段と
を備える不揮発性半導体メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010210003A JP2012064290A (ja) | 2010-09-17 | 2010-09-17 | 不揮発性半導体メモリ |
US13/049,009 US20120072645A1 (en) | 2010-09-17 | 2011-03-16 | Nonvolatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010210003A JP2012064290A (ja) | 2010-09-17 | 2010-09-17 | 不揮発性半導体メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012064290A true JP2012064290A (ja) | 2012-03-29 |
Family
ID=45818760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010210003A Withdrawn JP2012064290A (ja) | 2010-09-17 | 2010-09-17 | 不揮発性半導体メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120072645A1 (ja) |
JP (1) | JP2012064290A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5624510B2 (ja) | 2011-04-08 | 2014-11-12 | 株式会社東芝 | 記憶装置、記憶システム及び認証方法 |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4315767B2 (ja) * | 2003-09-04 | 2009-08-19 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7804718B2 (en) * | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
US8120966B2 (en) * | 2009-02-05 | 2012-02-21 | Aplus Flash Technology, Inc. | Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory |
-
2010
- 2010-09-17 JP JP2010210003A patent/JP2012064290A/ja not_active Withdrawn
-
2011
- 2011-03-16 US US13/049,009 patent/US20120072645A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120072645A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP5259481B2 (ja) | 不揮発性半導体記憶装置 | |
US8976597B2 (en) | Electrically rewriteable nonvolatile semiconductor memory device | |
US9070474B2 (en) | Nonvolatile semiconductor memory device | |
JP5330425B2 (ja) | 不揮発性半導体メモリ | |
US20100110796A1 (en) | Method of performing erase operation in non-volatile memory device | |
US8565020B2 (en) | Semiconductor memory device | |
US8873298B2 (en) | Nonvolatile semiconductor storage device | |
US20130159610A1 (en) | Non-volatile semiconductor memory device related method of operation | |
US20120224430A1 (en) | Reading memory cell history during program operation for adaptive programming | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
US20100046300A1 (en) | Reduction of quick charge loss effect in a memory device | |
JP2010211883A (ja) | 不揮発性半導体記憶装置 | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
KR100908562B1 (ko) | 불휘발성 메모리 소자의 소거 방법 | |
JP2012027979A (ja) | 半導体メモリ | |
JP2010218637A (ja) | 半導体記憶装置およびその制御方法 | |
KR101668340B1 (ko) | Nand형 플래시 메모리 및 그의 프로그래밍 방법 | |
JP2006164408A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法。 | |
JP2012064290A (ja) | 不揮発性半導体メモリ | |
US20150070989A1 (en) | Nonvolatile semiconductor memory device | |
JP2012155806A (ja) | 不揮発性半導体記憶装置 | |
WO2006059374A1 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131203 |