KR101081874B1 - 불휘발성 메모리 소자의 전압 제공 방법 - Google Patents

불휘발성 메모리 소자의 전압 제공 방법 Download PDF

Info

Publication number
KR101081874B1
KR101081874B1 KR1020090050446A KR20090050446A KR101081874B1 KR 101081874 B1 KR101081874 B1 KR 101081874B1 KR 1020090050446 A KR1020090050446 A KR 1020090050446A KR 20090050446 A KR20090050446 A KR 20090050446A KR 101081874 B1 KR101081874 B1 KR 101081874B1
Authority
KR
South Korea
Prior art keywords
voltage
memory device
operating
discharge
nonvolatile memory
Prior art date
Application number
KR1020090050446A
Other languages
English (en)
Other versions
KR20100131717A (ko
Inventor
강태규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090050446A priority Critical patent/KR101081874B1/ko
Publication of KR20100131717A publication Critical patent/KR20100131717A/ko
Application granted granted Critical
Publication of KR101081874B1 publication Critical patent/KR101081874B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 다수의 플레인을 포함하는 불휘발성 메모리 소자가 제공되는 단계, 멀티 플레인 동작시, 펌핑된 전압의 출력을 제어하여 각 플레인에 인가하기 위한 동작 전압을 생성하되, 설정된 전압 레벨까지 스텝 전압단위를 변경하면서 단계적으로 상승시켜 동작 전압을 생성하는 단계, 및 생성된 동작 전압을 각 플레인에 제공하는 단계를 포함하는 불휘발성 메모리 소자의 전압 제공 방법을 제공한다.
프로그램 전압, 스텝전압, 멀티 플레인

Description

불휘발성 메모리 소자의 전압 제공 방법{Method of volgate offering a non volatile memory device}
본 발명은 프로그램 동작에서의 워드라인 전압 인가에 관한 불휘발성 메모리 소자의 전압 제공 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(Power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터(data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀의 고집적화 기술이 개발되고 있다. 불휘발성 메모리 소자는 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 포함한다.
불휘발성 메모리 소자의 스트링은 비트라인과 소오스 라인 사이에 복수개의 메모리 셀들이 직렬로 연결되는 구조이다. 이러한 스트링 구조로 인해서 비트라인과 소오스 라인의 컨텍트(Contact) 개수가 줄어들면서 메모리 셀의 크기를 작게하여 고용량의 메모리를 구현할 수 있다. 그러나 메모리 셀의 크기가 작아지면서 메 모리 셀의 전류(Cell Current)가 매우 작기 때문에 액세스(Access) 속도가 느린 단점이 있다.
불휘발성 메모리 소자는 액세스 속도가 느린 점을 보완하기 위해서 복수개의 플레인(Plane)을 구비하고, 동시에 두개 이상의 플레인을 선택해서 동시에 프로그램이나 데이터 독출을 수행하여 두 개의 플레인의 페이지를 하나의 페이지처럼 사용함으로써 느린 속도를 보완하고 데이터의 용량을 늘릴 수 있다.
현재 불휘발성 메모리 소자는 두 개의 플레인을 중심으로 구성된다. 4 플레인이나 8플레인 등으로 구성되는 경우도 있으나, 전원(Power)이나 전류(Current)의 문제로 실제 동작은 두 개의 플레인 중심으로 이루어진다.
두 개 이상의 플레인으로 구성되는 멀티 플레인 구조에서 멀티 플레인 프로그램 동작을 하면 동시에 선택되는 다수의 플레인에 프로그램을 하기 때문에 전력 소모 및 피크 전류(Peak Current)의 문제가 발생할 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 플레인 동작에서의 전력과 전류에 부담을 주지 않으면서 동작할 수 있도록 프로그램 전압과 패스전압을 제공하는 불휘발성 메모리 소자의 전압 제공 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 전압 제공 방법은,
다수의 플레인을 포함하는 불휘발성 메모리 소자가 제공되는 단계, 멀티 플레인 동작시, 펌핑된 전압의 출력을 제어하여 각 플레인에 인가하기 위한 동작 전압을 생성하되, 설정된 전압 레벨까지 스텝 전압단위를 변경하면서 단계적으로 상승시켜 상기 동작 전압을 생성하는 단계, 및 생성된 상기 동작 전압을 상기 각 플레인에 제공하는 단계를 포함한다.
상기 동작 전압들을 설정된 전압 레벨까지 단계적으로 상승시켜 생성하는 단계에서, 상기 펌핑된 전압을 제 1 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 1 스텝 전압단위로 상승시키는 것을 특징으로 한다.
상기 동작 전압들을 설정된 전압 레벨까지 단계적으로 상승시켜 생성하는 단계는, 상기 설정된 전압 레벨 중 제 1 전압 레벨까지는 상기 펌핑된 전압을 제 1 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 1 스텝 전압 단위로 상승시키는 단계; 및 상기 제 1 전압 레벨에서 상기 설정된 전압레벨까지는 상기 펌핑된 전압을 제 2 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 2 스텝 전압 단위로 상승시키는 단계를 포함하는 것을 특징으로 한다.
상기 동작 전압을 상기 각 플레인에 인가한 후에, 상기 인가된 동작 전압을 디스차지 하는 단계를 포함하고, 상기 디스차지를 하는데 있어서, 두개 이상의 단계로 나누어 디스차지를 수행하는 것을 특징으로 한다.
상기 제 1 및 제 2 스텝 전압은 상기 펌핑된 전압을 출력하기 위한 클럭신호의 주기를 변경하여 제어하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 전압 제공 방법은,
워드라인들과 비트라인들에 연결되는 메모리 셀을 포함하는 불휘발성 메모리 소자가 제공되는 단계; 상기 불휘발성 메모리 소자의 동작 제어를 위한 명령이 입력되고, 각각의 동작 명령에 따른 동작 전압을 인가하여 상기 동작 명령을 수행하는 단계; 및 디스차지 제어 신호에 따라 디스차지 패스의 활성화와 비활성화를 반복하여 상기 동작 전압을 디스차지하는 단계를 포함하는 것을 특징으로 한다.
상기 디스차지 단계에서, 상기 동작 전압을 제 1 전압 레벨까지 디스차지하는 단계; 상기 디스차지 패스를 비활성화시킨 후에 상기 제 1 전압의 전압을 제 2 전압 레벨까지 디스차지하는 단계; 및 상기 디스차지 패스를 비활성화시킨 후에 상기 제 2 전압 레벨을 더 낮은 전압 레벨까지 단계별로 디스차지하여 접지전압 레벨로 디스차지하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 전압 제공 방법은 멀티 플레인으로 동작을 하는 동안 안정적으로 프로그램 전압과 패스전압을 제공하여 전원 문제를 해결하여 두 개 이상의 여러 개의 플레인이 안정되게 동작할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
불휘발성 메모리 소자는 메모리 셀 어레이의 구조에 따라 싱글 플레인(Single Plane) 타입과 멀티 플레인(Multi Plane) 타입으로 분류될 수 있다. 싱글 플레인 타입의 메모리 소자는 복수개의 메모리 셀 블록들로 구성되는 하나의 플레인만을 포함하고, 멀티 플레인 타입의 메모리 소자는 각각 복수의 메모리 셀 블록들로 구성되는 복수의 플레인들이 포함된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(100)는 두개 이상의 플레인(110), 복수개의 페이지 버퍼부(120), 복수개의 Y 디코더(130), 전압 제공부(140) 및 제어부(150)를 포함한다.
두개 이상의 플레인(110) 각각은 메모리 셀 어레이(111)와 X 디코더(112)를 포함한다.
메모리 셀 어레이(111)는 메모리 블록들을 포함한다. 그리고 메모리 블록들은 각각 데이터 저장을 위한 메모리 셀들이 워드라인들과 비트라인들로 연결되어 구성된다. X 디코더(112)는 메모리 블록들중 하나를 선택하여 인에이블 시키고, 동작전압을 제공하는 라인과 연결한다.
페이지 버퍼부(120)는 다수의 페이지 버퍼(PB)들을 포함한다. 페이지 버퍼(PB)는 선택된 비트라인에 연결되는 메모리 셀에 저장할 데이터를 래치한다. 또 한 페이지 버퍼(PB)는 메모리 셀로부터 독출된 데이터를 저장한다.
X 디코더(130)는 프로그램, 프로그램 검증, 데이터 독출 또는 소거 동작시 워드라인들, 드레인 선택 라인 및 소오스 선택 라인을 선택하기 위해 사용된다.
전압 제공부(140)는 프로그램 전압, 패스전압, 독출전압, 및 소거전압 등의 동작전압을 생성하여 제공한다. 제어부(150)는 프로그램, 독출 및 소거 동작을 제어한다.
여러 개의 플레인(110)에 대해서 동작전압을 생성하는 전압 생성부(140)는 하나로 구성된다. 따라서 멀티 플레인 동작에 따라서 동시에 두개 이상의 플레인이 선택되는 경우, 전압 생성부(140)가 제공하는 전압이 안정적으로 공급되지 못할 수 있다.
따라서 제어부(150)는 전압 생성부(140)를 제어하여 동작전압을 설정된 전압 단위로 상승시켜서 피크 커런트를 최소로 줄이고 다수의 플레인에 걸리는 전압 로드(road)를 줄인다. 또한 전압을 제공하는 단계별로 클럭주기가 변경되게 제어한다.
도 2a 내지 도 2c는 프로그램 동작에서 인가되는 전압 레벨들을 나타낸다.
특히, 도 2a는 패스전압의 전압 레벨을 나타내고, 도 2b는 프로그램 전압을 나타내며, 도 2c는 프로그램 완료후의 디스차지되는 패스전압과 프로그램 전압 레벨을 나타낸다.
도 2a를 참조하면, 프로그램을 수행할 때 먼저 모든 워드라인들에 패스전압(Vpass)을 인가한다. 패스 전압(Vpass)은 서서히 상승되어 원하는 전압 레벨까지 상승된다.
그리고 도 2b에 나타난 바와 같이 프로그램을 위해서 선택되는 워드라인은 패스전압(Vpass)을 인가하고 일정시간 이후에 프로그램 전압(Vpgm)이 인가되고 프로그램이 진행된다.
그리고 프로그램 동작 이후에 프로그램 전압(Vpgm)과 패스전압(Vpass)이 디스차지되는 것이 도 2c이다.
상기 도 2a 내지 도 2c에 나타난 바와 같이 전압 제공부(140)가 제공하는 전압은 원하는 전압 레벨까지 서서히 상승되고, 서서히 디스차지된다.
이러한 전압들에 의해서 프로그램을 할 때, 둘 이상의 플레인이 동시에 동작하는 멀티 플레인 동작에서는 전압소모가 되고 피크전류가 상승될 수 있다.
도 3은 본 발명의 실시 예에 따른 전압 생성부를 나타낸다.
도 3을 참조하면, 도 1의 전압 제공부(110)는 레귤레이터(310), 클럭 제어부(320), 펌프부(330), 스위치부(340) 및 디스차지부(350)를 포함한다. 펌프부(330)는 제 1 내지 제 N 펌프(331)들을 포함하고, 스위치부(340)는 제 1 내지 제 N 펌프부(331)에서 출력되는 전압에 대해서 각각에 연결되는 제 1 내지 제 N 고전압 스위치(341)를 포함한다. 제 1 내지 제 N 펌프(331)와 제 1 내지 제 N 고전압 스위치(341)는 각각 동일한 회로 구조를 나타내므로 하나의 도면 부호만을 부여하였다.
제 1 내지 제 N 펌프(331)에 의해서 동작 전압이 생성되어 출력되면, 제 1 내지 제 N 고전압 스위치(341)들이 각각 클럭신호(CLK)에 의해서 턴온 된다. 제 1 내지 제 N 고전압 스위치(341)의 턴 온과 턴 오프동작에 의해서 출력노드(out)로 출력되는 전압 레벨이 제어된다.
이를 위해서 제 1 내지 제 N 고전압 스위치(341)는 레귤레이터(310)가 일정하게 레귤레이팅하여 제공하는 전원전압(VDD)에 의해서 동작하고, 클럭 제어부(320)에서 제공되는 클럭신호들(CLKs)에 의해서 턴온 또는 턴 오프 된다.
상기 클럭제어부(320)가 출력하는 클럭신호들(CLKs)은 여러 개의 주기와 위상을 갖는 클럭신호들로써 제 1 내지 제 N 고전압 스위치(341)에 각각 입력되는 클럭신호(CLK)의 주기와 위상이 다르다.
디스차지부(350)는 동작 전압에 의해서 프로그램이나 독출 동작 또는 소거동작이 완료된 이후에 전압을 디스차지시키기 위해 동작한다. 디스차지부(350)는 이를 위하여 제 1 NMOS 트랜지스터(N1)를 포함한다.
제 1 NMOS 트랜지스터(N1)는 출력노드(out)와 접지노드(GND)의 사이에 연결되고, 디스차지 제어신호(DISCHARGE)에 의해 동작한다.
상기의 펌프부(330)와 스위치부(340) 및 디스차지부(350)는 동작전압의 종류에 따라 각각 구비된다. 예를 들어 프로그램 동작을 수행할 때는 선택된 워드라인에 입력되는 전압과, 비선택 워드라인에 입력되는 전압이 필요하다. 따라서 선택 워드라인과 비선택 워드라인에 연결되는 펌프부(330)와 스위치부(340) 및 디스차지부(350)가 각각 구비된다.
한편, 상기 레귤레이터(310), 클럭 제어부(320)의 동작을 제어하는 제어신호들은 제어부(150)로부터 제공된다. 그리고 디스차지 제어신호(DISCHARGE)도 제어 부(150)에서 제공된다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 프로그램시의 워드라인 전압 인가를 설명하기 위한 도면이다.
도 4a를 참조하면, 프로그램을 수행할 때 모든 워드라인에 먼저 제 1 패스전압(Vpass1)으로 전압을 인가하고, 다시 제 2 패스전압(Vpass2)까지 전압을 상승시킨다. 이때 각각의 패스전압은 클럭신호(CLK)의 주기에 따라 일정한 제 1 스텝전압(Vst1) 단위로 상승된다.
그리고 모든 워드라인에 제 2 패스전압(Vpass2)이 인가되면, 프로그램을 위해 선택되는 워드라인에는 프로그램 전압(Vpgm)을 인가한다.
도 4b를 참조하면, 선택된 워드라인에는 인가되는 전압이 제 2 패스전압(Vpass)까지 인가된 이후에는 제 1 프로그램 전압(Vpgm)까지 설정된 제 2 스텝전압(Vst2)으로 전압을 상승시켜 인가한다. 그리고 제 1 프로그램 전압(Vpgm1)에 도달하면 제 2 프로그램 전압(Vpgm2)까지 제 2 스텝전압(Vst2) 단위로 전압을 상승시켜 인가한다.
본 발명은 상기 도 4a 및 도 4b에 나타난 바와 같이 패스전압과 프로그램 전압을 두개 이상의 단계로 구분하고, 각각의 단계까지 일정한 전압레벨 단위로 상승시켜 인가한다. 또한 패스전압과 프로그램 전압을 단계로 구분하지 않아도, 각각의 스텝 전압 레벨을 변경하여 전압을 인가하는 것도 가능하다.
즉, 패스전압(Vpass)은 제 1 및 제 2 패스전압(Vpass1, Vpass2)으로 나누고, 제 1 스텝전압(Vst1) 단위로 전압을 상승시켜서 제 1 패스전압(Vpass1)을 거쳐 최 종적으로 제 2 패스전압(Vpass2)이 되도록 전압을 인가한다. 또 다른 실시 예로서 패스전압(Vpass)을 제 1 내지 제 3 패스전압 으로 나누어 전압을 인가할 수도 있다.
그리고 프로그램 전압(Vpgm)은 제 1 및 제 2 프로그램 전압(Vpgm1, Vpgm2)으로 나누고, 제 2 스텝전압(Vst2) 단위로 전압을 상승시켜 제 1 프로그램 전압(Vpgm1)을 거쳐 최종적으로 제 2 프로그램 전압(Vpgm2)이 되도록 전압을 인가한다. 또 다른 실시 예로서 프로그램 전압(Vpgm)을 제 1 내지 제 3 프로그램 전압(Vpgm1 내지 Vpgm3)으로 나누어 전압이 상승되게 할 수 있다.
패스전압(Vpass) 및 프로그램 전압(Vpgm)을 인가할 때 각각의 제 1 및 제 2 스텝 전압(Vst1, Vst2)의 크기는 클럭신호(CLK)의 주기를 조절함으로써 제어할 수 있다. 클럭신호(CLK)의 주기가 빠르면 스텝전압이 낮고, 클럭신호(CLK)의 크기가 느려질수록 스텝전압이 높다.
본 발명의 실시 예에 따른 도 4a 및 도 4b에서 패스전압(Vpass)을 인가할 때의 제 1 스텝 전압(Vst1)보다 프로그램 전압(Vpgm)을 인가할 때의 제 2 스텝전압(Vst2)이 더 크다. 패스전압(Vpass)보다 프로그램 전압(Vpgm)을 인가할 때가 더 높은 전압을 더 빠른 시간 내에 상승시켜야 하기 때문이다.
그리고 도 4c와 같이 프로그램 동작이 완료된 이후에는 선택된 워드라인에 인가된 제 2 프로그램 전압(Vpgm2)부터 서서히 프리차지를 시켜서 제 1 프로그램 전압(Vpgm1)을 거쳐 제 2 패스전압(Vpass2)까지 디스차지를 시키고, 이후에 모든 워드라인에 대해서 제 2 패스전압(Vpass2)에서 0V 까지 서서히 디스차지를 시킨다.
제어부(150)는 디스차지 제어신호(DISCHARGE)를 일정간격으로 하이 레벨로 인가했다가, 로우 레벨로 변경시키고 다시 하이 레벨로 인가하는 방법으로 제공함으로써 디스차지를 천천히 단계별로 할 수 있게 제어할 수 있다.
상기의 본 발명의 실시 예와 같이 프로그램 전압과 패스전압을 인가하고, 디스차지시키면 빠르게 전압 레벨을 높이거나 낮출 때보다 피크전류가 감소하여 불휘발성 메모리 소자(100)에 오동작을 막으면서 안정된 동작을 하게 한다.
또한 스텝전압으로 프로그램 전압과 패스전압을 인가함으로써 전압 인가시간이 늘어날 수 있으나, 이러한 방식으로 두개 이상의 멀티 플레인 동작을 안정적으로 할 수 있으므로 전체 프로그램 속도에 영향을 미치지는 않는다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자이다.
도 2a 내지 도 2c는 프로그램 동작에서 인가되는 전압 레벨들을 나타낸다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 프로그램시의 워드라인 전압 인가를 설명하기 위한 도면이다.
*도면의 주요 부분의 간단한 설명*
100 : 불휘발성 메모리 소자 110 : 플레인
120 : 페이지 버퍼부 130 : Y 디코더
140 : 전압 제공부 150 : 제어부

Claims (7)

  1. 다수의 플레인을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    멀티 플레인 동작시, 펌핑된 전압의 출력을 제어하여 각 플레인에 인가하기 위한 동작 전압을 생성하되, 설정된 전압 레벨까지 스텝 전압단위를 변경하면서 단계적으로 상승시켜 상기 동작 전압을 생성하는 단계; 및
    생성된 상기 동작 전압을 상기 각 플레인에 제공하는 단계
    를 포함하는 불휘발성 메모리 소자의 전압 제공 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 동작 전압들을 설정된 전압 레벨까지 단계적으로 상승시켜 생성하는 단계에서, 상기 펌핑된 전압을 제 1 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 1 스텝 전압단위로 상승시키는 것을 특징으로 하는 불휘발성 메모리 소자의 전압 제공 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 동작 전압들을 설정된 전압 레벨까지 단계적으로 상승시켜 생성하는 단계는,
    상기 설정된 전압 레벨 중 제 1 전압 레벨까지는 상기 펌핑된 전압을 제 1 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 1 스텝 전압 단위로 상승시키는 단계; 및
    상기 제 1 전압 레벨에서 상기 설정된 전압레벨까지는 상기 펌핑된 전압을 제 2 시간 동안 출력하여 상기 각 플레인에 인가하기 위한 동작 전압을 제 2 스텝 전압 단위로 상승시키는 단계를 포함하는 불휘발성 메모리 소자의 전압 제공 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 동작 전압을 상기 각 플레인에 인가한 후에,
    상기 인가된 동작 전압을 디스차지 하는 단계를 포함하고, 상기 디스차지를 하는데 있어서, 두개 이상의 단계로 나누어 디스차지를 수행하는 것을 특징으로 하는 불휘발성 메모리 소자의 전압 제공 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 3항에 있어서,
    상기 제 1 및 제 2 스텝 전압은 상기 펌핑된 전압을 출력하기 위한 클럭신호의 주기를 변경하여 제어하는 것을 특징으로 하는 불휘발성 메모리 소자의 전압 제공 방법.
  6. 워드라인들과 비트라인들에 연결되는 메모리 셀을 포함하는 불휘발성 메모리 소자가 제공되는 단계;
    상기 불휘발성 메모리 소자의 동작 제어를 위한 명령이 입력되고, 각각의 동작 명령에 따른 동작 전압을 인가하여 상기 동작 명령을 수행하는 단계; 및
    디스차지 제어 신호에 따라 디스차지 패스의 활성화와 비활성화를 반복하여 상기 동작 전압을 디스차지하는 단계를 포함하는 불휘발성 메모리 소자의 전압 제공 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 6항에 있어서,
    상기 디스차지 단계에서,
    상기 동작 전압을 제 1 전압 레벨까지 디스차지하는 단계;
    상기 디스차지 패스를 비활성화시킨 후에 상기 제 1 전압을 제 2 전압 레벨까지 디스차지하는 단계; 및
    상기 디스차지 패스를 비활성화시킨 후에 상기 제 2 전압 레벨을 더 낮은 전압 레벨까지 단계별로 디스차지하여 접지전압 레벨로 디스차지하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 전압 제공 방법.
KR1020090050446A 2009-06-08 2009-06-08 불휘발성 메모리 소자의 전압 제공 방법 KR101081874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090050446A KR101081874B1 (ko) 2009-06-08 2009-06-08 불휘발성 메모리 소자의 전압 제공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090050446A KR101081874B1 (ko) 2009-06-08 2009-06-08 불휘발성 메모리 소자의 전압 제공 방법

Publications (2)

Publication Number Publication Date
KR20100131717A KR20100131717A (ko) 2010-12-16
KR101081874B1 true KR101081874B1 (ko) 2011-11-09

Family

ID=43507625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050446A KR101081874B1 (ko) 2009-06-08 2009-06-08 불휘발성 메모리 소자의 전압 제공 방법

Country Status (1)

Country Link
KR (1) KR101081874B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595291B1 (ko) 2016-09-23 2023-10-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275490A (ja) * 1997-03-28 1998-10-13 Asahi Kasei Micro Syst Kk 放電回路
KR100265609B1 (ko) * 1997-12-31 2000-10-02 김영환 주기변환형 고전압 발생장치
US20080084752A1 (en) * 2006-10-10 2008-04-10 Yan Li Systems utilizing variable program voltage increment values in non-volatile memory program operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275490A (ja) * 1997-03-28 1998-10-13 Asahi Kasei Micro Syst Kk 放電回路
KR100265609B1 (ko) * 1997-12-31 2000-10-02 김영환 주기변환형 고전압 발생장치
US20080084752A1 (en) * 2006-10-10 2008-04-10 Yan Li Systems utilizing variable program voltage increment values in non-volatile memory program operations

Also Published As

Publication number Publication date
KR20100131717A (ko) 2010-12-16

Similar Documents

Publication Publication Date Title
JP4565283B2 (ja) 電圧調整系
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US8363466B2 (en) Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
JP2011008857A (ja) 不揮発性半導体記憶装置およびその書き込み方法
US7317637B2 (en) Programming method of multilevel memories and corresponding circuit
US20080031078A1 (en) High voltage generator and related flash memory device
JP2011014205A (ja) 不揮発性半導体記憶装置
KR20130091909A (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US11705163B1 (en) Nonvolatile memory devices, systems and methods with switching charge pump architectures
JP2006252641A (ja) 半導体記憶装置および半導体記憶装置の駆動方法
KR20090079657A (ko) 안정적인 워드라인 전압을 발생할 수 있는 플래시 메모리장치
US7952935B2 (en) Nonvolatile memory device and program or verification method using the same
US10796767B2 (en) Memory device and operating method thereof
US7755945B2 (en) Page buffer and method of programming and reading a memory
US9019765B2 (en) Semiconductor device, data programming device, and method for improving the recovery of bit lines of unselected memory cells for programming operation
KR20130045730A (ko) 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법
JP6501325B1 (ja) 半導体記憶装置
KR101081874B1 (ko) 불휘발성 메모리 소자의 전압 제공 방법
JP2011108349A (ja) 半導体記憶装置
KR20160107566A (ko) 저항변화 메모리 장치 및 그 동작 방법
KR20090000407A (ko) 전압 제공 장치 및 이를 구비한 플래시 메모리 소자
US7710806B2 (en) Memory device and method for improving speed at which data is read from non-volatile memory
CN115527589A (zh) 供压电路、存储器和存储器的操作方法
KR20090123511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20090124103A (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee