KR102294352B1 - 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 - Google Patents

불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 Download PDF

Info

Publication number
KR102294352B1
KR102294352B1 KR1020150055426A KR20150055426A KR102294352B1 KR 102294352 B1 KR102294352 B1 KR 102294352B1 KR 1020150055426 A KR1020150055426 A KR 1020150055426A KR 20150055426 A KR20150055426 A KR 20150055426A KR 102294352 B1 KR102294352 B1 KR 102294352B1
Authority
KR
South Korea
Prior art keywords
voltage
word line
selected word
program
memory device
Prior art date
Application number
KR1020150055426A
Other languages
English (en)
Other versions
KR20160124575A (ko
Inventor
추교수
김창범
권덕민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150055426A priority Critical patent/KR102294352B1/ko
Priority to US14/995,246 priority patent/US9576669B2/en
Publication of KR20160124575A publication Critical patent/KR20160124575A/ko
Application granted granted Critical
Publication of KR102294352B1 publication Critical patent/KR102294352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Abstract

불휘발성 메모리 장치의 프로그램 방법에서, 프로그램 명령에 응답하여 선택 워드 라인에 연결되는 선택 메모리 셀에 대해 프로그램 동작을 수행하고, 선택 워드 라인에 음의 바이어스 전압을 인가하고, 선택 워드 라인에 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 검증 패스 전압을 인가하고, 선택 워드 라인에 음의 바이어스 전압보다 높고 음의 전압을 갖는 제1 프로그램 검증 전압을 인가한다.

Description

불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 {NONVOLATILE MEMORY DEVICE AND PROGRAMMING METHOD AND READING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 불휘발성 메모리 장치의 프로그램 방법 및 독출 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Nonvolatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
불휘발성 반도체 메모리 장치로는 마스크 롬(Mask read-only memory, MROM), 프로그램 가능한 롬(Programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(Erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically erasable programmable read-only memory, EEPROM) 등이 있다.
불휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 전자 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다.
최근 들어 메모리 장치에 대한 고집적 요구가 증가함에 따라, 하나의 메모리 셀에 멀티 비트를 저장하는 멀티-비트 플래시 메모리 장치가 보편화되고 있다.
그러나 전자 기기의 동작 속도가 증가함에 따라 메모리 장치의 동작 속도 역시 증가될 것이 요구되나, 일반적인 플래시 메모리 장치는 읽고 쓰는 속도가 낮다는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 동작 속도를 증가시킬 수 있는 불휘발성 메모리 장치의 프로그램 방법을 제공하는 것이다.
본 발명의 다른 목적은 동작 속도를 증가시킬 수 있는 불휘발성 메모리 장치의 독출 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 프로그램 방법 및 상기 독출 방법을 구현하는 불휘발성 메모리 장치를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법에서, 프로그램 명령에 응답하여 선택 워드 라인에 연결되는 선택 메모리 셀에 대해 프로그램 동작을 수행하고, 상기 선택 워드 라인에 음의 바이어스 전압을 인가하고, 상기 선택 워드 라인에 상기 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 검증 패스 전압을 인가하고, 상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 프로그램 검증 전압을 인가한다.
일 실시예에 있어서, 상기 비선택 워드 라인에 상기 검증 패스 전압이 인가됨과 동시에, 상기 선택 워드 라인에 상기 제1 프로그램 검증 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 비선택 워드 라인에 상기 검증 패스 전압이 인가된 시점으로부터 지연 시간 이후, 상기 선택 워드 라인에 상기 제1 프로그램 검증 전압이 인가될 수 있다.
상기 지연 시간은 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 가변될 수 있다.
일 실시예에 있어서, 상기 음의 바이어스 전압의 크기는 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 결정될 수 있다.
일 실시예에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은 상기 선택 워드 라인에 상기 제1 프로그램 검증 전압이 인가된 이후, 상기 선택 워드 라인에 양의 전압을 갖는 제2 프로그램 검증 전압을 인가하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 음의 바이어스 전압 및 상기 제1 프로그램 검증 전압은 선택 워드 라인 전압 생성부를 통해 생성되고, 상기 검증 패스 전압은 비선택 워드 라인 전압 생성부를 통해 생성될 수 있다.
일 실시예에 있어서, 상기 불휘발성 메모리 장치는 삼차원(three dimensional) 메모리 셀 어레이를 포함할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법에서, 독출 명령에 응답하여 선택 워드 라인에 음의 바이어스 전압을 인가하고, 상기 선택 워드 라인에 상기 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 독출 패스 전압을 인가하고, 상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 독출 전압을 인가한다.
일 실시예에 있어서, 상기 비선택 워드 라인에 상기 독출 패스 전압이 인가됨과 동시에, 상기 선택 워드 라인에 상기 제1 독출 전압이 인가될 수 있다.
일 실시예에 있어서, 상기 비선택 워드 라인에 상기 독출 패스 전압이 인가된 시점으로부터 지연 시간 이후, 상기 선택 워드 라인에 상기 제1 독출 전압이 인가될 수 있다.
상기 지연 시간은 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 가변될 수 있다.
일 실시예에 있어서, 상기 음의 바이어스 전압의 크기는 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 결정될 수 있다.
일 실시예에 있어서, 상기 불휘발성 메모리 장치의 독출 방법은 상기 선택 워드 라인에 상기 제1 독출 전압이 인가된 이후, 상기 선택 워드 라인에 양의 전압을 갖는 제2 독출 전압을 인가하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 음의 바이어스 전압 및 상기 제1 독출 전압은 선택 워드 라인 전압 생성부를 통해 생성되고, 상기 독출 패스 전압은 비선택 워드 라인 전압 생성부를 통해 생성될 수 있다.
일 실시예에 있어서, 상기 불휘발성 메모리 장치는 삼차원(three dimensional) 메모리 셀 어레이를 포함할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치는 메모리 셀 어레이, 선택 워드 라인 전압 생성기, 비선택 워드 라인 전압 생성기 및 제어 회로를 포함한다. 상기 메모리 셀 어레이는 복수의 워드 라인들 및 복수의 비트 라인들에 연결되는 복수의 메모리 셀들을 포함한다. 상기 선택 워드 라인 전압 생성기는 선택 워드 라인에 연결된다. 상기 비선택 워드 라인 전압 생성기는 비선택 워드 라인에 연결된다. 상기 제어 회로는 상기 선택 워드 라인 전압 생성기 및 상기 비선택 워드 라인 전압 생성기의 동작을 제어한다. 상기 선택 워드 라인 전압 생성기가 상기 선택 워드 라인에 음의 바이어스 전압을 제공한 이후, 상기 비선택 워드 라인 전압 생성기는 상기 비선택 워드 라인에 패스 전압을 제공하고, 상기 비선택 워드 라인 전압 생성기가 상기 비선택 워드 라인에 상기 패스 전압을 제공한 시각보다 느리거나 같은 시각에 상기 선택 워드 라인 전압 생성기는 상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 전압을 제공한다.
일 실시예에 있어서, 상기 선택 워드 라인 전압 생성기는 상기 선택 워드 라인에 상기 제1 전압을 제공한 이후, 상기 선택 워드 라인에 양의 전압을 갖는 제2 전압을 제공할 수 있다.
일 실시예에 있어서, 상기 선택 워드 라인 전압 생성기는, 상기 제어 회로의 제어 하에 상기 음의 바이어스 전압 및 상기 제1 전압 중의 하나를 생성하여 음의 구동 전압으로서 출력하는 음전압 펌프, 상기 제어 회로의 제어 하에 제1 전압 제어 신호 및 제2 전압 제어 신호를 생성하는 전압 제어 회로, 양의 구동 전압에 연결되는 소스, 제1 노드에 연결되는 드레인 및 상기 제1 전압 제어 신호를 수신하는 게이트를 포함하는 PMOS 트랜지스터, 및 상기 음의 구동 전압에 연결되는 소스, 상기 제1 노드에 연결되는 드레인 및 상기 제2 전압 제어 신호를 수신하는 게이트를 포함하는 NMOS 트랜지스터를 포함하고, 상기 제1 노드는 상기 선택 워드 라인에 연결될 수 있다.
일 실시예에 있어서, 상기 메모리 셀 어레이는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다.
본 발명의 실시예들에 따른 불휘발성 메모리 장치의 프로그램 방법 및 독출 방법에 따르면, 선택 워드 라인의 전압이 음의 전압으로 안정화되기까지 소요되는 셋업 시간이 효과적으로 감소하므로, 프로그램 동작 및 독출 동작의 속도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 2 및 3은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 예들을 나타내는 회로도들이다.
도 4는 도 1의 불휘발성 메모리 장치에 포함되는 선택 워드 라인 전압 생성기의 일 예를 나타내는 회로도이다.
도 5는 도 1의 불휘발성 메모리 장치에 포함되는 비선택 워드 라인 전압 생성기의 일 예를 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 나타내는 순서도이다.
도 7은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀들의 문턱 전압 산포의 일 예를 나타내는 도면이다.
도 8은 도 6에 도시된 불휘발성 메모리 장치의 프로그램 방법의 일 예를 설명하기 위한 도면이다.
도 9는 도 6에 도시된 불휘발성 메모리 장치의 프로그램 방법의 다른 예를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 나타내는 순서도이다.
도 11은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀들의 문턱 전압 산포의 일 예를 나타내는 도면이다.
도 12는 도 10에 도시된 불휘발성 메모리 장치의 독출 방법의 일 예를 설명하기 위한 도면이다.
도 13은 도 10에 도시된 불휘발성 메모리 장치의 독출 방법의 다른 예를 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 15는 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 솔리드 스테이트 드라이브 시스템을 나타내는 블록도이다.
도 17은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 불휘발성 메모리 장치(10)는 메모리 셀 어레이(100), 어드레스 디코더(200), 페이지 버퍼 회로(300), 데이터 입출력 회로(400), 전압 생성기(500) 및 제어 회로(600)를 포함한다.
메모리 셀 어레이(100)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(200)와 연결될 수 있다. 또한, 메모리 셀 어레이(100)는 복수의 비트 라인들(BLs)을 통해 페이지 버퍼 회로(300)와 연결될 수 있다.
메모리 셀 어레이(100)는 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(100)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(100)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 수직 메모리 셀 스트링들을 포함할 수 있다. 삼차원 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
다른 실시예에 있어서, 메모리 셀 어레이(100)는 기판 상에 이차원 구조(또는 수평 구조)로 형성되는 이차원(two dimensional) 메모리 셀 어레이일 수 있다.
도 2 및 3은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀 어레이의 예들을 나타내는 회로도들이다.
도 2에 도시된 메모리 셀 어레이(100a)는 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 셀 어레이를 나타낸다. 예를 들어, 메모리 셀 어레이(100a)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 2를 참조하면, 메모리 셀 어레이(100a)는 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 셀 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 셀 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
도 2에는 복수의 메모리 셀 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 워드 라인(WL1, WL2, ..., WL8)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다.
도 2에는 메모리 셀 어레이(100a)가 여덟 개의 워드 라인들(WL1, WL2, ..., WL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다.
도 3에 도시된 메모리 셀 어레이(b00b)는 기판에 이차원 구조로 형성되는 이차원 메모리 셀 어레이를 나타낸다. 예를 들어, 메모리 셀 어레이(100b)에 포함되는 복수의 메모리 셀 스트링들은 상기 기판과 수평한 방향으로 형성될 수 있다.
도 3을 참조하면, 메모리 셀 어레이(100b)는 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)을 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm) 각각은 직렬로 연결된 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 복수의 메모리 셀들(MC) 중에서 동일한 로우에 형성되는 메모리 셀들은 상응하는 워드 라인(WL1, WL2, WL3, WL4, ..., WL(n-1), WLn)에 공통으로 연결될 수 있다. 복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 공통으로 연결될 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
복수의 메모리 셀 스트링들(NS1, NS2, NS3, ..., NSm)에 포함되는 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3, ..., BLm)에 연결될 수 있다.
여기서, n 및 m은 각각 양의 정수를 나타낸다.
다시 도 1을 참조하면, 제어 회로(600)는 외부 장치(예를 들면, 메모리 컨트롤러)로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 불휘발성 메모리 장치(10)의 프로그램 동작, 독출 동작 및 소거 동작을 제어할 수 있다.
예를 들어, 제어 회로(600)는 커맨드 신호(CMD)에 기초하여 전압 생성기(500)를 제어하기 위한 제어 신호들(CONs)을 생성하고, 어드레스 신호(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(600)는 로우 어드레스(R_ADDR)를 어드레스 디코더(200)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(400)에 제공할 수 있다.
어드레스 디코더(200)는 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(100)와 연결될 수 있다.
프로그램 동작 또는 독출 동작 시, 어드레스 디코더(200)는 제어 회로(600)로부터 제공되는 로우 어드레스(R_ADDR)에 기초하여 복수의 워드 라인들(WLs) 중의 하나를 선택 워드 라인(SEL_WL)으로 결정하고, 복수의 워드 라인들(WLs) 중에서 선택 워드 라인(SEL_WL)을 제외한 나머지 워드 라인들을 비선택 워드 라인들(UNSEL_WL)로 결정할 수 있다.
전압 생성기(500)는 제어 회로(600)로부터 제공되는 제어 신호들(CONs)에 기초하여 불휘발성 메모리 장치(10)의 동작에 필요한 워드 라인 전압들(VWLs)을 생성할 수 있다. 전압 생성기(500)로부터 생성되는 워드 라인 전압들(VWLs)은 어드레스 디코더(200)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
전압 생성기(500)는 선택 워드 라인 전압 생성기(510) 및 비선택 워드 라인 전압 생성기(520)를 포함할 수 있다.
프로그램 동작 또는 독출 동작 시, 어드레스 디코더(200)는 선택 워드 라인(SEL_WL)을 선택 워드 라인 전압 생성기(510)에 연결하고, 비선택 워드 라인들(UNSEL_WL)을 비선택 워드 라인 전압 생성기(520)에 연결할 수 있다.
프로그램 동작 또는 독출 동작 시, 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(SEL_WL)에 인가될 전압을 생성하고, 비선택 워드 라인 전압 생성기(520)는 비선택 워드 라인들(UNSEL_WL)에 인가될 전압을 생성할 수 있다.
예를 들어, 프로그램 동작 시, 선택 워드 라인 전압 생성기(510)는 프로그램 전압(VPGM) 및 프로그램 검증 전압(VPV)을 생성하고, 비선택 워드 라인 전압 생성기(520)는 프로그램 패스 전압(VPPASS) 및 검증 패스 전압(VVPASS)을 생성할 수 있다. 일 실시예에 있어서, 선택 워드 라인 전압 생성기(510)는 프로그램 루프가 진행됨에 따라 프로그램 전압(VPGM)의 크기를 증가시킬 수 있다.
또한, 독출 동작 시, 선택 워드 라인 전압 생성기(510)는 독출 전압(VRD)을 생성하고, 비선택 워드 라인 전압 생성기(520)는 독출 패스 전압(VRPASS)을 생성할 수 있다.
도 4는 도 1의 불휘발성 메모리 장치에 포함되는 선택 워드 라인 전압 생성기의 일 예를 나타내는 회로도이다.
도 4를 참조하면, 선택 워드 라인 전압 생성기(510)는 제1 전압 제어 회로(511), 음전압 펌프(NV_PUMP)(512), 제1 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터(MP1) 및 제1 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터(MN1)를 포함할 수 있다.
제1 전압 제어 회로(511)는 제어 회로(600)로부터 제공되는 제1 제어 신호(CON1)에 기초하여 제1 전압 제어 신호(VCON1)의 크기 및 제2 전압 제어 신호(VCON2)의 크기를 조절할 수 있다.
음전압 펌프(512)는 제어 회로(600)로부터 제공되는 제2 제어 신호(CON2)에 기초하여 음의 구동 전압(VND)의 크기를 조절할 수 있다.
제1 PMOS 트랜지스터(MP1)는 양의 구동 전압(VPP)에 연결되는 소스, 제1 노드(N1)에 연결되는 드레인 및 제1 전압 제어 신호(VCON1)를 수신하는 게이트를 포함할 수 있다.
제1 NMOS 트랜지스터(MN1)는 음의 구동 전압(VND)에 연결되는 소스, 제1 노드(N1)에 연결되는 드레인 및 제2 전압 제어 신호(VCON2)를 수신하는 게이트를 포함할 수 있다.
제1 노드(N1)는 어드레스 디코더(200)를 통해 선택 워드 라인(SEL_WL)에 연결될 수 있다.
도 4에 도시된 바와 같이, 선택 워드 라인 전압 생성기(510)는 제어 회로(600)로부터 제공되는 제1 제어 신호(CON1) 및 제2 제어 신호(CON2)에 기초하여 결정되는 크기를 갖는 양의 전압 또는 음의 전압을 생성하여 선택 워드 라인(SEL_WL)에 인가할 수 있다.
도 5는 도 1의 불휘발성 메모리 장치에 포함되는 비선택 워드 라인 전압 생성기의 일 예를 나타내는 회로도이다.
도 5를 참조하면, 비선택 워드 라인 전압 생성기(520)는 제2 전압 제어 회로(521), 제2 PMOS 트랜지스터(MP2) 및 제2 NMOS 트랜지스터(MN2)를 포함할 수 있다.
제2 전압 제어 회로(521)는 제어 회로(600)로부터 제공되는 제3 제어 신호(CON3)에 기초하여 제3 전압 제어 신호(VCON3)의 크기 및 제4 전압 제어 신호(VCON4)의 크기를 조절할 수 있다.
제2 PMOS 트랜지스터(MP2)는 양의 구동 전압(VPP)에 연결되는 소스, 제2 노드(N2)에 연결되는 드레인 및 제3 전압 제어 신호(VCON3)를 수신하는 게이트를 포함할 수 있다.
제2 NMOS 트랜지스터(MN2)는 접지 전압(GND)에 연결되는 소스, 제2 노드(N2)에 연결되는 드레인 및 제4 전압 제어 신호(VCON4)를 수신하는 게이트를 포함할 수 있다.
제2 노드(N2)는 어드레스 디코더(200)를 통해 비선택 워드 라인들(UNSEL_WL)에 연결될 수 있다.
도 5에 도시된 바와 같이, 비선택 워드 라인 전압 생성기(520)는 제어 회로(600)로부터 제공되는 제3 제어 신호(CON3)에 기초하여 결정되는 크기를 갖는 양의 전압을 생성하여 비선택 워드 라인들(UNSEL_WL)에 인가할 수 있다.
다시 도 1을 참조하면, 페이지 버퍼 회로(300)는 복수의 비트 라인들(BLs)을 통해 메모리 셀 어레이(100)와 연결될 수 있다.
페이지 버퍼 회로(300)는 복수의 페이지 버퍼를 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(300)는 프로그램 동작 시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작 시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(400)는 데이터 라인(DL)을 통해 페이지 버퍼 회로(300)와 연결될 수 있다.
프로그램 동작 시, 데이터 입출력 회로(400)는 외부 장치(예를 들면, 메모리 컨트롤러)로부터 프로그램 데이터(DATA)를 수신하고, 제어 회로(600)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼 회로(300)에 제공할 수 있다.
독출 동작 시, 데이터 입출력 회로(400)는 제어 회로(600)로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(300)에 저장된 독출 데이터(DATA)를 상기 외부 장치에 제공할 수 있다.
도 6은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 나타내는 순서도이다.
도 6의 프로그램 방법은 도 1에 도시된 불휘발성 메모리 장치(10)를 통해 수행될 수 있다.
불휘발성 메모리 장치(10)는 선택된 메모리 셀들에 고전압을 인가하여 상기 선택된 메모리 셀들의 문턱 전압을 상승시키는 프로그램 단계 및 상기 선택된 메모리 셀들의 문턱 전압을 검증하는 프로그램 검증 단계를 포함하는 프로그램 루프를 복수 회 수행함으로써 상기 선택된 메모리 셀들을 프로그램할 수 있다.
도 7은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀들의 문턱 전압 산포의 일 예를 나타내는 도면이다.
도 7에서, 가로 축은 메모리 셀들의 문턱 전압을 나타내고, 세로 축은 메모리 셀들의 개수를 나타낸다. 도 7에는 메모리 셀들이 소거 상태(ST0), 제1 프로그램 상태(ST1), 제2 프로그램 상태(ST2) 및 제3 프로그램 상태(ST3)를 갖는 경우가 예시적으로 도시되어 있다. 그러나, 이는 본 발명을 설명하기 위한 일 예에 불과하고, 메모리 셀들이 가질 수 있는 프로그램 상태(ST0∼ST3) 및 프로그램 상태의 개수는 특정 형태에 국한되지 않고 다양하게 구성될 수 있다.
불휘발성 메모리 장치(10)는 덮어쓰기(rewrite)가 불가능하기 때문에 프로그램 동작을 수행하기에 앞서 메모리 셀들에 대해 소거 동작을 수행하여 상기 메모리 셀들을 소거 상태(ST0)로 만들 수 있다. 상기 메모리 셀들이 소거 상태(ST0)로 된 후에, 상기 메모리 셀들에 대해 프로그램 루프를 복수 회 수행하여 상기 메모리 셀들을 소거 상태(ST0) 및 제1 내지 제3 프로그램 상태(ST1∼ST3) 중의 어느 하나로 프로그램할 수 있다.
여기서, 제1 프로그램 상태(ST1)에 있는 메모리 셀들의 문턱 전압은 제1 프로그램 검증 전압(VPV1)보다 높게 형성되고, 제2 프로그램 상태(ST2)에 있는 메모리 셀들의 문턱 전압은 제2 프로그램 검증 전압(VPV2)보다 높게 형성되고, 제3 프로그램 상태(ST3)에 있는 메모리 셀들의 문턱 전압은 제3 프로그램 검증 전압(VPV3)보다 높게 형성될 수 있다.
일 실시예에 있어서, 도 7에 도시된 바와 같이, 제1 프로그램 검증 전압(VPV1)은 접지 전압(GND)보다 낮은 음의 전압이고, 제2 프로그램 검증 전압(VPV2) 및 제3 프로그램 검증 전압(VPV3)은 접지 전압(GND)보다 높은 양의 전압일 수 있다.
한편, 프로그램 검증 동작 수행 시, 비선택 워드 라인들(UNSEL_WL)에 연결되는 메모리 셀들은 프로그램 상태(ST0~ST3)에 무관하게 턴온될 수 있도록 비선택 워드 라인들(UNSEL_WL)에는 충분히 높은 전압을 갖는 검증 패스 전압(VVPASS)이 인가될 수 있다.
도 8은 도 6에 도시된 불휘발성 메모리 장치의 프로그램 방법의 일 예를 설명하기 위한 도면이다.
도 8에서, 제1 워드 라인(WL1)은 선택 워드 라인(SEL_WL)이고, 제2 내지 제8 워드 라인들(WL2~WL8)은 비선택 워드 라인(UNSEL_WL)인 것으로 도시된다.
도 8에는 프로그램 단계 및 프로그램 검증 단계를 포함하는 1회의 프로그램 루프가 도시된다.
이하, 도 1 내지 8을 참조하여 도 6의 불휘발성 메모리 장치(10)의 프로그램 방법에 대해 설명한다.
불휘발성 메모리 장치(10)는 외부 장치(예를 들면, 메모리 컨트롤러)로부터 프로그램 명령을 수신하는 경우, 선택 워드 라인(WL1)에 연결되는 선택 메모리 셀에 대해 프로그램 동작을 수행한다(단계 S105).
예를 들어, 도 8에 도시된 프로그램 루프의 프로그램 단계에서, 제1 시각(T1)에 선택 워드 라인 전압 생성기(510)는 프로그램 패스 전압(VPPASS)을 선택 워드 라인(WL1)에 인가하고, 비선택 워드 라인 전압 생성기(520)는 프로그램 패스 전압(VPPASS)을 비선택 워드 라인들(WL2~WL8)에 인가할 수 있다.
이후, 제2 시각(T2)에 선택 워드 라인 전압 생성기(510)는 프로그램 패스 전압(VPPASS)보다 높은 프로그램 전압(VPGM)을 선택 워드 라인(WL1)에 인가함으로써 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀에 대해 프로그램 동작을 수행할 수 있다.
제3 시각(T3)에 선택 워드 라인(WL1)은 접지 전압(GND)으로 디스차지(discharge)되고, 제4 시각(T4)에 비선택 워드 라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
이후, 프로그램 루프의 프로그램 검증 단계에서, 제5 시각(T5)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)을 인가한다(단계 S110).
예를 들어, 선택 워드 라인 전압 생성기(510)는 음전압 펌프(512)를 사용하여 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)을 인가할 수 있다. 따라서 선택 워드 라인(WL1)의 전압은 음의 바이어스 전압(VNB)으로 하강할 수 있다.
제6 시각(T6)에 비선택 워드 라인 전압 생성기(520)는 비선택 워드 라인들(WL2~WL8)에 검증 패스 전압(VVPASS)을 인가하고(단계 S120), 동시에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)보다 높고 음의 전압을 갖는 제1 프로그램 검증 전압(VPV1)을 인가한다(단계 S130).
불휘발성 메모리 장치(10)의 복수의 워드 라인들(WLs) 사이에는 커플링 커패시턴스가 존재한다. 따라서 제6 시각(T6)에 비선택 워드 라인들(WL2~WL8)에 고전압을 갖는 검증 패스 전압(VVPASS)이 인가되는 경우, 커플링 효과로 인해 선택 워드 라인(WL1)의 전압은 음의 바이어스 전압(VNB)으로부터 제1 프로그램 검증 전압(VPV1)으로 빠르게 상승할 수 있다. 따라서 비선택 워드 라인들(WL2~WL8)에 검증 패스 전압(VVPASS)이 인가되는 시점(T6)과 선택 워드 라인(WL1)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 시점(T7) 사이의 시간 간격에 상응하는 셋업 시간(T_SU)은 효과적으로 감소될 수 있다.
일 실시예에 있어서, 음의 바이어스 전압(VNB)의 크기는 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스에 기초하여 결정될 수 있다. 예를 들어, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 큰 경우, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 음의 구동 전압(VND)의 크기를 증가시킴으로써 선택 워드 라인(SEL_WL)에 인가되는 음의 바이어스 전압(VNB)의 크기를 증가시키고, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 작은 경우, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 음의 구동 전압(VND)의 크기를 감소시킴으로써 선택 워드 라인(SEL_WL)에 인가되는 음의 바이어스 전압(VNB)의 크기를 감소시킬 수 있다.
제7 시각(T7)에 선택 워드 라인(WL1)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화된 이후, 불휘발성 메모리 장치(10)는 제1 프로그램 검증 전압(VPV1)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
제8 시각(T8)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 양의 전압을 갖는 제2 프로그램 검증 전압(VPV2)을 인가하고(단계 S140), 제2 프로그램 검증 전압(VPV2)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
제9 시각(T9)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 제2 프로그램 검증 전압(VPV2)보다 높은 제3 프로그램 검증 전압(VPV3)을 인가하고, 제3 프로그램 검증 전압(VPV3)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
이후, 제10 시각(T10)에 선택 워드 라인(WL1) 및 비선택 워드 라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
상기 프로그램 검증 단계에서, 선택 워드 라인(SEL_WL)이 접지 전압(GND)인 상태에서 비선택 워드 라인들(UNSEL_WL)에 검증 패스 전압(VVPASS)을 인가하고 선택 워드 라인(SEL_WL)에 제1 프로그램 검증 전압(VPV1)을 인가하는 경우, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 양의 전압으로 상승한 이후에 제1 프로그램 검증 전압(VPV1)으로 서서히 안정화될 수 있다. 따라서 선택 워드 라인(SEL_WL)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 데에 많은 시간이 소요될 수 있다.
그러나, 도 1 내지 8을 참조하여 상술한 바와 같이, 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 프로그램 방법의 경우, 선택 워드 라인(SEL_WL)에 음의 바이어스 전압(VNB)을 먼저 인가한 이후에, 비선택 워드 라인들(UNSEL_WL)에 검증 패스 전압(VVPASS)을 인가하고, 선택 워드 라인(SEL_WL)에 제1 프로그램 검증 전압(VPV1)을 인가함으로써 프로그램 검증 동작을 수행한다. 따라서 비선택 워드 라인들(UNSEL_WL)에 검증 패스 전압(VVPASS)이 인가되는 경우 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 음의 바이어스 전압(VNB)으로부터 제1 프로그램 검증 전압(VPV1)으로 빠르게 상승할 수 있다. 따라서 선택 워드 라인(SEL_WL)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 데에 소요되는 셋업 시간(T_SU)이 감소하므로, 불휘발성 메모리 장치(10)의 프로그램 속도는 효과적으로 증가할 수 있다.
또한, 상기 프로그램 검증 단계에서, 선택 워드 라인(SEL_WL)이 접지 전압(GND)인 상태에서 비선택 워드 라인들(UNSEL_WL)에 검증 패스 전압(VVPASS)을 인가하고 선택 워드 라인(SEL_WL)에 제1 프로그램 검증 전압(VPV1)을 인가하는 경우, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 양의 전압으로 상승한 이후에 제1 프로그램 검증 전압(VPV1)으로 서서히 안정화되므로, 선택 워드 라인(SEL_WL)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 데에 많은 시간이 소요될 수 있다. 선택 워드 라인(SEL_WL)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 데에 소요되는 시간을 감소시키기 위해서는 음전압 펌프(512)의 전류 구동 능력이 증가되어야 하므로, 음전압 펌프(512)의 크기는 증가될 수 있다.
그러나, 도 1 내지 8을 참조하여 상술한 바와 같이, 선택 워드 라인(SEL_WL)의 전압은 커플링 효과로 인해 양의 전압으로 상승한 후에 제1 프로그램 검증 전압(VPV1)으로 안정화되는 것이 아니라, 음의 바이어스 전압(VNB)으로부터 제1 프로그램 검증 전압(VPV1)으로 안정화되므로, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 상대적으로 작은 크기로 구현될 수 있다.
도 9는 도 6에 도시된 불휘발성 메모리 장치의 프로그램 방법의 다른 예를 설명하기 위한 도면이다.
도 9에 도시된 제1 내지 제5 시각(T1~T5)에서의 동작은 도 8에 도시된 제1 내지 제5 시각(T1~T5)에서의 동작과 동일하므로, 중복되는 설명은 생략한다.
제6 시각(T6)에 비선택 워드 라인 전압 생성기(520)는 비선택 워드 라인(WL2~WL8)에 검증 패스 전압(VVPASS)을 인가한다(단계 S120).
제6 시각(T6)으로부터 지연 시간(TD) 이후에 상응하는 제7 시각(T7)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)보다 높고 음의 전압을 갖는 제1 프로그램 검증 전압(VPV1)을 인가한다(단계 S130).
지연 시간(TD)의 길이는 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스에 기초하여 결정될 수 있다. 예를 들어, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 큰 경우, 지연 시간(TD)의 길이는 상대적으로 긴 값으로 결정되고, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 작은 경우, 지연 시간(TD)의 길이는 상대적으로 짧은 값으로 결정될 수 있다.
제8 시각(T8)에 선택 워드 라인(WL1)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화된 이후, 불휘발성 메모리 장치(10)는 제1 프로그램 검증 전압(VPV1)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
제9 시각(T9)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(SEL_WL)에 양의 전압을 갖는 제2 프로그램 검증 전압(VPV2)을 인가하고(단계 S140), 제2 프로그램 검증 전압(VPV2)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
제10 시각(T10)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(SEL_WL)에 제2 프로그램 검증 전압(VPV2)보다 높은 제3 프로그램 검증 전압(VPV3)을 인가하고, 제3 프로그램 검증 전압(VPV3)에 기초하여 상기 선택 메모리 셀에 대해 프로그램 검증 동작을 수행할 수 있다.
이후, 제11 시각(T11)에 선택 워드 라인(WL1) 및 비선택 워드 라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
도 9를 참조하여 상술한 바와 같이, 선택 워드 라인(WL1)과 비선택 워드 라인들(WL2~WL8) 사이의 커플링 커패시턴스에 기초하여 지연 시간(TD)의 길이를 조절함으로써, 비선택 워드 라인들(WL2~WL8)에 검증 패스 전압(VVPASS)이 인가되는 시점(T6)과 선택 워드 라인(WL1)의 전압이 제1 프로그램 검증 전압(VPV1)으로 안정화되는 시점(T8) 사이의 시간 간격에 상응하는 셋업 시간(T_SU)은 최소화될 수 있다.
도 10은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 나타내는 순서도이다.
도 10의 독출 방법은 도 1에 도시된 불휘발성 메모리 장치(10)를 통해 수행될 수 있다.
불휘발성 메모리 장치(10)에 포함되는 메모리 셀들에 대한 프로그램 동작이 수행된 이후, 상기 메모리 셀들 각각의 문턱 전압 레벨에 기초하여 상기 메모리 셀들에 저장된 데이터를 독출하는 독출 동작이 수행될 수 있다.
도 11은 도 1의 불휘발성 메모리 장치에 포함되는 메모리 셀들의 문턱 전압 산포의 일 예를 나타내는 도면이다.
도 11에서, 가로 축은 메모리 셀들의 문턱 전압을 나타내고, 세로 축은 메모리 셀들의 개수를 나타낸다. 도 11에는 메모리 셀들이 소거 상태(ST0), 제1 프로그램 상태(ST1), 제2 프로그램 상태(ST2) 및 제3 프로그램 상태(ST3)를 갖는 경우가 예시적으로 도시되어 있다. 그러나, 이는 본 발명을 설명하기 위한 일 예에 불과하고, 메모리 셀들이 가질 수 있는 프로그램 상태(ST0∼ST3) 및 프로그램 상태의 개수는 특정 형태에 국한되지 않고 다양하게 구성될 수 있다.
도 11에 도시된 바와 같이, 독출 동작에서 제1 내지 제3 독출 전압들(VRD1, VRD2, VRD3)에 기초하여 상기 메모리 셀들 각각의 프로그램 상태(ST0∼ST3)를 판별할 수 있다.
일 실시예에 있어서, 도 11에 도시된 바와 같이, 제1 독출 전압(VRD1)은 접지 전압(GND)보다 낮은 음의 전압이고, 제2 독출 전압(VRD2) 및 제3 독출 전압(VRD3)은 접지 전압(GND)보다 높은 양의 전압일 수 있다.
한편, 독출 동작 수행 시, 비선택 워드 라인들(UNSEL_WL)에 연결되는 메모리 셀들은 프로그램 상태(ST0~ST3)에 무관하게 턴온될 수 있도록 비선택 워드 라인들(UNSEL_WL)에는 충분히 높은 전압을 갖는 독출 패스 전압(VRPASS)이 인가될 수 있다.
도 12는 도 10에 도시된 불휘발성 메모리 장치의 독출 방법의 일 예를 설명하기 위한 도면이다.
도 12에서, 제1 워드 라인(WL1)은 선택 워드 라인(SEL_WL)이고, 제2 내지 제8 워드 라인들(WL2~WL8)은 비선택 워드 라인(UNSEL_WL)인 것으로 도시된다.
이하, 도 1 내지 5 및 10 내지 12를 참조하여 도 10의 불휘발성 메모리 장치(10)의 독출 방법에 대해 설명한다.
외부 장치(예를 들면, 메모리 컨트롤러)로부터 수신되는 독출 명령에 응답하여, 제1 시각(T1)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)을 인가한다(단계 S210).
예를 들어, 선택 워드 라인 전압 생성기(510)는 음전압 펌프(512)를 사용하여 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)을 인가할 수 있다. 따라서 선택 워드 라인(WL1)의 전압은 음의 바이어스 전압(VNB)으로 하강할 수 있다.
제2 시각(T2)에 비선택 워드 라인 전압 생성기(520)는 비선택 워드 라인들(WL2~WL8)에 독출 패스 전압(VRPASS)을 인가하고(단계 S220), 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)보다 높고 음의 전압을 갖는 제1 독출 전압(VRD1)을 인가한다(단계 S230).
불휘발성 메모리 장치(10)의 복수의 워드 라인들(WLs) 사이에는 커플링 커패시턴스가 존재한다. 따라서 제2 시각(T2)에 비선택 워드 라인들(WL2~WL8)에 고전압을 갖는 독출 패스 전압(VRPASS)이 인가되는 경우, 커플링 효과로 인해 선택 워드 라인(WL1)의 전압은 음의 바이어스 전압(VNB)으로부터 제1 독출 전압(VRD1)으로 빠르게 상승할 수 있다. 따라서 비선택 워드 라인들(WL2~WL8)에 독출 패스 전압(VRPASS)이 인가되는 시점(T2)과 선택 워드 라인(WL1)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 시점(T3) 사이의 시간 간격에 상응하는 셋업 시간(T_SU)은 효과적으로 감소될 수 있다.
일 실시예에 있어서, 음의 바이어스 전압(VNB)의 크기는 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스에 기초하여 결정될 수 있다. 예를 들어, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 큰 경우, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 음의 구동 전압(VND)의 크기를 증가시킴으로써 선택 워드 라인(SEL_WL)에 인가되는 음의 바이어스 전압(VNB)의 크기를 증가시키고, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 작은 경우, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 음의 구동 전압(VND)의 크기를 감소시킴으로써 선택 워드 라인(SEL_WL)에 인가되는 음의 바이어스 전압(VNB)의 크기를 감소시킬 수 있다.
제3 시각(T3)에 선택 워드 라인(WL1)의 전압이 제1 독출 전압(VRD1)으로 안정화된 이후, 불휘발성 메모리 장치(10)는 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
제4 시각(T4)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 양의 전압을 갖는 제2 독출 전압(VRD2)을 인가하고(단계 S240), 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
제5 시각(T5)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 제2 독출 전압(VRD2)보다 높은 제3 독출 전압(VRD3)을 인가하고, 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
이후, 제6 시각(T6)에 선택 워드 라인(WL1) 및 비선택 워드 라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
상기 독출 명령에 응답하여, 선택 워드 라인(SEL_WL)이 접지 전압(GND)인 상태에서 비선택 워드 라인들(UNSEL_WL)에 독출 패스 전압(VRPASS)을 인가하고 선택 워드 라인(SEL_WL)에 제1 독출 전압(VRD1)을 인가하는 경우, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 양의 전압으로 상승한 이후에 제1 독출 전압(VRD1)으로 서서히 안정화될 수 있다. 따라서 선택 워드 라인(SEL_WL)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 데에 많은 시간이 소요될 수 있다.
그러나, 도 1 내지 5 및 10 내지 12를 참조하여 상술한 바와 같이, 본 발명의 실시예들에 따른 불휘발성 메모리 장치의 독출 방법의 경우, 선택 워드 라인(SEL_WL)에 음의 바이어스 전압(VNB)을 먼저 인가한 이후에, 비선택 워드 라인들(UNSEL_WL)에 독출 패스 전압(VRPASS)을 인가하고, 선택 워드 라인(SEL_WL)에 제1 독출 전압(VRD1)을 인가함으로써 독출 동작을 수행한다. 따라서 비선택 워드 라인들(UNSEL_WL)에 독출 패스 전압(VRPASS)이 인가되는 경우 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 음의 바이어스 전압(VNB)으로부터 제1 독출 전압(VRD1)으로 빠르게 상승할 수 있다. 따라서 선택 워드 라인(SEL_WL)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 데에 소요되는 셋업 시간(T_SU)이 감소하므로, 불휘발성 메모리 장치(10)의 독출 속도는 효과적으로 증가할 수 있다.
또한, 상기 독출 명령에 응답하여, 선택 워드 라인(SEL_WL)이 접지 전압(GND)인 상태에서 비선택 워드 라인들(UNSEL_WL)에 독출 패스 전압(VRPASS)을 인가하고 선택 워드 라인(SEL_WL)에 제1 독출 전압(VRD1)을 인가하는 경우, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 효과로 인해 선택 워드 라인(SEL_WL)의 전압은 양의 전압으로 상승한 이후에 제1 독출 전압(VRD1)으로 서서히 안정화되므로, 선택 워드 라인(SEL_WL)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 데에 많은 시간이 소요될 수 있다. 선택 워드 라인(SEL_WL)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 데에 소요되는 시간을 감소시키기 위해서는 음전압 펌프(512)의 전류 구동 능력이 증가되어야 하므로, 음전압 펌프(512)의 크기는 증가될 수 있다.
그러나, 도 1 내지 5 및 10 내지 12를 참조하여 상술한 바와 같이, 선택 워드 라인(SEL_WL)의 전압은 커플링 효과로 인해 양의 전압으로 상승한 후에 제1 독출 전압(VRD1)으로 안정화되는 것이 아니라, 음의 바이어스 전압(VNB)으로부터 제1 독출 전압(VRD1)으로 안정화되므로, 선택 워드 라인 전압 생성기(510)에 포함되는 음전압 펌프(512)는 상대적으로 작은 크기로 구현될 수 있다.
도 13은 도 10에 도시된 불휘발성 메모리 장치의 독출 방법의 다른 예를 설명하기 위한 도면이다.
외부 장치(예를 들면, 메모리 컨트롤러)로부터 수신되는 독출 명령에 응답하여, 제1 시각(T1)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)을 인가한다(단계 S210).
제2 시각(T2)에 비선택 워드 라인 전압 생성기(520)는 비선택 워드 라인들(WL2~WL8)에 독출 패스 전압(VRPASS)을 인가한다(단계 S220).
제2 시각(T2)으로부터 지연 시간(TD) 이후에 상응하는 제3 시각(T3)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 음의 바이어스 전압(VNB)보다 높고 음의 전압을 갖는 제1 독출 전압(VRD1)을 인가한다(단계 S230).
지연 시간(TD)의 길이는 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스에 기초하여 결정될 수 있다. 예를 들어, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 큰 경우, 지연 시간(TD)의 길이는 상대적으로 긴 값으로 결정되고, 선택 워드 라인(SEL_WL)과 비선택 워드 라인들(UNSEL_WL) 사이의 커플링 커패시턴스가 상대적으로 작은 경우, 지연 시간(TD)의 길이는 상대적으로 짧은 값으로 결정될 수 있다.
제4 시각(T4)에 선택 워드 라인(WL1)의 전압이 제1 독출 전압(VRD1)으로 안정화된 이후, 불휘발성 메모리 장치(10)는 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
제5 시각(T5)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 양의 전압을 갖는 제2 독출 전압(VRD2)을 인가하고(단계 S240), 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
제6 시각(T6)에 선택 워드 라인 전압 생성기(510)는 선택 워드 라인(WL1)에 제2 독출 전압(VRD2)보다 높은 제3 독출 전압(VRD3)을 인가하고, 선택 워드 라인(WL1)에 연결되는 상기 선택 메모리 셀이 턴온되는지 여부를 판단할 수 있다.
이후, 제7 시각(T7)에 선택 워드 라인(WL1) 및 비선택 워드 라인들(WL2~WL8)은 접지 전압(GND)으로 디스차지(discharge)될 수 있다.
도 13을 참조하여 상술한 바와 같이, 선택 워드 라인(WL1)과 비선택 워드 라인들(WL2~WL8) 사이의 커플링 커패시턴스에 기초하여 지연 시간(TD)의 길이를 조절함으로써, 비선택 워드 라인들(WL2~WL8)에 독출 패스 전압(VRPASS)이 인가되는 시점(T2)과 선택 워드 라인(WL1)의 전압이 제1 독출 전압(VRD1)으로 안정화되는 시점(T4) 사이의 시간 간격에 상응하는 셋업 시간(T_SU)은 최소화될 수 있다.
도 14는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 14를 참조하면, 메모리 시스템(900)은 메모리 컨트롤러(910) 및 불휘발성 메모리 장치(920)를 포함한다.
불휘발성 메모리 장치(920)는 메모리 셀 어레이(921), 어드레스 디코더(922) 및 전압 생성기(923)를 포함한다.
메모리 셀 어레이(921)는 복수의 메모리 셀 스트링들을 포함하고 상기 복수의 메모리 셀 스트링들은 스트링 선택 라인(SSL), 복수의 워드 라인들(WLs) 및 접지 선택 라인(GSL)을 통해 어드레스 디코더(922)와 연결된다.
어드레스 디코더(922)는 프로그램 동작 또는 독출 동작 시 복수의 워드 라인들(WLs) 중의 하나를 선택 워드 라인(SEL_WL)으로 결정하고, 복수의 워드 라인들(WLs) 중에서 선택 워드 라인(SEL_WL)을 제외한 나머지 워드 라인들을 비선택 워드 라인들(UNSEL_WL)로 결정할 수 있다.
전압 생성기(923)는 불휘발성 메모리 장치(920)의 동작에 필요한 워드 라인 전압들(VWLs)을 생성할 수 있다. 전압 생성기(923)로부터 생성되는 워드 라인 전압들(VWLs)은 어드레스 디코더(922)를 통해 복수의 워드 라인들(WLs)에 인가될 수 있다.
전압 생성기(923)는 선택 워드 라인 전압 생성기(924) 및 비선택 워드 라인 전압 생성기(925)를 포함할 수 있다.
프로그램 동작 또는 독출 동작 시, 어드레스 디코더(922)는 선택 워드 라인(SEL_WL)을 선택 워드 라인 전압 생성기(924)에 연결하고, 비선택 워드 라인들(UNSEL_WL)을 비선택 워드 라인 전압 생성기(925)에 연결할 수 있다.
프로그램 동작 또는 독출 동작 시, 선택 워드 라인 전압 생성기(924)는 선택 워드 라인(SEL_WL)에 인가될 전압을 생성하고, 비선택 워드 라인 전압 생성기(925)는 비선택 워드 라인들(UNSEL_WL)에 인가될 전압을 생성할 수 있다.
불휘발성 메모리 장치(920)는 도 1에 도시된 불휘발성 메모리 장치(10)로 구현될 수 있다. 도 1에 도시된 불휘발성 메모리 장치(10)의 구성 및 동작에 대해서는 도 1 내지 13을 참조하여 상세히 설명하였으므로, 여기서는 불휘발성 메모리 장치(920)에 대한 상세한 설명은 생략한다.
메모리 컨트롤러(910)는 불휘발성 메모리 장치(920)를 제어한다. 메모리 컨트롤러(910)는 외부의 호스트와 불휘발성 메모리 장치(920) 사이의 데이터 교환을 제어할 수 있다.
메모리 컨트롤러(910)는 중앙 처리 장치(911), 버퍼 메모리(912), 호스트 인터페이스(913) 및 메모리 인터페이스(914)를 포함할 수 있다.
중앙 처리 장치(911)는 상기 데이터 교환을 위한 동작을 수행할 수 있다. 버퍼 메모리(912)는 DRAM(Dynamic random access memory), SRAM(Static random access memory), PRAM(Phase random access memory), FRAM(Ferroelectric random access memory), RRAM(Resistive random access memory), 또는 MRAM(Magnetic random access memory)으로 구현될 수 있다.
버퍼 메모리(912)는 중앙 처리 장치(911)의 동작 메모리일 수 있다. 실시예에 따라서, 버퍼 메모리(912)는 메모리 컨트롤러(910)의 내부 또는 외부에 위치할 수 있다.
호스트 인터페이스(913)는 상기 호스트와 연결되고, 메모리 인터페이스(914)는 불휘발성 메모리 장치(920)와 연결된다. 중앙 처리 장치(911)는 호스트 인터페이스(913)를 통하여 상기 호스트와 통신할 수 있다. 예를 들어, 호스트 인터페이스(913)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성될 수 있다.
또한, 중앙 처리 장치(911)는 메모리 인터페이스(914)를 통하여 불휘발성 메모리 장치(920)와 통신할 수 있다.
실시예에 따라서, 메모리 컨트롤러(910)는 스타트-업 코드를 저장하는 불휘발성 메모리 장치를 더 포함할 수 있고, 에러 정정을 위한 에러 정정 블록(915)을 더 포함할 수 있다.
일 실시예에서, 메모리 컨트롤러(910)는 불휘발성 메모리 장치(920)에 빌트-인(built-in)되어 구현될 수 있다. 메모리 컨트롤러(910)가 빌트-인되어 구현된 NAND 플래시 메모리 장치를 원낸드 메모리 장치(One-NAND memory device)라 명명할 수 있다.
메모리 시스템(900)은 메모리 카드(memory card), 솔리드 스테이트 드라이브(solid state drive) 등과 같은 형태로 구현될 수 있다.
도 15는 본 발명의 일 실시예에 따른 메모리 카드를 나타내는 블록도이다.
도 15를 참조하면, 메모리 카드(1000)는 복수의 접속 핀들(1010), 메모리 컨트롤러(1020) 및 불휘발성 메모리 장치(1030)를 포함한다.
호스트와 메모리 카드(1000) 사이의 신호들이 송수신되도록 복수의 접속 핀들(1010)은 상기 호스트에 연결될 수 있다. 복수의 접속 핀들(1010)은 클록 핀, 커맨드 핀, 데이터 핀 및/또는 리셋 핀을 포함할 수 있다.
메모리 컨트롤러(1020)는 상기 호스트로부터 데이터를 수신하고, 상기 수신된 데이터를 불휘발성 메모리 장치(1030)에 저장할 수 있다.
불휘발성 메모리 장치(1030)는 도 1에 도시된 불휘발성 메모리 장치(10)로 구현될 수 있다. 도 1에 도시된 불휘발성 메모리 장치(10)의 구성 및 동작에 대해서는 도 1 내지 13을 참조하여 상세히 설명하였으므로, 여기서는 불휘발성 메모리 장치(1030)에 대한 상세한 설명은 생략한다.
메모리 카드(1000)는 멀티미디어 카드(MultiMedia Card; MMC), 임베디드 멀티미디어 카드(embedded MultiMedia Card; eMMC), 하이브리드 임베디드 멀티미디어 카드(hybrid embedded MultiMedia Card; hybrid eMMC), SD(Secure Digital) 카드, 마이크로SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card)등과 같은 메모리 카드일 수 있다.
실시예에 따라서, 메모리 카드(1000)는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 호스트에 장착될 수 있다.
도 16은 본 발명의 일 실시예에 따른 솔리드 스테이트 드라이브 시스템을 나타내는 블록도이다.
도 16을 참조하면, 솔리드 스테이트 드라이브 시스템(2000)은 호스트(2100) 및 솔리드 스테이트 드라이브(2200)를 포함한다.
솔리드 스테이트 드라이브(2200)는 복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n) 및 SSD 컨트롤러(2220)를 포함한다.
복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n)은 솔리드 스테이트 드라이브(2200)의 저장 매체로서 사용된다.
복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n) 각각은 도 1에 도시된 불휘발성 메모리 장치(10)로 구현될 수 있다. 도 1에 도시된 불휘발성 메모리 장치(10)의 구성 및 동작에 대해서는 도 1 내지 13을 참조하여 상세히 설명하였으므로, 여기서는 복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n)에 대한 상세한 설명은 생략한다.
SSD 컨트롤러(2220)는 복수의 채널들(CH1, CH2, ..., CHn)을 통해 복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n)과 각각 연결된다.
SSD 컨트롤러(2220)는 신호 커넥터(2221)를 통해 호스트(2100)와 신호(SGL)를 송수신한다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(2220)는 호스트(2100)의 커맨드에 따라 복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n)에 데이터를 쓰거나 복수의 불휘발성 메모리 장치들(2210-1, 2210-2, ..., 2210-n)로부터 데이터를 읽어낸다.
솔리드 스테이트 드라이브(2200)는 보조 전원 장치(2230)를 더 포함할 수 있다. 보조 전원 장치(2230)는 전원 커넥터(2231)를 통해 호스트(2100)로부터 전원(PWR)을 입력받아 SSD 컨트롤러(2220)에 전원을 공급할 수 있다. 한편, 보조 전원 장치(2230)는 솔리드 스테이트 드라이브(2200) 내에 위치할 수도 있고, 솔리드 스테이트 드라이브(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2230)는 메인 보드에 위치하고, 솔리드 스테이트 드라이브(2200)에 보조 전원을 제공할 수도 있다.
도 17은 본 발명의 일 실시예에 따른 모바일 시스템을 나타내는 블록도이다.
도 17을 참조하면, 모바일 시스템(3000)은 어플리케이션 프로세서(3100), 통신(Connectivity)부(3200), 사용자 인터페이스(3300), 불휘발성 메모리 장치(NVM)(3400), 휘발성 메모리 장치(VM)(3500) 및 파워 서플라이(3600)를 포함한다.
실시예에 따라, 모바일 시스템(3000)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 랩톱 컴퓨터(laptop computer), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(3100)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(3100)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(3100)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(3100)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(3200)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(3200)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(3200)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
불휘발성 메모리 장치(3400)는 모바일 시스템(3000)을 부팅하기 위한 부트 이미지를 저장할 수 있다.
불휘발성 메모리 장치(3400)는 도 1에 도시된 불휘발성 메모리 장치(10)로 구현될 수 있다. 도 1에 도시된 불휘발성 메모리 장치(10)의 구성 및 동작에 대해서는 도 1 내지 13을 참조하여 상세히 설명하였으므로, 여기서는 불휘발성 메모리 장치(3400)에 대한 상세한 설명은 생략한다.
휘발성 메모리 장치(3500)는 어플리케이션 프로세서(3100)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다.
사용자 인터페이스(3300)는 키패드, 터치스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다.
파워 서플라이(3600)는 모바일 시스템(3000)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 모바일 시스템(3000)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard DiskDrive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(3000) 또는 모바일 시스템(3000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명은 불휘발성 메모리 장치를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 불휘발성 메모리 장치를 구비하는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등에 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 불휘발성 메모리 장치 100: 메모리 셀 어레이
200: 어드레스 디코더 300: 페이지 버퍼 회로
400: 데이터 입출력 회로 500: 전압 생성기
510: 선택 워드 라인 전압 생성기
520: 비선택 워드 라인 전압 생성기
600: 제어 회로

Claims (10)

  1. 프로그램 명령에 응답하여 선택 워드 라인에 연결되는 선택 메모리 셀에 대해 프로그램 동작을 수행하는 단계;
    상기 선택 워드 라인에 음의 바이어스 전압을 인가하는 단계;
    상기 선택 워드 라인에 상기 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 검증 패스 전압을 인가하는 단계; 및
    상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 프로그램 검증 전압을 인가하는 단계를 포함하고,
    상기 비선택 워드 라인에 상기 검증 패스 전압이 인가된 시점으로부터 지연 시간 이후, 상기 선택 워드 라인에 상기 제1 프로그램 검증 전압이 인가되는 불휘발성 메모리 장치의 프로그램 방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 지연 시간은 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 가변되는 불휘발성 메모리 장치의 프로그램 방법.
  5. 프로그램 명령에 응답하여 선택 워드 라인에 연결되는 선택 메모리 셀에 대해 프로그램 동작을 수행하는 단계;
    상기 선택 워드 라인에 음의 바이어스 전압을 인가하는 단계;
    상기 선택 워드 라인에 상기 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 검증 패스 전압을 인가하는 단계; 및
    상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 프로그램 검증 전압을 인가하는 단계를 포함하고,
    상기 음의 바이어스 전압의 크기는 상기 선택 워드 라인과 상기 비선택 워드 라인 사이의 커플링 커패시턴스(coupling capacitance)에 기초하여 결정되는 불휘발성 메모리 장치의 프로그램 방법.
  6. 제1 항에 있어서,
    상기 선택 워드 라인에 상기 제1 프로그램 검증 전압이 인가된 이후, 상기 선택 워드 라인에 양의 전압을 갖는 제2 프로그램 검증 전압을 인가하는 단계를 더 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  7. 제1 항에 있어서, 상기 불휘발성 메모리 장치는 삼차원(three dimensional) 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 독출 명령에 응답하여 선택 워드 라인에 음의 바이어스 전압을 인가하는 단계;
    상기 선택 워드 라인에 상기 음의 바이어스 전압이 인가된 이후, 비선택 워드 라인에 독출 패스 전압을 인가하는 단계; 및
    상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 독출 전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 독출 방법.
  9. 제8 항에 있어서,
    상기 선택 워드 라인에 상기 제1 독출 전압이 인가된 이후, 상기 선택 워드 라인에 양의 전압을 갖는 제2 독출 전압을 인가하는 단계를 더 포함하는 불휘발성 메모리 장치의 독출 방법.
  10. 복수의 워드 라인들 및 복수의 비트 라인들에 연결되는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    선택 워드 라인에 연결되는 선택 워드 라인 전압 생성기;
    비선택 워드 라인에 연결되는 비선택 워드 라인 전압 생성기; 및
    상기 선택 워드 라인 전압 생성기 및 상기 비선택 워드 라인 전압 생성기의 동작을 제어하는 제어 회로를 포함하고,
    상기 선택 워드 라인 전압 생성기가 상기 선택 워드 라인에 음의 바이어스 전압을 제공한 이후, 상기 비선택 워드 라인 전압 생성기는 상기 비선택 워드 라인에 패스 전압을 제공하고,
    상기 비선택 워드 라인 전압 생성기가 상기 비선택 워드 라인에 상기 패스 전압을 제공한 시점으로부터 지연 시간 이후에 상기 선택 워드 라인 전압 생성기는 상기 선택 워드 라인에 상기 음의 바이어스 전압보다 높고 접지 전압보다 낮은 전압을 갖는 제1 전압을 제공하는 불휘발성 메모리 장치.
KR1020150055426A 2015-04-20 2015-04-20 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 KR102294352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150055426A KR102294352B1 (ko) 2015-04-20 2015-04-20 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법
US14/995,246 US9576669B2 (en) 2015-04-20 2016-01-14 Nonvolatile memory devices and methods of programming and reading nonvolatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150055426A KR102294352B1 (ko) 2015-04-20 2015-04-20 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법

Publications (2)

Publication Number Publication Date
KR20160124575A KR20160124575A (ko) 2016-10-28
KR102294352B1 true KR102294352B1 (ko) 2021-08-26

Family

ID=57129360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150055426A KR102294352B1 (ko) 2015-04-20 2015-04-20 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법

Country Status (2)

Country Link
US (1) US9576669B2 (ko)
KR (1) KR102294352B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779817B2 (en) 2015-06-16 2017-10-03 Micron Technology, Inc. Boosting channels of memory cells to reduce program disturb
TWI745602B (zh) * 2017-06-29 2021-11-11 韓商愛思開海力士有限公司 執行編程操作的非揮發性記憶體裝置及其操作方法
US10176880B1 (en) * 2017-07-01 2019-01-08 Intel Corporation Selective body reset operation for three dimensional (3D) NAND memory
CN112466374B (zh) * 2019-11-28 2023-01-13 长江存储科技有限责任公司 提高从存储器件读取数据的速度的方法
US11508449B2 (en) * 2020-12-21 2022-11-22 Micron Technology, Inc. Detrapping electrons to prevent quick charge loss during program verify operations in a memory device
JP2024503771A (ja) * 2021-12-14 2024-01-29 長江存儲科技有限責任公司 メモリーデバイスおよびその動作
US11875043B1 (en) * 2022-08-29 2024-01-16 Sandisk Technologies Llc Loop dependent word line ramp start time for program verify of multi-level NAND memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140036593A1 (en) 2010-07-06 2014-02-06 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and methods of performing read operations

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385229B1 (ko) 2000-12-14 2003-05-27 삼성전자주식회사 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
US7233522B2 (en) 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
KR100632942B1 (ko) 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US7262994B2 (en) 2005-12-06 2007-08-28 Sandisk Corporation System for reducing read disturb for non-volatile storage
JP5065594B2 (ja) * 2005-12-23 2012-11-07 株式会社東芝 半導体記憶装置
KR100889782B1 (ko) 2006-10-19 2009-03-20 삼성전자주식회사 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
CN101627443B (zh) 2006-12-29 2012-10-03 桑迪士克股份有限公司 通过考虑相邻存储器单元的所存储状态来读取非易失性存储器单元
US7440324B2 (en) 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
US8027200B2 (en) * 2008-08-21 2011-09-27 Micron Technology, Inc. Reduction of quick charge loss effect in a memory device
JP5193830B2 (ja) 2008-12-03 2013-05-08 株式会社東芝 不揮発性半導体メモリ
KR101642819B1 (ko) * 2009-08-31 2016-07-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 구동 방법, 그것을 포함하는 메모리 시스템
KR101734204B1 (ko) * 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
KR101666942B1 (ko) * 2010-08-18 2016-10-18 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들
KR20120089987A (ko) * 2010-12-20 2012-08-16 삼성전자주식회사 음전압 발생기, 음전압을 이용하는 디코더, 비휘발성 메모리 장치 및 메모리 시스템
KR20150015578A (ko) * 2013-07-30 2015-02-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140036593A1 (en) 2010-07-06 2014-02-06 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and methods of performing read operations

Also Published As

Publication number Publication date
KR20160124575A (ko) 2016-10-28
US9576669B2 (en) 2017-02-21
US20160307630A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
KR102294352B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법
US9666292B2 (en) Method of determining default read voltage of non-volatile memory device and method of reading data of non-volatile memory device
US9991007B2 (en) Nonvolatile memory device and a method of operating the same
KR102294127B1 (ko) 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
KR101893143B1 (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법 및 읽기 방법, 및 그것을 포함하는 메모리 시스템
US9903901B2 (en) Leakage current detection device and nonvolatile memory device having the same
KR102422478B1 (ko) 불휘발성 메모리 장치의 독출 방법
US8693248B2 (en) Nonvolatile data storage devices, program methods thereof, and memory systems including the same
US20110216587A1 (en) Nonvolatile memory device, methods of programing the nonvolatile memory device and memory system including the nonvolatile memory device
KR102359979B1 (ko) 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
US9349465B2 (en) Semiconductor memory device and method of operating the same
US9293211B2 (en) Semiconductor device and method of operating the same
KR20140013383A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US9501343B2 (en) Method of operating non-volatile memory device
KR20110058315A (ko) 프로그램 방법
KR20100111532A (ko) 불휘발성 메모리 장치의 프로그램 방법
US9257181B2 (en) Sense amplification circuits, output circuits, nonvolatile memory devices, memory systems, memory cards having the same, and data outputting methods thereof
US20130294165A1 (en) Semiconductor memory device, memory system including the same and control method thereof
US9478295B2 (en) Non-volatile memory device and related method of operation
KR20170014496A (ko) 메모리 시스템 및 그의 동작방법
US20100202216A1 (en) Non-volatile memory device and system having reduced bit line bias time
KR20150034552A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9875179B2 (en) Semiconductor device and operating method thereof
US20140233308A1 (en) Semiconductor memory device and writing method thereof
US9406383B2 (en) Non-volatile memory device and method of programming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right