KR100988121B1 - 불휘발성 메모리소자의 프로그램 방법 - Google Patents

불휘발성 메모리소자의 프로그램 방법 Download PDF

Info

Publication number
KR100988121B1
KR100988121B1 KR1020070119039A KR20070119039A KR100988121B1 KR 100988121 B1 KR100988121 B1 KR 100988121B1 KR 1020070119039 A KR1020070119039 A KR 1020070119039A KR 20070119039 A KR20070119039 A KR 20070119039A KR 100988121 B1 KR100988121 B1 KR 100988121B1
Authority
KR
South Korea
Prior art keywords
word line
program
voltage
pass voltage
word
Prior art date
Application number
KR1020070119039A
Other languages
English (en)
Other versions
KR20090052510A (ko
Inventor
이희열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070119039A priority Critical patent/KR100988121B1/ko
Priority to US12/147,109 priority patent/US7768833B2/en
Publication of KR20090052510A publication Critical patent/KR20090052510A/ko
Application granted granted Critical
Publication of KR100988121B1 publication Critical patent/KR100988121B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및 상기 비트라인을 프리차지한 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 드레인 선택 라인 쪽으로 상기 제 1 워드라인에 인접한 제 2 워드라인에 연결된 메모리 셀이 프로그램 셀인 경우, 상기 제 2 워드라인에 제 1 패스 전압을 인가하고, 상기 제 1 및 제 2 워드라인을 제외한 나머지 워드라인들에 제 2 패스 전압을 인가하는 단계를 포함한다.
프로그램 금지, inhibit, 셀프 부스팅

Description

불휘발성 메모리소자의 프로그램 방법{Method of programming a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 특히 금지 셀이 연결된 비트라인이 충분히 부스팅 되도록 하는 플래시 메모리 소자의 동작 방법에 관한 것이다.
반도체 메모리 소자는 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory)과 같이 시간이 지남에 따라서 데이터를 잃어버리는 휘발성(volatile) 메모리 소자와 한번 데이터를 입력하면 그 상태를 유지할 수 있는 불휘발성(non volatile) 메모리 소자로 구분할 수 있다.
이러한 불휘발성 메모리 소자에서 전기적으로 데이터의 입, 출력이 가능한 플래쉬 메모리(flash memory)에 대한 수요가 늘고 있다. 플래시 메모리는 회로를 보드(board)로부터 제거하지 않으면서도 고속으로 전기적 소거가 가능한 소자로서, 메모리 셀 구조가 간단하여 단위 메모리 당 제조 원가가 싸고 데이터를 보전하기 위한 리프레쉬(reflash) 기능이 불필요하다는 장점이 있다.
플래시 메모리는 크게 노아(NOR)형과 낸드(NAND)형으로 분류되는데, 노아형 은 2셀(cell)당 1개의 콘택(contact)이 필요하며 고집적화에 불리하지만 셀 전류가 커서 고속화에 유리하다는 장점을 가지며, 낸드형은 셀 전류가 적어 고속화에는 불리하지만 다수의 셀이 하나의 콘택을 공유하여 고집적화에 유리하다는 장점을 갖는다. 따라서 낸드형 플래쉬 메모리 장치는 MP3, 디지털 카메라(digital camera), 모바일(mobile) 및 보조 기억 장치 등 디지털 기기의 사용 급증에 따라서 차세대 메모리 소자로 각광받고 있다.
도 1은 낸드 플래시 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 1을 참조하면, 낸드 플래시 소자의 단위 스트링은 단위 스트링을 선택하기 위한 드레인 선택 트랜지스터(Drain Selective Transistor : DST)와 그라운드를 선택하기 위한 소오스 선택 트랜지스터(Source Selective Transistor : SST) 사이에 플로팅 게이트(floating gate)(110)와 컨트롤 게이트(control gate)(120)가 적층된 구조의 게이트를 갖는 메모리 셀들(MC0, …, MC31)이 직렬로 연결되어 하나의 스트링(string)을 구성한다.
스트링(string)은 비트라인(BL)과 연결되며, 스트링과 비트라인이 연결된 구조가 다수개 병렬로 연결되어 하나의 블록(block)을 구성하고, 블록(block)은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 선택 트랜지스터(DST)(SST)와 메모리 셀들(MC0, …, MC31)이 행과 열의 매트릭스(matrix) 형태로 배열되고, 동일 열에 배열된 드레인 선택 트랜지스터(DST) 및 소오스 선택 트랜지스터(SST)의 게이트는 각각 드레인 선택 라인(Drain Selective Line : DSL) 및 소오스 선택 라인(Source Selective Line : SSL)과 접속된다. 또한, 동일 열에 배열된 메모리 셀들(MC0, …, MC31)의 게이트는 대응되는 다수의 워드라인(WL0, …, WL31)에 접속된다. 그리고 드레인 선택 트랜지스터(DST)의 드레인에는 비트라인(BL)이 연결되고, 소오스 선택 트랜지스터(SST)의 소오스에는 공통 소오스 라인(Common Source Line : CSL)이 연결된다.
상술한 구조를 갖는 낸드 플래쉬 메모리 소자의 프로그램 동작을 살펴보면 다음과 같다.
선택된 비트라인에 0V의 전압을 인가하고 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하여 선택된 메모리 셀의 채널 영역과 컨트롤 게이트 사이의 높은 전압 차이에 의한 파울러 노드하임(Fowler-Nordheim : 이하, "F-N"이라 한다) 터널링(tunneling)에 의해 채널 영역의 전자를 플로팅 게이트내로 주입하여 프로그램이 이루어진다.
그런데, 프로그램 전압(Vpgm)은 선택된 메모리 셀뿐만 아니라 동일한 워드라인을 따라 배열된 비선택된 메모리 셀들에도 인가되어 동일 워드라인에 연결된 비선택 메모리 셀이 프로그램되게 된다. 이러한 현상을 프로그램 디스터브(program disturb)라 하는데, 프로그램 디스터브를 방지하기 위하여 선택된 워드라인 및 비선택된 비트라인에 연결된 비선택 메모리 셀을 포함하는 스트링의 드레인 선택 트랜지스터(DST)의 소오스를 Vcc-Vth(Vcc는 전원전압, Vth는 드레인 선택 트랜지스터의 문턱전압) 레벨로 차지시킨 후, 선택된 워드라인에는 프로그램 전압(Vpgm)을 인가하고 비선택된 워드라인에 패스 전압(Vpass)을 인가하여 동일한 스트링에 종속된 메모리 셀들의 채널 전압(Vch)을 부스팅(boosting)시키어 비선택된 메모리 셀이 프 로그램되는 현상을 방지한다.
상기의 채널 전압을 부스팅 시켜 비선택 메모리 셀이 프로그램이 되지 않도록 방지(Inhibit)하는 방식은 선택된 워드라인의 주변에 프로그램 셀이 어떻게 배치되느냐에 따라 부스팅의 정도가 달라질 수 있고, 부스팅이 충분히 되지 않아 디스터번스가 발생할 수도 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 프로그램 동작시에 프로그램 방지를 위한 채널 부스팅 방식에서 선택된 메모리셀의 주변에 메모리 셀들이 프로그램된 것에 영향을 받지 않고 채널 부스팅을 시킬 수 있는 불휘발성 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및 상기 비트라인을 프리차지한 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 드레인 선택 라인 쪽으로 상기 제 1 워드라인에 인접한 제 2 워드라인에 연결된 메모리 셀이 프로그램 셀인 경우, 상기 제 2 워드라인에 제 1 패스 전압을 인가하고, 상기 제 1 및 제 2 워드라인을 제외한 나머지 워드라인들에 제 2 패스 전압을 인가하는 단계를 포함하고, 상기 제 1 패스전압의 전압 레벨은 상기 제 2 패스전압보다 높은 전압레벨이고, 상기 프로그램 전압보다는 낮은 전압 레벨인 것을 특징으로 한다.
상기 제 2 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경우, 상기 워드라인에 제 2 패스 전압을 인가하는 단계를 포함한다.
상기 제 1 패스 전압은 상기 프로그램 전압보다 낮고, 상기 제 2 패스 전압보다 높은 전압 레벨인 것을 특징으로 한다.
삭제
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및 상기 비트라인을 프리차지 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 상기 선택된 워드라인에 인접한 제 2 및 제 3 워드라인에 연결된 메모리 셀이 프로그램 상태인 경우, 상기 제 2 및 제 3 워드라인에 각각 제 1 패스 전압을 인가하고, 상기 제 1 내지 제 3 워드라인을 제외한 나머지 워드라인에 제 2 패스 전압을 인가하는 단계를 포함하고, 상기 제 1 패스전압의 전압 레벨은 상기 제 2 패스전압보다 높은 전압레벨이고, 상기 프로그램 전압보다는 낮은 전압 레벨인 것을 특징으로 한다.
상기 제 2 또는 제 3 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경우, 프로그램되지 않은 메모리 셀에 연결되는 워드라인에 제 2 패스 전압을 인가하는 단계를 포함한다.
상기 제 1 패스 전압은 상기 프로그램 전압보다 낮고, 상기 제 2 패스 전압보다 높은 전압 레벨인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
삭제
프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및 상기 비트라인을 프리차지 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 상기 선택된 워드라인에 드레인 쪽으로 인접한 제 2 워드라인과 소오스 쪽으로 인접한 제 3 워드라인에 연결된 메모리 셀이 프로그램 상태인 경우, 상기 제 2 및 제 3 워드라인에 각각 제 1 패스 전압을 인가하고, 상기 제 3 워드라인에 드레인 쪽으로 인접한 제 4 워드라인에 제 3 패스 전압을 인가하고, 상기 제 1 내지 제 4 워드라인을 제외한 나머지 워드라인에 제 2 패스 전압을 인가하는 단계를 포함한다.
상기 제 2 또는 제 3 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경우, 프로그램되지 않은 메모리 셀에 연결되는 워드라인에 각각 제 2 패스 전압을 인가하는 단계를 포함한다.
상기 제 1 패스 전압은 상기 프로그램 전압보다 낮고, 상기 제 2 패스 전압보다 높은 전압 레벨이고, 제 3 패스 전압은 상기 제 2 패스 전압보다 낮은 전압 레벨인 것을 특징으로 한다.
삭제
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 프로그램 방법은, 프로그램 방지를 해야 하는 셀 스트링에서 선택된 메모리 셀의 주변 메모리 셀이 프로그램된 상태에서도 채널 부스팅 효과가 충분히 발생되도록 하여 프로그램 방지를 효과적으로 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하 도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 프로그램 금지 셀 스트링의 소거 영역 셀프 부스팅 방법에 의한 워드라인 전압 제공을 나타낸 도면이다.
도 2를 참조하면, 셀 스트링은 두 개의 트랜지스터 사이에 직렬로 연결되는 메모리 셀들로 구성되고, 각각의 스트링들은 비트라인에 각각 연결된다.
상기 스트링에 연결되는 두 개의 트랜지스터는 드레인 선택 트랜지스터(Drain Select Transistor; DST)와, 소오스 선택 트랜지스터(Source Select Transistor; SST) 이다.
스트링들이 종방향으로 나열되고, 드레인 선택 트랜지스터의 종단에 각각 비트라인들이 연결된다. 그리고 종방향으로 나열되는 스트링과 직교하는 횡방향으로 메모리 셀들의 게이트가 워드라인을 통해 공통으로 접속된다.
그리고 드레인 선택 트랜지스터들의 게이트는 드레인 선택 라인(Drain Select Line; DSL)에 공통 연결되고, 소오스 선택 트랜지스터의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 공통 연결된다.
메모리 셀들이 횡 방향으로 연결되는 워드라인은 제1 내지 제 32 워드라인(WL<0> 내지 WL<31>)으로 구성된다. 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)은 제 1 내지 제 32 메모리 셀(MC0 내지 MC31)의 게이트에 각각 연결된다.
이때, 제 1 내지 제 4 메모리 셀(MC0 내지 MC3)은 프로그램되어 있고, 제 5 내지 제 32 메모리 셀(MC4 내지 MC31)은 프로그램되어 있지 않은 상태이다. 그리고 다음번으로 프로그램을 수행할 워드라인은 제 5 워드라인(WL<4>)에 연결되는 메모리 셀들이다.
상기 도 2의 셀 스트링은 프로그램 금지 스트링이므로, 프로그램 동작이 시작되면, 비트라인이 프리차지된다.
그리고 상기 제 5 워드라인(WL<4>)에는 고전압인 프로그램 전압(Vpgm)을 인가하고, 제 1 내지 제 3 워드라인(WL<0> 내지 WL<2>)과 제 6 내지 제 32 워드라인(WL<5> 내지 WL<31>)에는 패스 전압(Vpass)을 인가하고, 제 4 워드라인(WL<3>)에는 0V 가 인가된다.
제 4 메모리 셀(MC3)을 기준으로 SSL 방향으로 제 1 채널(CH1)이 생기고, DSL 쪽으로 제 2 채널(CH2)이 생겨 각각의 채널이 부스팅 되기 때문에, 프로그램 방지가 될 수 있다. 이와 같이 프로그램할 메모리 셀에서 SSL 쪽으로 인접한 메모리 셀의 워드라인은 0V를 인가하고, 나머지는 기존의 워드라인 전압과 동일하게 워드라인 전압을 인가하여 프로그램 금지를 시키는 방식을 소거 영역 셀프 부스팅(Erase Area Self Boosting; BASB) 방식이라 한다.
또한, 상기 도 2와 같은 셀 스트링의 프로그램 방지를 위한 워드라인 전압 인가는 다음과 같은 방식으로 할 수 있다.
도 3은 프로그램 금지 셀 스트링의 로컬 셀프 부스팅 방법에 의한 워드라인 전압 제공을 나타낸 도면이다.
도 3을 참조하면, 상기 도 2와 같이 메모리 셀들이 프로그램된 상태로, 제 5 워드라인(WL<4>)에 프로그램 전압(Vpgm)을 인가할 때, 상기 제 5 워드라인(WL<4>) 에 인접한 제 4 워드라인(WL<3>)과 제 6 워드라인(WL<5>)에 각각 0V 전압을 인가하고, 나머지 워드라인에는 패스 전압(Vpass)을 인가한다.
상기와 같이 워드라인 전압을 인가하면, SSL과 제 4 메모리 셀(MC3)사이에 제 1 채널(CH1)이 형성되고, 제 4 메모리 셀(MC3)과 제 6 메모리 셀(MC5) 사이에 제 2 채널(CH2)이 형성되며, 제 6 메모리 셀(MC5)과 제 32 메모리 셀(MC31) 사이에 제 3 채널(CH3)이 형성된다. 제 1 내지 제 3 채널(CH1 내지 CH3)은 각각 부스팅을 일으켜 프로그램 금지가 된다.
이와 같이 프로그램을 위해 선택된 워드라인을 중심으로 앞과 뒤의 워드라인에 0V를 인가하여 프로그램 금지를 시키는 방식을 로컬 셀프 부스팅(Local Self Boosting; LSB)방식이라 한다.
상기 도 2 및 도 3의 경우, SSL 쪽의 제 1 워드라인(WL<0>)으로부터 DSL 쪽의 제 32 워드라인(WL<31>)의 방향으로 차례로 프로그램을 하는 경우는, 프로그램할 메모리 셀의 DSL 방향에 있는 모든 메모리 셀들이 프로그램되어 있지 않기 때문에 프로그램 금지를 시키는데 문제가 없다.
그러나 다양한 스케쥴링 방식으로 프로그램을 수행하는 경우, 프로그램할 워드라인의 앞 뒤쪽의 워드라인이 이미 프로그램되어 있는 경우가 발생하는데, 이러한 경우에는 상기 도 2 또는 도 3의 방식을 사용하여도 다음과 같이 문제가 발생할 수 있다.
도 4는 프로그램 금지 셀 스트링의 워드라인 전압 제공을 나타낸 도면이다.
도 4를 참조하면, 셀 스트링이 제 1 내지 제 32 메모리 셀(MC0 내지 MC31)을 포함하고 있고, 각각의 메모리 셀에 게이트에는 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)이 연결된다.
그리고 제 1 내지 제 4 워드라인(WL<0> 내지 WL<3>)과 제 6 워드라인(WL<5>)에 대한 프로그램이 완료된 상태이고, 제 5 워드라인(WL<4>) 워드라인에 프로그램을 수행할 차례인 경우, 제 5 워드라인(WL<4>)에는 프로그램 전압(Vpgm)이 인가되고, 나머지 워드라인에는 패스 전압(Vpass)이 인가된다.
상기와 같이 워드라인 전압을 인가하게 되면, 채널 부스팅을 위하여 SSL과 DSL을 턴오프 시키면 채널 부스팅 효과로 인해서 채널의 전압은 급격하게 증가되어 8V 정도까지 올라간다. 이때 이웃한 메모리 셀, 즉 제 6 메모리 셀(MC5)의 문턱전압이 1V 정도로 프로그램되어 있는 경우, 채널 전압과 플로팅 게이트의 전압차에 의해서 제 6 메모리 셀(MC5)이 턴오프가 된다. 이러한 경우 부스팅이 제 6 메모리 셀(MC5)로부터 DSL 방향으로는 발생되지 않고, SSL로부터 제 5 메모리 셀(MC4)로는 부스팅이 발생하므로 전체적으로 발생되는 부스팅 전압이 낮아지게 된다. 따라서 충분한 부스팅이 일어나지 않아서 프로그램 금지가 효과적으로 되지 않는다.
따라서 다음과 같은 방법을 제시한다.
도 5는 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
도 5를 참조하면, 소오스 선택 라인(SSL)과 드레인 선택 라인(DSL)사이에 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)이 포함되는 셀 스트링에서 각각의 워드라인은 제 1 내지 제 32 메모리 셀(MC0 내지 MC31)의 게이트에 연결된다.
또한 프로그램 동작에 의해 제 1 내지 제 4 메모리 셀(MC0 내지 MC3)과 제 6 메모리 셀(MC5)이 프로그램되어 있는 상태이고, 다음번으로 프로그램할 메모리 셀은 제 5 메모리 셀(MC4)이다.
이때 본 발명의 제 1 실시 예에서는 프로그램을 위해 선택된 제 5 워드라인(WL<4>)에는 프로그램 전압(Vpgm)을 인가하고, 상기 제 5 워드라인(WL<4>)의 DSL 방향으로 인접한 메모리 셀이 프로그램되어 있는 경우 해당 메모리 셀의 워드라인에는 높은 패스 전압(High Vpass)을 인가한다.
즉, 제 1 내지 제 4 워드라인(WL<0> 내지 WL<3>)과 제 7 내지 제 32 워드라인(WL<6> 내지 WL<31>)에는 패스전압(Vpass)을 인가하고, 제 5 워드라인(WL<4>)에는 프로그램 전압을 인가하며, 제 6 워드라인(WL<5>)에는 높은 패스 전압(High Vpass)을 인가한다. 이때 상기 높은 패스 전압(High Vpass)은 프로그램 전압(Vpgm)보다는 낮고, 패스 전압(Vpass)보다는 높은 전압으로서 프로그램된 제 6 메모리 셀(MC5)이 채널 부스팅 동작동안 턴오프 되지 않을 정도의 전압 레벨이다.
상기와 같이 워드라인 전압을 인가하면, SSL과 DSL 사이에 채널이 정상적으로 형성되어 채널 부스팅이 효과적으로 일어날 뿐 아니라 제 6 메모리 셀(MC5)의 게이트에 인가되는 높은 패스 전압(High Vpass)으로 인해서 제 5 메모리 셀(MC4)의 플로팅 게이트와 제 6 메모리 셀(MC5)의 컨트롤 게이트 간에 커플링(C)에 의해서 프로그램의 속도가 향상 될 수도 있다.
도 6은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
도 6을 참조하면, 상기 도 5의 셀 스트링과 동일하게 메모리 셀들이 프로그램된 상태에서 본 발명의 제 2 실시 예에 따른 워드라인 전압 인가 방법은 프로그램을 위해 선택된 워드라인인 제 5 워드라인(WL<4>)에는 프로그램 전압(Vpgm)이 인가되고, 상기 제 5 워드라인(WL<4>)에 인접한 제 4 및 제 6 워드라인(WL<3> 및 WL<5>)에는 높은 패스 전압(High Vpass)을 인가한다. 그리고 나머지 워드라인들에는 패스 전압(Vpass)을 인가한다.
상기와 같이 워드라인 전압을 인가하는 경우에도 채널 형성이 정상적으로 되어 부스팅이 발생되며, 또한 제 1 실시 예에서와 같은 커플링에 의한 속도 증가의 효과가 제 4 메모리 셀(MC3)과 제 5 메모리 셀(MC4)간에도 발생된다.
또한, 다음과 같이 워드라인 전압을 인가하여 프로그램 금지 셀 스트링의 채널 부스팅을 발생시킬 수 있다.
도 7은 본 발명의 제 3 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
도 7을 참조하면, 상기 도 5의 셀 스트링과 동일하게 메모리 셀들이 프로그램된 상태에서 본 발명의 제 3 실시 예에 따른 워드라인 전압 인가 방법은 프로그램을 위해 선택된 제 5 워드라인(WL<4>)에는 프로그램 전압(Vpgm)을 인가하고, 상기 제 5 워드라인(WL<4>)에 인접한 제 4 및 제 6 워드라인(WL<3> 및 WL<5>)에는 높은 패스 전압(High Vpass)을 인가한다. 또한 상기 제 5 워드라인(WL<4>)을 중심으로 SSL 방향으로 있는 워드라인들 중 제 4 워드라인(WL<3>)에 인접한 제 3 워드라인(WL<2>)에는 낮은 패스 전압(Low Vpass)을 인가하고, 나머지 워드라인들에는 패스 전압(Vpass)을 인가한다. 상기 낮은 패스 전압(Low Vpass)은 상기 패스 전압(Vpass)보다 낮은 전압 레벨을 갖는다.
본 발명의 제 3 실시 예와 같이 워드라인 전압을 인가하면, 과도하게 채널 부스팅이 발생하는 경우 차지 쉐어링을 통해 채널 부스팅의 정도를 유지시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 낸드 플래시 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 2는 프로그램 금지 셀 스트링의 소거 영역 셀프 부스팅 방법에 의한 워드라인 전압 제공을 나타낸 도면이다.
도 3은 프로그램 금지 셀 스트링의 로컬 셀프 부스팅 방법에 의한 워드라인 전압 제공을 나타낸 도면이다.
도 4는 프로그램 금지 셀 스트링의 워드라인 전압 제공을 나타낸 도면이다.
도 5는 본 발명의 제 1 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
도 7은 본 발명의 제 3 실시 예에 따른 불휘발성 메모리 소자의 프로그램 방법의 워드라인 전압 인가를 나타낸 도면이다.
*도면의 주요 부분의 간단한 설명*
제 1 내지 제 32 워드라인 : WL<0> 내지 WL<31>
제 1 내지 제 32 메모리 셀 : MC0 내지 MC31

Claims (12)

  1. 프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및
    상기 비트라인을 프리차지한 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 드레인 선택 라인 쪽으로 상기 제 1 워드라인에 인접한 제 2 워드라인에 연결된 메모리 셀이 프로그램 셀인 경우, 상기 제 2 워드라인에 제 1 패스 전압을 인가하고, 상기 제 1 및 제 2 워드라인을 제외한 나머지 워드라인들에 제 2 패스 전압을 인가하는 단계를 포함하고,
    상기 제 1 패스전압의 전압 레벨은 상기 제 2 패스전압보다 높고, 상기 프로그램 전압보다는 낮은 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 제 2 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경우, 상기 워드라인에 제 2 패스 전압을 인가하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  3. 삭제
  4. 삭제
  5. 프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및
    상기 비트라인을 프리차지 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 상기 선택된 워드라인에 인접한 제 2 및 제 3 워드라인에 연결된 메모리 셀이 프로그램 상태인 경우, 상기 제 2 및 제 3 워드라인에 각각 제 1 패스 전압을 인가하고, 상기 제 1 내지 제 3 워드라인을 제외한 나머지 워드라인에 제 2 패스 전압을 인가하는 단계를 포함하고,
    상기 제 1 패스전압의 전압 레벨은 상기 제 2 패스전압보다 높고, 상기 프로그램 전압보다는 낮은 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  6. 제 5항에 있어서,
    상기 제 2 또는 제 3 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경우, 프로그램되지 않은 메모리 셀에 연결되는 워드라인에 제 2 패스 전압을 인가하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  7. 삭제
  8. 삭제
  9. 프로그램 금지 셀이 연결된 비트라인을 프리차지하는 단계; 및
    상기 비트라인을 프리차지 후에, 프로그램을 위해 선택된 제 1 워드라인에 프로그램 전압을 인가하고, 상기 선택된 워드라인에 드레인 쪽으로 인접한 제 2 워드라인과 소오스 쪽으로 인접한 제 3 워드라인에 연결된 메모리 셀이 프로그램 상태인 경우, 상기 제 2 및 제 3 워드라인에 각각 제 1 패스 전압을 인가하고, 상기 제 3 워드라인에 드레인 쪽으로 인접한 제 4 워드라인에 제 3 패스 전압을 인가하고, 상기 제 1 내지 제 4 워드라인을 제외한 나머지 워드라인에 제 2 패스 전압을 인가하는 단계;
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  10. 제 9항에 있어서,
    상기 제 2 또는 제 3 워드라인에 연결된 메모리 셀이 프로그램되지 않은 경 우, 프로그램되지 않은 메모리 셀에 연결되는 워드라인에 각각 제 2 패스 전압을 인가하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  11. 제 9항에 있어서,
    상기 제 1 패스 전압은 상기 프로그램 전압보다 낮고, 상기 제 2 패스 전압보다 높은 전압 레벨이고, 제 3 패스 전압은 상기 제 2 패스 전압보다 낮은 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  12. 삭제
KR1020070119039A 2007-11-21 2007-11-21 불휘발성 메모리소자의 프로그램 방법 KR100988121B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070119039A KR100988121B1 (ko) 2007-11-21 2007-11-21 불휘발성 메모리소자의 프로그램 방법
US12/147,109 US7768833B2 (en) 2007-11-21 2008-06-26 Method of programming non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119039A KR100988121B1 (ko) 2007-11-21 2007-11-21 불휘발성 메모리소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090052510A KR20090052510A (ko) 2009-05-26
KR100988121B1 true KR100988121B1 (ko) 2010-10-18

Family

ID=40641798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119039A KR100988121B1 (ko) 2007-11-21 2007-11-21 불휘발성 메모리소자의 프로그램 방법

Country Status (2)

Country Link
US (1) US7768833B2 (ko)
KR (1) KR100988121B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642932B1 (ko) 2009-11-02 2016-07-27 삼성전자주식회사 플래시 메모리 장치의 로컬 셀프 부스팅 방법 및 그것을 이용한 프로그램 방법
KR20130074294A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US9589644B2 (en) 2012-10-08 2017-03-07 Micron Technology, Inc. Reducing programming disturbance in memory devices
KR102396116B1 (ko) 2015-09-25 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
CN108735265A (zh) * 2017-04-24 2018-11-02 北京兆易创新科技股份有限公司 一种读操作方法和装置
TWI663602B (zh) * 2018-04-25 2019-06-21 旺宏電子股份有限公司 記憶體系統及編程方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039744A (ko) * 2000-11-22 2002-05-30 윤종용 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US7450430B2 (en) * 2006-12-29 2008-11-11 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039744A (ko) * 2000-11-22 2002-05-30 윤종용 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법

Also Published As

Publication number Publication date
US7768833B2 (en) 2010-08-03
US20090129170A1 (en) 2009-05-21
KR20090052510A (ko) 2009-05-26

Similar Documents

Publication Publication Date Title
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US6657894B2 (en) Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
JP5095102B2 (ja) フラッシュメモリ素子
KR100680485B1 (ko) 비휘발성 메모리 소자
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US20050254309A1 (en) Program method of non-volatile memory device
KR20070018216A (ko) 비휘발성 메모리 장치
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR100988121B1 (ko) 불휘발성 메모리소자의 프로그램 방법
KR20120129609A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR100933852B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR101102505B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
JP2013045478A (ja) 不揮発性半導体記憶装置
US7990770B2 (en) Method of programming nonvolatile memory device
KR20090019718A (ko) Ｎａｎｄ형 불휘발성 반도체 메모리
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
US7359239B2 (en) Non-volatile memory device having uniform programming speed
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR20100016758A (ko) 플래시 메모리 장치의 프로그램 방법
KR20100028191A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20060099934A (ko) 불휘발성 메모리 소자의 프로그램 동작시 누설 전류 방지방법
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법
KR101825577B1 (ko) 비휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9