KR20100016758A - 플래시 메모리 장치의 프로그램 방법 - Google Patents

플래시 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR20100016758A
KR20100016758A KR1020080076370A KR20080076370A KR20100016758A KR 20100016758 A KR20100016758 A KR 20100016758A KR 1020080076370 A KR1020080076370 A KR 1020080076370A KR 20080076370 A KR20080076370 A KR 20080076370A KR 20100016758 A KR20100016758 A KR 20100016758A
Authority
KR
South Korea
Prior art keywords
voltage
program
applying
channel
word lines
Prior art date
Application number
KR1020080076370A
Other languages
English (en)
Inventor
김기환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080076370A priority Critical patent/KR20100016758A/ko
Publication of KR20100016758A publication Critical patent/KR20100016758A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 장치의 프로그램 방법에 관한 것으로, 선택된 비트 라인에는 접지 전압을 인가하고, 비선택된 비트 라인에는 제1 전압을 인가하고, 드레인 선택 라인에는 제2 전압을 인가하는 단계와, 상기 제2 전압을 인가한 후 선택된 워드 라인에 프로그램 전압을 인가하여 프로그램 동작을 실시하되, 상기 선택된 워드 라인과 인접한 워드 라인들에는 패스 전압을 인가하고 상기 패스 전압이 인가되는 워드 라인들과 인접한 워드 라인들에는 제3 전압을 인가하여, 상기 프로그램 전압 또는 상기 패스 전압이 게이트로 인가되며 상기 비선택된 비트 라인과 연결된 메모리 셀들의 채널 전압이 선택적으로 부스팅되는 단계 및 상기 채널 전압이 부스팅된 후 상기 제3 전압이 인가되는 상기 워드 라인들에 상기 제3 전압보다 높고 상기 프로그램 전압보다 낮은 제4 전압을 인가하는 단계를 포함하기 때문에, 핫 캐리어 주입 디스터브가 발생하는 것을 효과적으로 방지할 수 있다.
핫 캐리어 주입 디스터브, 부스팅, 채널 전압, 패스 전압

Description

플래시 메모리 장치의 프로그램 방법{Non-volatile memory device and method for programing thereof}
본 발명은 플래시 메모리 장치의 프로그램 방법에 관한 것으로, 특히 핫 캐리어 주입(Hot Carrier Injection; HCI) 디스터브를 방지할 수 있는 플래시 메모리 장치의 프로그램 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 비휘발성 메모리 장치의 수요가 증가하고 있다. 여기서, 프로그램이란 데이터를 메모리 셀에 기록(write)하는 동작을 가리킨다. 비휘발성 메모리 장치 중 낸드(NAND)형 플래시 메모리 장치는, 인접한 셀끼리 드레인 또는 소스를 공유함으로써 복수의 메모리 셀(memory cell)들이 직렬로 접속되어 한 개의 셀 스트링(cell string)을 구성하기 때문에 대용량의 정보를 저장하기에 적합한 장점이 있다.
낸드형 플래시 메모리 장치를 구성하는 셀 스트링은 비트 라인과 공통 소스 라인 사이에 드레인 선택 트랜지스터, 메모리 셀들 및 소스 선택 트랜지스터가 직렬로 연결되어 구성된다. 드레인 선택 트랜지스터, 메모리 셀들 및 소스 선택 트랜 지스터는 각각 드레인 선택 라인, 워드 라인들 및 소스 선택 라인에 의해 게이트가 연결되어 이들에 의해 선택된다. 특히, 콘트롤 게이트가 서로 연결되어 하나의 워드 라인을 공유하는 메모리 셀들은 당해 워드 라인에 의해 제어되며 하나의 페이지를 구성한다. 그리고, 이러한 다수의 셀 스트링 및 이와 연결되는 다수의 비트 라인은 메모리 셀 블럭을 구성한다.
이러한 메모리 셀들을 프로그램하기 위해서는 먼저 메모리 셀들이 음의 문턱 전압을 갖도록 메모리 셀들에 대해 소거 동작을 실시한다. 그리고, 프로그램하기 위해서 선택된 메모리 셀의 워드 라인에 프로그램 전압인 고전압을 인가함으로써 선택된 메모리 셀이 더 높은 문턱 전압을 갖도록 한다. 반면에 나머지 선택되지 않은 메모리 셀 들의 문턱 전압은 변화되지 않도록 한다.
그런데, 프로그램 동작시 선택된 워드 라인에 프로그램 전압이 인가될 때, 프로그램 전압은 선택된 메모리 셀 뿐만 아니라 선택된 메모리 셀의 워드 라인을 공유하는 다른 메모리 셀들에도 인가되며, 이에 의해 프로그램 디스터브가 발생할 수 있다.
따라서, 프로그램 금지 셀이 연결되어 전원 전압(VCC)이 인가되는 비선택된 비트 라인에 연결된 메모리 셀의 채널 전압을 모두 전원 전압(VCC)보다 높은 전압, 예를 들면 8V로 부스팅(boosting)시켜 비선택된 비트 라인에 연결된 셀이 프로그램되는 현상을 방지할 수 있다.
전원전압(VCC)이 비선택된 비트 라인에 인가도미에 따라 프로그램 금지 셀의 채널 전압이 부스팅되는 이유는 다음과 같다. 비선택된 비트 라인에 전원 전 압(VCC)이 인가되고 드레인 선택 트랜지스터(DST)가 턴온되면, 메모리 셀 들의 채널 쪽으로 VCC-Vt(Vt는 DST의 문턱 전압)만큼 전압이동이 발생하여, 프로그램 금지 셀이 포함된 스트링의 채널 영역은 VCC-Vt로 이니셜 챠징(initial charging)된다.
그리고, 비선택된 비트 라인에 연결된 메모리 셀에 각각 프로그램 전압(Vpgm)과 패스 전압(Vpass)이 인가되면 드레인 선택 트랜지스터(DST)의 소스 전압이 채널 부스팅 현상에 의해 높아지면서 드레인 선택 트랜지스터(DST)는 채널을 형성하지 못하고 턴오프된다. 구체적으로, 메모리 셀들의 채널과 콘트롤 게이트 사이에는 터널 산화막 커패시턴스와 ONO(Oxide Nitride Oxide)막 커패시턴스가 존재하고 채널과 벌크(기판 Si-Sub) 사이에는 공핍(Depletion) 커패시턴스가 존재하기 때문에, 비선택된 비트 라인에 연결된 메모리 셀에 각각 프로그램 전압(Vpgm)과 패스 전압(Vpass)이 인가되면 메모리 셀들의 채널 전압은 이 세 가지의 커패시턴스의 커플링만큼 부스팅되어 8V 정도로 상승하게 된다. 높아진 채널 전압에 의해 트레인 선택 트랜지스터(DST)가 턴오프된다. 그리고, 높아진 채널 전압과 워드 라인간의 전압차가 낮기 때문에, 게이트에 프로그램 전압(Vpgm)이 인가되더라도 전원전압(Vcc)이 인가되는 비선택된 비트라인(BLe)에 연결된 프로그램 금지 셀은 프로그램이 되지 않는다.
하지반, 채널 전압이 필요 이상으로 높아지만 핫 캐리어 주입 디스터브를 유발할 수 있다. 핫 캐리어 주입 디스터브란 프로그램 금지 셀의 채널 영여겡서 osjf 부스팅 현상이 발생하면서 채널 전압이 높아짐에 따라 인접한 턴오프 상태의 메모리 셀로부터 발생하는 핫 일렉트론(hot electron)이 프로그램 금지 셀로 주입되어 문턱접압이 변하는 현상을 말한다. 특히, 이러한 핫 캐리어 주입은 부스팅된 메모리 셀의 채널 전압과 인접한 메모리 셀의 채널 전압의 차이가 큰 지점에서 유발될 수 있다. 이러한 핫 캐리어 주입은 메모리 셀의 문턱 전압을 상승시키고 프로그램 동작시나 리드 동작시 페일을 유발하는 등 소자 동작 특성을 열화시킬 수 있다. 즉, 프로그램금지 셀의 문턱 전압이 변하여 프로그램 금지 셀에 저장된 데이터가 달라질 수 있다. 따라서, 이러한 핫 캐리어 주입이 발생되지 않도록 하는 것이 중요하다.
본 발명은 프로그램 동작시 프로그램 전압(Vpgm), 패스 전압(Vpass) 및 고립 전압(Viso)이 인가되는 순서나 타이밍을 조절함으로써, 프로그램 금지셀의 채널 전압을 적절하게 상승시키고 핫 캐리어 인젝션에 의한 프로그램 금지 셀의 문턱 전압 변화를 방지할 수 있다.
본 발명의 플래시 메모리 장치의 프로그램 방법은, 선택된 비트 라인에는 접지 전압을 인가하고, 비선택된 비트 라인에는 제1 전압을 인가하고, 드레인 선택 라인에는 제2 전압을 인가하는 단계와, 상기 제2 전압을 인가한 후 선택된 워드 라인에 프로그램 전압을 인가하여 프로그램 동작을 실시하되, 상기 선택된 워드 라인과 인접한 워드 라인들에는 패스 전압을 인가하고 상기 패스 전압이 인가되는 워드 라인들과 인접한 워드 라인들에는 제3 전압을 인가하여, 상기 프로그램 전압 또는 상기 패스 전압이 게이트로 인가되며 상기 비선택된 비트 라인과 연결된 메모리 셀들의 채널 전압이 선택적으로 부스팅되는 단계 및 상기 채널 전압이 부스팅된 후 상기 제3 전압이 인가되는 상기 워드 라인들에 상기 제3 전압보다 높고 상기 프로그램 전압보다 낮은 제4 전압을 인가하는 단계를 포함하는 특징이 있다.
상기 제3 전압 또는 제4 전압은 인가되는 메모리 셀을 턴오프시키기 위한 전압이다. 상기 제3 전압은 접지 전압(0V)이다. 상기 제4 전압은 접지 전압(0V)보다 높고 프로그램 전압보다 낮은 전압이다. 상기 제1 전압 또는 상기 제2 전압은 전원 전압(VCC)이다.
본 발명에 따르면, 핫 캐리어 주입 디스터브가 발생하는 것을 효과적으로 방지할 수 있기 때문에 더욱 신뢰성 있는 플래시 메모리 장치의 동작이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치를 도시한 회로도이다. 도 2는 도 1의 비선택된 비트 라인과 연결된 셀 스트링의 단면도이다.
도 1 및 도 2를 참조하면, 플래시 메모리 장치는 다수의 셀 스트링(110, 120)을 포함하는 메모리 셀 블럭(100)이 구비된다. 셀 스트링(110, 120)은 각각 메모리 셀들(MC0 내지 MC31 또는 MC0' 내지 MC31'), 소스 선택 트랜지스터(SST 또는 SST') 및 드레인 선택 트랜지스터(DST 또는 DST')를 포함한다. 메모리 셀들(MC0 내지 MC31 또는 MC0' 내지 MC31')은 소스 선택 트랜지스터(SST 또는 SST') 및 드레인 선택 트랜지스터(DST 또는 DST') 사이에 직렬로 연결된다. 한편, 도 1에는 메모리 셀 블럭(100)에 2개의 스트링(110, 120)이 존재하는 것으로 도시하였지만, 실질적으로 스트링은 이보다 많은 개수로 존재한다.
비트 라인들(BLe, BLo)은 각각의 셀 스트링에 포함된 드레인 선택 트랜지스터(DST 또는 DST')의 드레인과 연결된다. BLe는 짝수 번째 비트 라인을 나타내고 BLo는 홀수 번째 비트 라인을 나타내는데, 본 발명의 일 실시예에서 BLe는 프로그램 동작시 비선택된 비트 라인을 나타내고 BLo는 프로그램 동작시 선택된 비트 라인을 나타낸다. 공통 소스 라인(CSL)은 서로 다른 셀 스트링에 포함된 소스 선택 트랜지스터(SST 또는 SST')의 소스와 공통으로 연결된다.
콘트롤 게이트가 서로 연결되어 하나의 워드 라인(예컨테 WL31)을 공유하는 메모리 셀들(예컨데 MC31, MC31')은 당해 워드 라인(WL31)에 의해 제어되며 하나의 페이지를 구성한다. 도 1에서는 32개의 페이지가 존재하는 것으로 도시되어 있다. 하지만, 드레인 선택 트랜지스터(DST 또는 DST')와 소스 선택 트랜지스터(SST 또는 SST') 사이에 직렬로 연결되는 메모리 셀들(MC0 내지 MC31 또는 MC0' 내지 MC31')의 개수, 즉 워드 라인들(WL0 내지 WL31)의 개수는 디바이스의 특성 및 밀도를 고 려하여 다양한 개수로 존재할 수 있다.
이러한 낸드 플래시 메모리 장치를 프로그램하는 방법은 다음과 같다. 특히, 이하에서는 로컬 셀프 부스팅 방법을 이용한 프로그램 금지 방법을 포함하여 설명한다.
먼저, 소스 선택 트랜지스터(SST)의 게이트에 대응하는 소스 선택 라인(SSL)에 접지 전압(0V)이 인가된다. 선택된 비트 라인(BLo)에는 접지 전압(0V)이 인가되고 비선택된 비트 라인(BLe)에는 프로그램 금지 전압으로써 전원 전압(VCC)이 인가된다. 그리고, 드레인 선택 트랜지스터(DST)의 게이트, 즉 드레인 선택 라인(DSL)에 전원 전압(VCC)이 인가된다.
그리고, 프로그램 동작을 실시하고자 하는 메모리 셀(예를 들면 MC31')의 게이트와 연결된 워드 라인(WL31)에 프로그램 전압(Vpgm)이 인가되고, 당해 워드 라인(WL31)과 인접한 워드 라인들(예를 들면 WL30, WL29)에는 프로그램 전압(Vpgm)보다 낮은 패스 전압(Vpass)이 인가된다. 또한, 패스 전압(Vpass)이 인가되는 워드 라인들(WL30, WL29)과 인접한 워드 라인들(예를 들면 WL28, WL27)에는 접지 전압(0V) 또는 패스 전압(Vpass)보다 낮은 고립 전압(Viso)이 인가된다. 고립 전압(Viso)이 인가되는 메모리 셀들(MC27, MC28)은 게이트-소스 채널 사이의 전압차가 문턱 전압보다 낮기 때문에 턴오프된다. 이는 셀프 부스팅되는 메모리 셀의 채널이 프로그램 전압 및 패스 전압이 인가되는 메모리 셀(MC31 내지 MC29)에 한정됨을 의미한다. 따라서, 프로그램 금지된 메모리 셀(MC31 내지 MC29)의 채널 전압(Vch31, Vch30, Vch29)은 인접한 채널과 전기적으로 차단되기 때문에 부스팅되어 증가할 것이다. 이러한 조건에 의하면, 프로그램 금지된 메모리 셀의 플로팅 게이트와 채널 사이에 F-N 터널링이 생기지 않으며, 그 결과 프로그램 금지된 메모리 셀은 초기의 소거 상태로 유지된다.
그런데, 메모리 셀(MC28)의 채널 전압(Vch28)은 게이트에 인가되는 고립 전압(Viso)에 의해 접지 전압(0V) 정도로 고정되지만 메모리 셀(MC29)의 채널 전압(Vch29)은 게이트에 인가되는 패스 전압(Vpass)에 의해 약 8V 정도로 부스팅된다.
그러면, 고립 전압(Viso)이 인가되는 메모리 셀(MC28)과 패스 전압(Vpass)이 인가되는 메모리 셀(MC29) 사이에는, 도 3에 도시한 바와 같이 횡방향의 강한 전기장{메모리 셀(MC28)의 채널전압 0V와 메모리 셀(MC29)의 채널전압 약 8V와의 전압차에 의한 전기장}이 존재한다. 고립 전압(Viso)이 인가되는 메모리 셀(MC28)의 게이트 산화막과 실리콘 기판(Si-Sub) 간의 계면에는 전자와 홀 쌍(e-h pair)의 전류 혹은 GIDL(Gate Induced Drain Leakage)에 의한 누설전류가 발생한다. 이렇게 발생된 홀(hole)은 실리콘 기판(Si-Sub)으로 빠져 나가고, 전자(electron)는 실리콘 기판(Si-Sub)의 표면을 따라 메모리 셀(MC29)쪽으로 이동하게 된다.
또한, 메모리 셀(MC29)의 하부에는 메모리 셀(MC29)의 게이트에 인가되는 패스 전압(Vpass)으로 인하여 종방향의 강한 전기장이 존재한다. 따라서, 메모리 셀(MC29) 쪽으로 이동한 전자들은, 메모리 셀(MC29) 하부에 형성된 강한 종방향의 전기장으로 인하여 메모리 셀(MC29)의 게이트 절연막을 통과하여 메모리 셀(MC29)을 프로그램시키는 핫 캐리어 주입 디스터브가 발생할 수 있다.
도 4는 본 발명의 일실시예에 따라 플래시 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다. 이하에서는, 도 1, 도 2 및 도 4를 참조하여 본 발명의 일실시예에 따라 핫 캐리어 주입 디스터브를 방지할 수 있는 플래시 메모리 장치의 프로그램 방법을 설명한다. 이하에서 설명되는 프로그램 방법은 ISPP 방식의 프로그램 방법이나 MLC 소자에서 실시되는 프로그램 방법에도 적용될 수 있다.
도 1, 도 2 및 도 4를 참조하면, T1 시간 동안, 소스 선택 트랜지스터(SST)의 게이트에 대응하는 소스 선택 라인(SSL)에 접지 전압(0V)이 인가된다. 그리고, 선택된 비트 라인(BLo)에는 접지 전압(0V)이 인가되고 비선택된 비트 라인(BLe)에는 프로그램 금지 전압으로써 전원 전압(VCC)이 인가된다. 그리고, 드레인 선택 트랜지스터(DST)의 게이트에 대응하는 드레인 선택 라인(DSL)에 전원 전압(VCC)이 인가된다. 이는 드레인 선택 트랜지스터(DST)의 소스가 VCC-Vt(Vt는 드레인 선택 트랜지스터의 문턱 전압)까지 이니셜 차징 된 후 드레인 선택 트랜지스터가 턴 오프되도록 한다.
이어서, T2 시간 동안, 프로그램 동작을 실시하고자 하는 메모리 셀(예를 들면 MC31')의 게이트와 연결된 워드 라인(WL31)에 프로그램 전압(Vpgm)이 인가되고, 당해 워드 라인(WL31)과 인접한 워드 라인들(예를 들면 WL30, WL29)에는 프로그램 전압(Vpgm)보다 낮은 패스 전압(Vpass)이 인가된다.
이러한 T2 시간 동안에는, 메모리 셀들(MC29 내지 MC31)의 채널 전압이 부스팅되는 정도는 미약하다. 따라서, 메모리 셀들(MC28, MC27)을 턴오프시켜 부스팅 시키고자 하는 메모리 셀들(MC29 내지 MC31)을 고립시키기 위하여 메모리 셀 들(MC28, MC27)의 게이트들, 즉 워드 라인들(예를 들면 WL28, WL27)에는 접지 전압(0V)이 인가되는 것이 가장 이상적이다. T2 시간 동안에는 메모리 셀들(MC29 내지 MC31)의 채널 전압이 부스팅되는 정도가 미약하기 때문에, 워드 라인들(예를 들면 WL28, WL27)에 접지 전압(0V)이 인가되어도 핫 캐리어 주입 디스터브가 발생할 가능성이 상대적으로 낮다.
그리고, T3 시간 동안, 패스 전압(Vpass)이 인가되는 워드 라인들(WL30, WL29)과 인접한 워드 라인들(예를 들면 WL28, WL27)에는 접지 전압(0V)보다 높고 패스 전압(Vpass)보다 낮은 고립 전압(Viso)이 인가된다. 즉, 고립 전압(Viso)은 프로그램 전압(Vpgm)과 패스 전압(Vpass)이 인가된 후 T2 시간 후에 인가된다. 이와 같이 고립 전압(Viso)를 T2 시간 후에 인가함으로써 부스팅되는 채널 전압과의 차이를 최소한으로 유지시킴으로써 핫 캐리어 주입 디스터브가 발생할 가능성을 낮출 수 있다.
고립 전압(Viso)이 인가되는 메모리 셀들(MC27, MC28)은 게이트-소스 채널 사이의 전압차가 문턱 전압보다 낮기 때문에 계속해서 턴오프 상태가 된다. 이는 셀프 부스팅되는 메모리 셀의 채널은 계속해서 프로그램 전압 및 패스 전압이 인가되는 메모리 셀(MC31 내지 MC29)에 한정됨을 의미한다. 따라서, 프로그램 금지된 메모리 셀(MC31 내지 MC29)의 채널 전압(Vch31, Vch30, Vch29)은 인접한 채널과 전기적으로 차단되기 때문에 계속해서 부스팅되어 증가할 것이다.
이후에, T4 시간 동안, 워드 라인들에 인가된 전압들(Vpgm, Vpass, Viso)은 방전된다.
이러한 조건에 의하면, 핫 캐리어 주입 디스터브가 발생하지 않는 상태에서 프로그램 금지된 메모리 셀의 플로팅 게이트와 채널 사이에 F-N 터널링이 생기지 않아 그 결과 프로그램 금지된 메모리 셀은 데이터가 변하지 않을 수 있다. 즉, 프로그램 동작시 프로그램 전압(Vpgm), 패스 전압(Vpass) 및 고립 전압(Viso)이 인가되는 순서를 조절함으로써, 프로그램 금지셀의 채널 전압을 적절하게 상승시키고 핫 캐리어 인젝션에 의한 프로그램 금지 셀의 문턱 전압 변화를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치를 도시한 회로도이다.
도 2는 도 1의 비선택된 비트 라인과 연결된 스트링의 단면도이다.
도 3은 고립 전압이 인가되는 메모리 셀과 패스 전압이 인가되는 메모리 셀 사이에서 발생하는 핫 캐리어 주입 디스터브를 설명하기 위한 소자의 단면도이다.
도 4는 본 발명의 일실시예에 따라 플래시 메모리 장치의 프로그램 방법을 설명하기 위한 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 셀 블록 110 : 제1 셀 어레이
120 : 제2 셀 어레이

Claims (5)

  1. 선택된 비트 라인에는 접지 전압을 인가하고, 비선택된 비트 라인에는 제1 전압을 인가하고, 드레인 선택 라인에는 제2 전압을 인가하는 단계;
    상기 제2 전압을 인가한 후 선택된 워드 라인에 프로그램 전압을 인가하여 프로그램 동작을 실시하되, 상기 선택된 워드 라인과 인접한 워드 라인들에는 패스 전압을 인가하고 상기 패스 전압이 인가되는 워드 라인들과 인접한 워드 라인들에는 제3 전압을 인가하여, 상기 프로그램 전압 또는 상기 패스 전압이 게이트로 인가되며 상기 비선택된 비트 라인과 연결된 메모리 셀들의 채널 전압이 선택적으로 부스팅되는 단계; 및
    상기 채널 전압이 부스팅된 후 상기 제3 전압이 인가되는 상기 워드 라인들에 상기 제3 전압보다 높고 상기 프로그램 전압보다 낮은 제4 전압을 인가하는 단계를 포함하는 플래시 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서,
    상기 제3 전압 또는 제4 전압은 인가되는 메모리 셀을 턴오프시키기 위한 전압인 플래시 메모리 장치의 프로그램 방법.
  3. 제1항에 있어서,
    상기 제3 전압은 접지 전압(0V)인 플래시 메모리 장치의 프로그램 방법.
  4. 제1항에 있어서,
    상기 제4 전압은 접지 전압(0V)보다 높고 프로그램 전압보다 낮은 전압인 플래시 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서,
    상기 제1 전압 또는 상기 제2 전압은 전원 전압(VCC)인 플래시 메모리 장치의 프로그램 방법.
KR1020080076370A 2008-08-05 2008-08-05 플래시 메모리 장치의 프로그램 방법 KR20100016758A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076370A KR20100016758A (ko) 2008-08-05 2008-08-05 플래시 메모리 장치의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076370A KR20100016758A (ko) 2008-08-05 2008-08-05 플래시 메모리 장치의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20100016758A true KR20100016758A (ko) 2010-02-16

Family

ID=42088588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076370A KR20100016758A (ko) 2008-08-05 2008-08-05 플래시 메모리 장치의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20100016758A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962326A (zh) * 2017-05-25 2018-12-07 旺宏电子股份有限公司 感测放大器以及用于其位线电压补偿的方法
WO2020171872A1 (en) * 2019-02-21 2020-08-27 Sandisk Technologies Llc Memory device with charge isolation to reduce injection type of program disturb

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962326A (zh) * 2017-05-25 2018-12-07 旺宏电子股份有限公司 感测放大器以及用于其位线电压补偿的方法
CN108962326B (zh) * 2017-05-25 2021-03-05 旺宏电子股份有限公司 感测放大器以及用于其位线电压补偿的方法
WO2020171872A1 (en) * 2019-02-21 2020-08-27 Sandisk Technologies Llc Memory device with charge isolation to reduce injection type of program disturb

Similar Documents

Publication Publication Date Title
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US7852682B2 (en) Flash memory device and program method of flash memory device using different voltages
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
US8437199B2 (en) Semiconductor memory device and method of erasing the same
US8638609B2 (en) Partial local self boosting for NAND
US20130163345A1 (en) Semiconductor memory device and method of operating the same
US7672169B2 (en) Nonvolatile semiconductor memory and driving method thereof
US8520438B2 (en) Program method of nonvolatile memory device
TWI385664B (zh) 用於非揮發性記憶體儲存元件之混合式程式化方法
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
KR101098695B1 (ko) 비휘발성 반도체 메모리
US8050088B2 (en) Programming method of non-volatile memory device
US7768833B2 (en) Method of programming non-volatile memory device
JP2009205728A (ja) Ｎａｎｄ型不揮発性半導体メモリ
US20090091975A1 (en) Non-volatile memory device and operation method of the same
JP2011076678A (ja) 不揮発性半導体記憶装置
JP5657063B2 (ja) 半導体記憶装置
US7990770B2 (en) Method of programming nonvolatile memory device
KR20090019718A (ko) Ｎａｎｄ형 불휘발성 반도체 메모리
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR101036300B1 (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR20100016758A (ko) 플래시 메모리 장치의 프로그램 방법
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
KR20060099934A (ko) 불휘발성 메모리 소자의 프로그램 동작시 누설 전류 방지방법
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination