CN108962326A - 感测放大器以及用于其位线电压补偿的方法 - Google Patents

Abstract

一种感测放大器包含第一位线驱动器以及第二位线驱动器。第一位线驱动器耦接至第一位线，设定所述第一位线进行快速传送写入(fast‑pass‑write；FPW)操作。第二位线驱动器耦接至第二位线，设定所述第二位线执行编程操作。其中，所述第一位线邻近所述第二位线配置，且所述第二位线驱动器在所述FPW操作期间调整所述第二位线的电压电平。

Description

感测放大器以及用于其位线电压补偿的方法

技术领域

本发明涉及一种感测放大器以及一种用于其位线电压补偿的方法。且特别涉及一种通过感测放大器给快速传送写入位线补偿电压的方法。

背景技术

在非易失性存储器中，基于具有大电容值的寄生电容器存在于位线之间，用于设定位线处的电压电平的较长充电/放电时间因此是必要的。特别是，在快速传送写入(FPW)操作中，位线可操作在被屏蔽(浮接偏压)、编程或FPW编程的状态下。而如前述论述的操作中，位线之间的负载会不相同。因此，在现有技术中，在FPW操作情况下，无法针对位线电压设定合适的电压值，在成降低FPW操作效率的降低。

发明内容

本发明是针对一种感测放大器以及一种用于位线电压补偿的方法，其可补偿快速传送写入位线上的电压。

本发明提供包含第一位线驱动器以及第二位线驱动器的感测放大器。所述第一位线驱动器耦接至第一位线，且设定所述第一位线进行快速传送写入(FPW)操作。所述第二位线驱动器耦接至第二位线，且设定所述第二位线进行编程操作。所述第一位线邻近所述第二位线配置，且所述第二位线驱动器调整所述第二位线的电压电平以将所述第一位线的电压电平升高补偿的电平。

本发明提供用于位线电压补偿的方法，包含：设定第一位线进行快速传送写入(FPW)操作；设定第二位线进行编程操作；以及，在所述FPW操作的期间调整所述第二位线的电压电平。其中，所述第一位线邻近所述第二位线配置。

根据以上描述，在本发明中，本发明的感测放大器提供多个位线驱动器。若第一位线为FPW位线，则邻近第一位线的位线驱动器调整邻近位线的电压电平以用于通过电容性耦合效应补偿FPW位线上的电压。

为让本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图作详细说明如下。

附图说明

图1说明根据本发明内容的实施例的用于非易失性存储器的感测放大器的示意图。

图2A说明根据本发明内容的实施例的在非易失性存储器中的多个邻近位线的示意图。

图2B说明根据本发明内容的实施例的非易失性存储器的横截面。

图3说明根据本发明内容的实施例的感测放大器的示意图。

图4A说明根据本发明内容的实施例的感测放大器的示意图。

图4B至图4D说明本发明内容的在图4A中的感测放大器的操作图。

图5说明根据本发明内容的实施例的感测放大器的波形图。

图6说明根据本发明内容的实施例的用于位线电压补偿的方法的流程图。

【符号说明】

100、300：感测放大器

110、120、130、310：位线驱动器

320：锁存器

330：感测电路

340：参考电压提供器

411-413：位线驱动器

S610-S640：步骤

BL、BL1-BL3：位线

BLC1、BLC2：位线控制信号

BLDC：传送控制信号

C12、C13、CG12、CG13：寄生电容器

CH1-CH3：通道

DLB、DLB1-DLB3：数据信号

ED：端点

FG1：浮接栅极

ISO：隔离信号

LL、ML、HL：曲线

M1、M4：数据控制开关

M11-M13、M41-M43：数据控制开关

M2：位线控制开关

M3：旁路开关

M5：位线箝位器

M51-M53：位线箝位器

MC0-MC5：存储器单元

MS1-MSN：存储器串

MX：隔离开关

PW1：参考电压

SSL：串选择信号

SSW1-SSW3：串选择开关

SW、SWG：晶体管开关

t0、t1、t2、t3、t4、t5：时间

VBL1-VBL3：电压

VDD：第一电压

具体实施方式

参看图1，图1说明根据本发明内容的实施例的用于非易失性存储器的感测放大器的示意图。感测放大器100包含多个位线驱动器110至130。位线驱动器110至130分别耦接至多个位线BL1至BL3。位线BL1至BL3分别经由多个串选择开关SSW1至SSW3分别耦接至多个串MS1至MS3。位线驱动器110至130可分别调整位线BL1至BL3上的电压状态。将位线驱动器110作为实例，位线驱动器110可增大位线BL1上的电压电平，减小位线BL1上的电压电平，或使位线BL1浮接。本实施例中，非易失性存储器可为(但不限于)NAND闪存。

在此实施例中，位线BL1配置于非易失性存储器中的位线BL2与BL3之间，且位线BL2以及BL3上的电压变化可经由位线BL1与BL2之间以及位线BL1与BL3之间的寄生电容而耦接至位线BL1。

参看图2A以及图2B。图2A说明根据本发明内容的实施例的在非易失性存储器中的多个邻近位线的示意图，以及图2B说明根据本发明内容的实施例的非易失性存储器中的沿着图2A的线A-A′的横截面。在图2A中，说明三个存储器串MS1至MS3，且存储器串MS1至MS3分别耦接至位线BL1至BL3。以存储器串MS2为范例。存储器串MS2包含串联耦接的晶体管开关SW、多个存储器单元MC1至MC5以及另一晶体管开关SWG。寄生电容器C12存在并耦接于位线BL1与BL2之间，且另一寄生电容器C13存在并耦接于位线BL1与BL3之间。此外，在图2B中，在系结至位线BL1的通道CH1上的浮动栅极FG1与系结至位线BL2的通道CH2之间存在寄生电容器CG12，且在浮动栅极FG1与接至位线BL3的通道CH3之间存在另一寄生电容器CG13。

再次参看图1、图2A以及图2B，通常，在快速传送写入(FPW)操作期间，可将位线BL1选择为用于FPW操作的FPW位线，且可将位线BL1以及BL3中的每一个选择为编程位线或屏蔽位线。根据位线BL2以及BL3上的不同电压状态，在位线BL1上可呈现出不同的负载。

在本发明内容的第一情况下，将位线BL1以及BL3中的一个选择为用于编程操作的编程位线。举例而言，若位线BL3为编程位线，在FPW操作的开始时间，位线BL3上的电压固定至参考电压，等于并联耦接的电容器C13与CG13的电容值的中负载被承载在FPW位线(位线BL1)上。如此一来，为了将位线BL1上的电压设定至用于FPW操作的适当电压，位线驱动器130可通过将位线BL3上的电压升高补偿电压来调整位线BL3上的电压状态。通过耦合位线BL3上的增大的补偿电压来升高位线BL1上的电压，使位线BL1上的电压可更接近适当电压。

在本发明内容的第二情况下，若将位线BL1以及BL3中的一个选择为用于编程操作的编程位线，且将另一个选择为编程位线或屏蔽位线。当在位线BL1上应用FPW操作的开始时间时，分别对位线BL1以及BL3两者施加两个固定参考电压，且位线BL1上的电容等于并联耦接的电容器C12、C13、CG12以及CG13的电容。即，对于FPW操作，在FPW位线(位线BL1)承受重负载。在此情况下，若位线BL2以及BL3两者皆为编程位线，则位线驱动器120以及130通过在FPW操作期间将位线BL2以及BL3上的电压增大一个补偿电压来分别调整位线BL2以及BL3上的电压状态。若位线BL2为编程位线且位线BL3为屏蔽位线，则位线驱动器120可通过在FPW操作期间将位线BL2上的电压电平增大补偿电压来调整位线BL2上的电压状态。

如此一来，通过耦合位线BL2以及BL3上的升高的补偿电压，可进一步升高位线BL1上的电压电平，且位线BL1上的电压电平可更接近用于FPW操作的适当电压。

在本发明内容的第二情况下，举例而言，若将位线BL2选择为屏蔽位线，且将位线BL3选择为编程位线。为了在FPW操作期间减小位线BL2上的负载，位线驱动器120可通过在FPW操作期间使位线BL2浮接来进一步调整位线BL2上的电压状态。由于使位线BL2浮接，基于串联配置，可减小由电容CG12以及C12贡献至位线BL1上的电容。接着，位线驱动器130可通过使位线BL3上的电压升高一个补偿电压来调整位线BL3上的电压。藉此，通过耦合位线BL3上的升高的补偿电压来升高位线BL1上的电压电平，且位线BL1上的电压可接近用于FPW操作的适当电压。

在本发明内容的第三情况下，若位线BL2以及BL3两者皆为屏蔽位线，则位线驱动器120以及130可通过使位线BL2以及BL3浮接来调整位线BL2以及BL3的电压状态。在此情况下，通过使位线BL2以及BL3浮接使得将等效电容器C12与C13相互串联连接，位线BL1上的负载变为较轻的负载，而使在位线BL1上可良好地操作FPW操作。

参看图3，图3说明根据本发明内容的实施例的感测放大器的示意图。感测放大器300包含位线驱动器310、感测电路330、多个锁存器320以及参考电压提供器340。位线驱动器310耦接至位线BL，位线BL耦接至多个串MS1至MSN。位线驱动器310包含数据控制开关M1以及M4、位线箝位器M5、隔离开关MX、位线控制开关M2以及旁路开关M3。数据控制开关M1耦接于第一电压VDD与位线控制开关M2之间，且由数据信号DLB控制。第一电压VDD可为感测放大器300的操作电压。位线控制开关M2耦接于数据控制开关M1与端点ED之间，且由位线控制信号BLC2控制。位线箝位器M5耦接于端点ED与隔离开关MX之间，且由另一位线控制信号BLC1控制。旁路开关M3耦接于端点ED与数据控制开关M4之间，且由传送控制信号BLDC控制。数据控制开关M4耦接于旁路开关M3与参考电压PW1之间，且由数据信号DLB控制。此外，隔离开关MX耦接于位线BL与位线箝位器M5之间，且由隔离信号ISO控制。参考电压提供器340耦接至位线驱动器310用于提供参考电压PW1。

感测电路330可包含晶体管(未绘示)。在编程操作期间，感测电路330的晶体管可断开，使得锁存器320与位线驱动器310隔离。锁存器可因此用以执行诸如并行数据处理的另一过程。

位线驱动器310可通过接通隔离开关MX、位线箝位器M5、数据控制开关M1以及位线控制开关M2且切断数据控制开关M4以及旁路开关M3中的至少一个来根据第一电压VDD上拉位线BL上的电压。位线驱动器310可通过接通隔离开关MX、位线箝位器M5、数据控制开关M4以及旁路开关M3且切断数据控制开关M1来根据参考电压PW1下拉位线BL上的电压。位线驱动器310也可通过切断位线箝位器M5来使位线浮接。

在此实施例中，可通过晶体管形成数据控制开关M1以及M4、位线箝位器M5、隔离开关MX、位线控制开关M2以及旁路开关M3中的所有者。数据控制开关M1可为P型晶体管，且数据控制开关M4、位线箝位器M5、隔离开关MX、位线控制开关M2以及旁路开关M3可为N型晶体管。

参看图4A至图4D以及图5，描述感测放大器300的详细操作。图4A说明根据本发明内容的实施例的感测放大器的示意图，图4B至图4D说明本发明内容的在图4A中的感测放大器的操作图，且图5说明根据本发明内容的实施例的感测放大器的波形图。在此实施例中，请再次参看图4A，三个位线驱动器411至413分别对位线BL1至BL3操作不同的操作。在位线驱动器411至413中，旁路开关、位线控制开关以及隔离开关在操作期间始终接通。位线驱动器411包含由数据信号DLB1控制的数据控制开关M11以及M41，以及由位线控制信号BLC1控制的位线箝位器M51。位线驱动器412包含由数据信号DLB2控制的数据控制开关M12以及M42，以及由位线控制信号BLC1控制的位线箝位器M52。位线驱动器413包含由数据信号DLB3控制的数据控制开关M13以及M43，以及由位线控制信号BLC1控制的位线箝位器M53。响应于串选择信号SSL控制串选择开关SSW1至SSW3。

参看图4B至图4D，在一个实施例中，将位线BL1选择为编程位线，将位线BL2选择为屏蔽位线，且将位线BL3选择为FPW位线。参看图5，在初始时间周期中，在时间间隔t0至t1期间，将位线BL1至BL3上的所有电压VBL1至VBL3保持在低电压(例如，0V)。

仍然参看图4B以及图5，在第一时间周期中，在时间间隔t1至t2期间，位线箝位器M51至M53完全接通，同时施加具有相对高电压电平的位线控制信号BLC1，响应于数据信号DLB2、DLB1以及DLB3分别接通数据控制开关M12、M41以及M43，且响应于数据信号DLB2、DLB1以及DLB3分别断开数据控制开关M42、M11以及M13。在第一时间周期中，通过接通开关M12以及M52朝向第一电压VDD上拉屏蔽位线(位线BL2)上的电压VBL2，且将位线BL2上的电压VBL2充电至第一电压VDD。将FPW位线(位线BL3)上的电压VBL1以及编程位线(位线BL1)上的电压VBL3保持在参考电压PW1。在第一时间周期期间，可将参考电压PW1保持在低电压(例如，接地电压)。

仍然参看图4C以及图5，在第二时间周期中，在时间间隔t2至t3期间，将位线控制信号BLC1逐渐减小至临限电压Vx。在时间点t2，由于已将位线箝位器M52的两个端(源极端以及漏极端)充电至第一电压VDD，因此断开位线箝位器M52，因为位线控制信号BLC1的电压小于在开关52的源极端处的电压。因此，相应地使屏蔽线(位线BL2)上的电压状态VBL2浮接。

再参看图4C以及图5，在第三时间周期中，在时间间隔t3至t4期间，断开数据控制开关M43，且响应于数据信号DLB3接通数据控制开关M13。在此时间周期，在第三时间周期期间逐渐增大位线控制信号BLC1的电压，且针对FPW操作增大位线BL3上的电压VBL3。

在第三时间周期期间，在一个实施例中，位线控制信号VBLC1的电压等于VFPW+Vth，其中VFPW为用于位线BL3上的FPW操作的电压电平且设定至(例如)0.6V，且Vth为位线箝位器M53的晶体管的临界电压。具体言之，由于在FPW位线上存在不同负载需求(例如，请见BL3)，因此位线BL3上的电压VBL3的电压曲线可为曲线LL、ML以及HL中的一个。

在图5中，曲线LL、ML以及HL分别对应于轻负载需求、中间负载需求以及重负载需求。不同负载需求由进行FPW操作的位线上的等效电容来决定。针对图5中绘示的曲线ML以及HL，其表示在第三时间周期期间，在FPW操作下，位线BL3上的电压不能被充电至预定电压电平VFPW。

仍然参看图4D以及图5，在第四时间周期期间，在时间间隔t4至t5期间，将参考电压PW1增大补偿电压VPW1。在此实施例中，可经由数据控制开关M41以及位线箝位器M51将补偿电压VPW1施加至编程位线(例如，位线BL1)。此外，位线BL1上的补偿电压VPW1可耦接至位线BL3，且在FPW操作下，位线BL3上的电压VBL3进一步增大以达到预定电压VFPW，使得可因此在第四时间周期期间增大电压VBL3的充电速度。除此之外，由于在第四时间周期中使位线VBL2上的电压状态浮接，因此通过位线BL1上的补偿电压VPW1的耦合效应增大位线VBL2上的电压VBL2。位线BL2可较佳的被屏蔽。

具体言之，可根据适当电压VFPW以及FPW位线与其邻近位线之间的电容值判定补偿电压VPW1的电压电平。举例而言，对于在第四时间周期期间在图5的曲线HL中绘示的重负载需求，可将位线BL3上的电压VBL3进一步增大补偿的电压电平ΔV。在本实施例中，补偿的电压电平ΔV＝VFPW*a+∑VPW1*CP，其中a＜1，CP为FPW位线与一个邻近编程位线之间的耦接率，且根据FPW位线与其邻近位线之间的电容值判定耦接率CP。在一些实施例中，当存在邻近FPW位线的多个编程位线时，需要和运算符(∑)。

参看图6，图6说明根据本发明内容的实施例的用于位线电压补偿的方法的流程图。执行步骤S610以用于设定第一位线进行FPW操作。执行步骤S620以用于设定第二位线进行非FPW操作的第一操作。执行步骤S630以用于设定第三位线进行非FPW操作的第二操作。执行步骤S640以用于分别调整第二位线以及第三位线的电压状态以将第一位线的电压电平升高补偿的电平。

本实施例中，不需要依序执行步骤S610至S630。可通过参照图4A至图4D以及图5的实施例实现步骤S610至S630的细节操作顺序，且此处不重述更多描述。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种感测放大器，适于非易失性存储器，包括：

第一位线驱动器，耦接至第一位线，设定所述第一位线进行快速传送写入操作；以及

第二位线驱动器，其耦接至第二位线，设定所述第二位线进行编程操作，

其中，所述第一位线邻近所述第二位线配置，且所述第二位线驱动器在所述快速传送写入操作期间调整所述第二位线的电压电平。

2.如权利要求1所述的感测放大器，其中若所述第二位线驱动器针对所述编程操作设定所述第二位线，则所述第二位线驱动器在所述快速传送写入操作期间将所述第二位线自参考电压调整至补偿电压，

其中，所述补偿电压根据所述第一位线与所述第二以及第三位线之间的电容值来决定。

3.如权利要求1所述的感测放大器，进一步包括：

第三位线驱动器，耦接至邻近所述第二位线配置的第三位线，其中若所述第三位线驱动器设定所述第三位线进行屏蔽操作，则所述第三位线驱动器使所述第三位线浮接，且在使所述第三位线浮接后，所述第二位线驱动器进一步将所述第二位线自参考电压调整至补偿电压。

4.如权利要求3所述的感测放大器，若各所述位线被屏蔽，则对应的位线驱动器在第一时间周期期间依据第一电压对屏蔽位线充电，且在第二时间周期期间使所述屏蔽位线浮接，

其中，所述第一时间周期以及所述第二时间周期依序设置。

5.如权利要求4所述的感测放大器，若各所述位线被快速传送写入，则对应的位线驱动器在所述第一时间周期以及所述第二时间周期期间将参考电压提供至快速传送写入位线，且在第三时间周期期间将快速传送写入电压提供至所述快速传送写入位线，

其中，所述第一时间周期、所述第二时间周期以及所述第三时间周期依序设置。

6.如权利要求5所述的感测放大器，若各所述位线被编程，则对应的位线驱动器在所述第一时间周期、所述第二时间周期以及所述第三时间周期期间将所述参考电压提供至编程位线，且在第四时间周期期间将补偿电压提供至所述编程位线，

其中，所述第一时间周期、所述第二时间周期、所述第三时间周期以及所述第四时间周期依序设置。

7.如权利要求6所述的感测放大器，其中各所述位线驱动器包括：

第一数据控制开关，耦接于所述第一电压与一端点之间，且由受控于第一数据信号；

位线箝位器，其耦接于所述端点与对应的位线之间，且受控于第一位线控制信号；以及

第二数据控制开关，其耦接于所述端点与所述参考电压之间，且受控于第二数据信号。

8.一种用于位线电压补偿的方法，其适于非易失性存储器，包括：

设定第一位线进行快速传送写入操作；

设定第二位线进行编程操作；以及

在所述快速传送写入操作期间调整所述第二位线的电压电平，

其中，所述第一位线邻近所述第二位线配置。

9.如权利要求8所述的用于位线电压补偿的方法，其中在所述快速传送写入操作期间调整所述第二位线的电压电平的步骤包括：

将所述第二位线自参考电压调整至补偿电压，

其中根据所述第一位线与所述第二以及第三位线之间的电容值以决定所述补偿电压。

10.如权利要求8所述的用于位线电压补偿的方法，进一步包括：

通过使邻近所述第二位线配置的第三位线浮接，以设定所述第三位线进行屏蔽操作；以及

在使所述第三位线浮接后，将所述第二位线的所述电压电平自参考电压调整至补偿电压。