CN1469455A - 用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 - Google Patents
用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 Download PDFInfo
- Publication number
- CN1469455A CN1469455A CNA02126452XA CN02126452A CN1469455A CN 1469455 A CN1469455 A CN 1469455A CN A02126452X A CNA02126452X A CN A02126452XA CN 02126452 A CN02126452 A CN 02126452A CN 1469455 A CN1469455 A CN 1469455A
- Authority
- CN
- China
- Prior art keywords
- bit line
- voltage
- storage area
- programming
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种存储器单元选择的方法,及获得宽编程带宽及EEPROM清除性能的操作,在取读期间,可同时选择在一存储器单元中的两储存区,再者,在编程期间,产生电流流动的能量来源可动态的从已选取位线上的储存电荷而获得,若位线电容无法足够提供一所需的电荷,从未选取位线借用额外的位线电容,或可使用一源极输出晶体管。
Description
发明领域
本发明涉及非易失性存储器储存,并且特别涉及MONOS存储器。
现有技术说明
双MONOS存储器单元近来被揭露于美国专利第6,255,1662B1号(0gura等)(系针对一种非易失性存储器单元及存储器阵列及一种其编程的方法)、美国专利第6,248,633B1号(Ogura等)(系针对一种制造、编程及操作一双位多层弹道MONOS存储器之过程)、美国专利申请案第09/595,059号(于2001年3月19日提出申请)(系针对非易失性存储器单元及存储器阵列、及其操作方法)、及美国专利申请案第10/005,932号(2001年12月5日提出申请)(系针对非易失性存储器之阵列组织及操作方法)中。图1A及图1B是显示两种MONOS型存储器之示意图,图1A显示扩散位结构、及图1B显示一金属位结构,在任一形式的存储器阵列中,位线垂直地与存储器单元的位扩散区连接,且被三个串联的晶体管隔开:一控制栅极存储器晶体管、一字栅极选取晶体管、及另一个控制栅极存储器晶体管。字栅极作为一存储器单元选择器,且被相邻存储器单元共同使用,字栅极水平地与字线连接,控制栅极具有一底部氮氧化物(ONO)膜,其可能捕获电子以储存数据,一控制栅极在两个各别区中可捕获电子,且由两个各别的晶体管表示之,其栅极可物理性地或电性地连接在一起,以分享相同的控制栅极电压。
图2是显示一个字线的横剖面图,在一个单独的存储器单元内(单元1),会有一控制栅极CG1、及一位扩散区BL1、及两个半字栅极,在控制栅极CG1下,会有两存储器氮化物储存区(NSS)M2及M3,电子被注入到储存区中,以提高含有M2及M3元件的临限电压,且由此进行储存区编程。由于底部的氮化物储存区及沟道区很短,所以双MONOS单元的注入装置称之为弹道沟道热电子(CHE),电子注入具有很高的效率,约在1E-4的级数,其因为短沟道提供较少的电子对电子散射的能量衰减,更多使用CHE的常规平浮置栅极元件具有1E-6到1E-10级数的注入效率。在编程期间,是需要高电压的,这些高电压由电荷泵电路所提供的。常规使用CHE的元件的特征是100uA/单元级数的高编程电流、及10到数百微秒的编程时间。一次可编程的单元数量被限制;因此,单元数量由电荷泵最高电流限制。
为了要清除(其降低存储器单元(CELL1)的临限值),在控制栅极CG1及位扩散区BL1之间施加一高电场,以便感应福勒-诺得汉隧穿(FN)或热空穴注入、或其结合,而穿过在氮化物及扩散区间的氧化物。在此步骤中,一个约-2V的负电压施加于控制栅极CG1上,及一个约4V的正电压施加于位扩散区BL1上,在显示于图1的存储器阵列组织中,有两个氮化物储存区M2及M3(其共享相同控制栅极CG1及相同位扩散区BL1)通常在一个操作中一起被清除掉。
然而,在编程操作中,共享相同控制栅极及相同位扩散区的两氮化物储存区,会相互个别地被编程。一个双MONOS存储器阵列剖面图的编程状态实施例提供于图3,为了要编程已选取存储器单元(CELL1)的已选取右氮化物储存区M3,则将控制栅极CG1提高到+5V,位扩散区BL1的电压是由编程数据而决定的,通常,位线连接到一编程数据锁存器,若要编程单元到一个逻辑“0”时,则将扩散区BL1提高到+5V,否则,若编程数据为一个逻辑“1”时,则BL1的电压为0V,将相邻右区位线BL2接地。当字线电压提高到约1.2V的电压时,将在字栅极下的沟道打开,且从沟道注入电子到已选取储存区M3的氮化物上。为了要抑制在相同存储器单元(CELL1)内左区储存区M2的编程,当M1储存区的临限值大于0时,将左相邻位线BL0及相邻左控制栅极CG0接地,以防止电流在BL0及BL1之间流动。
然而,甚至一个在BL0及BL1间的少量电流会造成一个严重的编程干扰状态,对于此原因,若有任何可能将M1储存区以一个负临限电压而成为一个完成清除的单元时,为了关闭字栅极元件的BL0到BL1电流,最好将BL0的电压提高到字栅极电压(约1.2V)。
在编程期间,为了编程在存储器单元中的一个氮化物储存区时,将两控制栅极CG[N]及CG[N+1]分别提高到3V及5V,为了隔离仅对一已选取氮化物储存区的编程,必须将相邻控制栅极CG[N-1]及CG[N+2]接地。如同常规所描述的双MONOS存储器阵列,最小控制栅极解码须为四个单元,最小位线解码单元亦为四个单元,且在紧邻已选取单元的相邻位线需要提高到靠近字线电压,以便在编程期间为了保护预防一个过度清除单元电流。
图4提供在清除期间存储器单元(CELL1)的电压状态实施例,一个约-2V的负电压施加于控制栅极CG1上,且一个约5V的正电压施加于位线BL1上,将电子从氮化物储存层喷射到位线上。美国专利申请案第10/005,932号(于2001年12月5日提出申请),是针对其他可能清除的装置,如结合字线电压辅助的热空穴清除,通过将已选取字线偏压成为一个负电压且将另一个字线偏压成为一个正电压,可加速已选取字线的清除动作且抑制未选取线,因此,此变成有可能选择性清除与一字节或甚至一单独存储器单元一样小的数据增加量。
短沟道氮化物储存区的特征(实现于双MONOS单元中)是具有极高的编程效率及清除效率。
发明内容
本发明之一主要目的,是同时选取包含于一MONOS存储器单元中的两个氮化物储存区,以用于读取、编程、及清除操作。
本发明之另一目的,是编程包含于一MONOS存储器单元中的氮化物储存区。
本发明之又一目的,是同时编程包含于一MONOS单元中的多个氮化物储存区。
本发明之又一目的,是使用位线电容,以提供一个编程操作的电荷。
本发明之又一目的,是使用位线选择器栅极作为一源极输出,以控制存储器单元漏极电压,且降低需要供应存储器区编程单元电流的所需位线电容。
本发明之又一目的,是使用位线选择器栅极,以选择次位线,而降低位线电容。
本发明之又一目的,是使用一个降低位线电容的较高电压,以编程MONOS存储器单元的氮化物储存区。
本发明之又一目的,是使用位线电容上的电荷,通过供应单元所需的一部分编程电流,以增补一高电压源或电荷泵,且因此降低电荷泵或高电压源的所需电流。
本发明之又一目的,是从未选取位线中借用电容,以产生足够的电容,而提供一个编程操作的总电荷。
本发明之又一目的,是切断要编程位线的位线源极,且然后使用位线电荷,以编程一双MONOS存储器单元区。
本发明介绍一种存储器单元结构及用法的新颖方法,其中可在一个操作中分别地编程存储器单元中的两氮化物储存区,通过此方法,相较于现有技术的编程步骤,由于最小解码单位从四个单元改变到两个单元,可加倍编程宽度。
一个改进编程带宽的方法来自于阵列组织的使用。提供了实现该改进的过程。可在单独操作中各别地编程单独存储器单元中的两个氮化物储存区,其是通过将已选取单元的位线电压校准为一个高电压,且然后决定编程数据上的左及右相邻位线的电压状态,因此,可各别地编程在相同控制栅极下的两个相邻存储器元件,相较于现有技术编程方法立刻加倍编程带宽。
由数据宽度除以编程速度的商数而决定编程带宽,为了改进编程带宽,此需要增加立刻编程的单元数量、及降低编程的时间,本发明提供改进编程带宽的方法。
电荷泵电流限制会造成编程带宽的一般限制,因双MONOS元件的高注入效率的关系而可防止发生,再者,编程数据锁存器无须输出高电压,其会降低电路复杂性,在编程期间源极输出或漏极电流载入元件的使用用以限制位线电流,亦为一个控制及降低所需的编程电流的方法,且使变形的电荷泵变小。
施加电压于相邻已选取单元的未选取单元上,提供一个电流源极,以编程一已选取单元,当相邻单元的位线约为0V时,一个电流将在已选取单元的位线及未选取单元的位线之间流动,因此,编程已选取单元中的氮化物储存区,其高于电流区。当相邻未选取单元的位线约为或高于字线电压时,则将不会有电流且不会编程已选取单元的氮化物储存区。
位线的电容用于提供一个高能量电子的来源,以编程MONOS存储器单元的储存区,未选取位线的电容耦合到一已选取位线,以提供足够编程一储存区的能量,此通过使用位线栅极而完成,该位线栅极选择位线的多个部分,且提供共享未选取位线及已选取位线的电容,以便未选取位线的电容可用于提供连接到已选取位线的存储器单元的编程能量。
提供电流以编程存储器单元的位线,首先充电成为一个高电压,可将一个连接电荷源极及位线的开关栅极打开,且在位线上的电荷用于编程存储器单元的氮化物储存区,若位线电荷并不是使用作为以编程存储器单元的高能量电子总源极,位线电荷可用于减少需要高电压源极的电流,再者,开关栅极可用于作为一源极输出,以控制位线的电压,其提供高电压源极的电压波动的更大容限,且仍然保持绝佳的控制性,这些控制性及动态电压充电概念更进一步延伸到清除操作及多层编程。
附图简单说明
本发明的方法的特征与优点将由下列配合附图的说明而更清楚地被了解,包括有:
图1A是显示一部分的存储器或MONOS存储器单元的现有技术结构之结构示意图,排列为一位线结构。
图1B是显示一部分的存储器或MONOS存储器单元的现有技术结构之结构示意图,排列为一金属线结构。
图2是显示现有技术存储器单元的行之横剖面图。
图3是显示现有技术存储器单元的行之横剖面图、及编程操作的电压状态。
图4是显示现有技术存储器单元的行之横剖面图、及清除操作的电压状态。
图5A是显示本发明编程操作的电压状态及存储器单元的行之横剖面图。
图5B是显示实施本发明动态编程概念之结构示意图。
图6是显示本发明之结构示意图,把位线细分为位线选择晶体管。
图7是显示存储器单元的行之横剖面图、及清除操作的电压状态,用于保护本发明的编程干扰。
图8是显示字栅极电压效率的硬件结果、及本发明最终编程临限的编程电流。
图9是显示一个恒流电源连接到本发明的一位线,以辅助控制需要编程一单元的电流。
图10A是显示一环绕本发明的储存区的区域之横剖面图。
图10B到10D是显示电子分布且在一控制栅极偏压5V的CHE温度之结构示意图。
图11A图及11B是显示捕获电子分布及控制栅极偏压6.5V的CHE温度之位置。
优选实施例说明
在清除、编程及读取期间,在一单独存储器单元中的两氮化物储存区,可同时选择作为一个单元,一单独存储器单元可如同现有技术描述般的被清除掉,此外,因为短沟道氮化区储存具有很高的清除效率,所以清除时间是很快速的,且可通过在已选取位线及控制栅极线上分别施加正及负电压而动态地进行之,然后让它们浮置。
在一个单一的操作中各别地读取两个区,其是通过将已选取单元的位线电压调整到一个低电压,而在已选取控制栅极上施加一选择电压,以压垮与单元相邻的控制栅极,且然后提高字栅极电压。在已选取位线两侧的两位线电压或电流,可通过两个别的读出放大器而监测出来,以决定两储存区的存储器状态。
在一单独存储器单元中的两储存区,也可在一单一操作中而单独地被编程,其是通过将已选取单元的位线电压调整到一个高电压,然后决定编程数据上左及右相邻位线的电压状态。图5A图是显示在一双MONOS存储器单元中同时编程两个氮化物储存区的电压状态,扩散位阵列进行的相对应图示显示于图5B,其中M0、M1、M2、M3、M4、M5、M6、及M7是单元的氮化物储存区,连接到一字线WM0且具有位线BL0、BL2及BL3、及控制栅极CG0、CG1、CG2、及CG3。存储器单元(单元1)为已选取单元,其包含有氮化物储存区M1及M3。为了要编程M2及M3,一个高电压(5V)施加于CG1上,且一个压跨电压(3V)施加于CG0及CG2上,将位线BL1提高到一个高电压(5V),且一解码器控制个别的编程锁存器,依编程值的M2及M3而定,以分别连接电压到BL0及BL2。若要编程的数据为一逻辑“0”时,则BL0或BL2的电压为0V,且当可使用字线时,则编程电流在0V位线及高电压(5V)之间流动。若数据为一逻辑“0”时,BL0及BL2的位线电压设定为一个约或大于已选择性字栅极线WL0电压的电压,其为了抑制编程电流。一逻辑“1”的位线电压状态被考虑为“编程抑制”。位线解码器可分别控制BL0及BL2的位线电压,且可各别地在相同编程操作中编程两氮化物储存区M2及M3的数据。
应该注意的是,除非已知在电压状态间明确的关系,在此专利的电压中是用于简单解释的近似值,且不应为限制为任何形式。
此可将低临限值“1”单元的临限值减少到一个极低或甚至为负的值,是为了增加高速应用的单元电流。在此过度清除单元中,次临限漏电将成为个重要的问题。参阅图7,若储存区M6可能成为一个具有一负临限值的过度清除时,在相邻单元(单元1)编程期间,一个小沟道电流或次临限电流甚至可增加临限值或造成严重的编程干扰,由于此理由,最好将位线BL3提高到高于字栅极电压ˉ1.2V,其会导致在字线及位线BL3间的负栅极-源极偏压,且切断位线BL2到BL3电流路径。
由于双MONOS单元的高注入效率,编程操作所需的总电荷为数百电子的级数,此为一个在编程期间释放电荷总量及存储器最终临限位移之间的直接关系,在少量微安培编程电流且小于一百万分之一秒的编程速度,可能为高注入速度,因此,此可能变成使用位线电容作为一个所需电子注入的电荷源,使电荷泵电流限制减到最小。例如,若平均编程电流为2uA且编程期间为lusec时,则需要一个2pf的电容,以确保高位线电压停留在5V加或减0.5V(C=1/dt/dV,其中1-5mA、dV=0.5V、及dt=1usec),通过此计算,位线电容足以提供在编程期间注入的所需电荷,此概念对于备用快闪存储器系统是有用的,其中数据可靠度非常重要。若设备功率意外突然切断时,在芯片上的储存电荷可足以完成编程操作。
进行动态编程概念描述如下,以图5B为基础,图5B是显示一个进行“动态编程”概念之示意图,其中供应适当的电压到位线SBL0、SBL1及SBL2、及控制栅极线CG0、CG1及CG2上以用于编程单元1,其包括有氮化物储存区M2及M3,开关器MSG0及MSG2连接0V或1.5V(如第5A图所示)到位线SBL0及SBL2,其与单元1的位线SBL1相邻。在已施加电压之后,会切断一个连接高位线电压(+5V)到位线SBL1的开关器SGX,会产生编程而无须任何更进一步供应5V到存储器位线SBL1,是因为位线电容Csb1提供必要的电荷。
本发明专注在“动态编程”概念及“动态辅助编程”概念的位线电容使用上。在“动态辅助编程”概念中,储存于位线上的电荷具有一补充的规则,一高电压源或一电荷泵可用于提供在编程期间所需的高5V,但是,因为位线电容补充电荷泵的电流,所以需要小的电流。
在本发明的第二个实施例中,一个较小电容可与一个较高电压及一源极输出使用,以控制一传输晶体管,以为了减少所需的位线电容,且增加电压波动容限,图6显示一示意图,其中位线再细分为位线选择晶体管MSG0、MSG1及MSG3,每当有高的选择栅极信号SGBL的时候,位线选择晶体管MSG0、MSG1及MSG3分别与次位线SBL0、SBL1、SBL2及SBL3间连接,且分别与主位线MBL0、MBL1、MBL2及MBL3,除了次位线选择的功能之外,选择晶体管MSG0、MSG1及MSG3可作为源极输出电压限制元件。例如,施加7V到具有临限电压2V的位线选择晶体管的栅极上,可限制次位线的电压为5V或更小(Vgs-Vt),若主位线过度充电(例如,到7V)时,需要阻止次位从4.5V下降的总主位线电容Cmb只为0.8pF(I=CdV/dt、I=2uA、dv/dt=1usec/(7-4.5)=2.5),0.8pF的主位线电容明显小于2pF电容,其当未使用主位线过度充电源极输出方法时是需要的,再者,主位线电压波动容限为2.5V(=7-4.5)与5.0V的次位线电压波动容限相对。
在本发明的第三个实施例中,另一个增加编程带宽的方法是来自于使同时编程的编程单元数量增加至最大,其通常由编程电流及电荷泵的电流能量所限制。如同元件的编程特征,其具有0.4um的宽度,显示于图8,当字电压接近于字栅极临限,编程电流会低于1uA,在此低电流时编程速度为较慢的,但会快速地增加编程电流约为少许微安培,然而,若电流增加超过30uA时,则编程速度开始降低,根据这些未最佳化硬件结果,一个2-3uA的编程电流(约5uA/um)会是最佳的编程电流,对于一个限制电流电荷泵而言,以使要编程单元的数量增加到最大限度,除了由如前所述的低字线电压限制电流之外,编程电流也可由一位线电流源所控制。
图9显示一个步骤,其中一个的恒电流源设置在双MONOS源极位线BL0的末端,参考电压Vref由一电流源所供应,其已校准为最理想的低编程电流,在本发明的第四个实施例中,当位线电容不足够符合编程时间、电流、及电压时,为了避免因额外的电容器而损失区域,将可能采用一未选取位线的电容,虽然没有因额外的电容器而损失区域,但是位线解码器需要能够:1)一起连接已选取及未选取位线,且2)紧邻未选取位线的两相邻位线应提高到一个接近已选取字栅极电压(约1.2V)的电压,其是为了编程抑制连接未选择位线的单元,其电容是借用的。位于已选取及未选取位线间的单元数目,需至少为四,通过使用位线电容借用方法,最小位线解码器单元为八个单元。
在本发明的第五个实施例中,由控制注入装置电及电子分布区域而提高编程速度及整体元件可靠度,在图10A是显示电子储存区域之横剖面图,以5V偏压控制栅极及位扩散区,在Vds=5V、Vcg=5V、及Vword=1.0上,在电子注入前控制栅极下的电子温度的分布显示于图10B的实线,在此曲线中,最高能量在n-结中略为达到高峰,因此,在电子注入的始点上,在氮化物储存区中的捕获电子分布将会与温度分布相同,且沿着图10B显示的虚线,随着捕获更多的电子,电场的尖峰会提高,且更进一步移动到右边,如图10C的实线所示。图10D显示在电子捕获过程维持一段时间之后的电流源的CHE温度分布及电子分布,可看到的是,大部分多数的电子在n-结上的区域而被捕获,因为高n浓度的关系其并不有效的提供临限移动,再者,当注入点靠近结边缘,需考虑到穿破底部氧化物的问题。然而,当一个约Vcg>ˉ6.5V的较高电压(漏极偏压+Vt且包括有基板敏感性)施加于控制栅极上时,尖峰电场移动到左边,更靠近在字及控制栅极间的间隙,如图11A所示。较高的控制栅极电压产生一个电子逆温层靠近间隙,其在一个更理想的位置中捕获电子,其正好位于控制栅极沟道上。另一个较高的控制栅极电压的优点在于,通过填充捕获区遍及沟道区,而避免针点穿过,其提供较佳的耐久性及可靠度,因此,使用比(Vd+Vt)高的Vcg,提供较佳的电子分布,其进而会造成较佳截止特征及较快的编程速度及较佳的耐久性。
虽然本发明已参考其优选实施例而被特别地表示并说明,本领域技术人员应了解可在不背离本发明之精神与范畴进行各种在形式上及细节上的改变。
Claims (43)
1.一种在一MONOS存储器单元中编程多个储存区的方法,包括:
a)选取一存储器阵列的一第一存储器单元,其在控制栅极下包含有一第一及第二储存区,可物理地或电性地连接在一起,以形成一单控制栅极;
b)施加一第一高电压到该第一存储器单元的一已选取位线上;
c)施加一第二高电压到该第一存储器单元的该控制栅极上;
d)施加一第一电流决定电压到一第一未选取存储器单元的第一位线上,该第一未选取存储器单元与该第一存储器单元相邻;
e)施加一第二电流决定电压到一第二存储器单元的第二位线上,该第二存储器单元与该第一存储器单元相邻;
f)使用该第一电流产生的CHE(沟道热电子)注入,编程该第一储存区;及
g)使用该第二电流产生的CHE注入,编程该第二储存区,且同时编程该第一储存区。
2.根据权利要求1所述的方法,其中该存储器阵列为一金属线阵列或一扩散线阵列。
3.根据权利要求1所述的方法,其中第二高电压高于第一高电压,相差一个临限值,其是为了便于高效、高可靠度编程。
4.根据权利要求1所述的方法,其中切断该已选取位线的该高电压,使用在该已选取位线上的一储存电荷编程该第一及第二储存区。
5.根据权利要求4所述的方法,其中使用在该已选取位线上的储存电荷而编程该第一及第二储存区,是以高效率编程而完成。
6.根据权利要求1所述的方法,其中该第一电流决定电压在该第一存储器单元的该第一位线及该已选取位线间产生一个电流,而该第一电流决定电压为一个低于连接到该第一存储器阵列的字线选取电压的值,且由此该第一电流流过该第一储存区下注入电子到该第一储存区中。
7.根据权利要求1所述的方法,其中该第一电流决定电压在该第一存储器单元的该第一位线及该已选取位线间不产生一个电流,而该第一电流决定电压为一个高于连接到该第一存储器阵列的字线选取电压的值,且由此该第一电流不流过该第一储存区下。
8.根据权利要求1所述的方法,其中该第二电流决定电压在该第一存储器单元的该第二位线及该已选取位线间产生一个电压,而该第二电流决定电压为一个低于连接到该第一存储器阵列的字线选取电压的值,且由此该第二电流流过该第一储存区下注入电子到该第二储存区中。
9.根据权利要求1所述的方法,其中该第二电流决定电压在该第一存储器单元的该第二位线及该已选取位线间不产生一个电流,而该第二电流决定电压为一个高于连接到该第一存储器阵列的字线选取电压的值,且由此该第一电流不流过该第一储存区下。
10.根据权利要求1所述的方法,其中该第一及第二储存区为氮化物储存区,位于该第一存储器单元的一第一及第二控制栅极下。
11.根据权利要求1所述的方法,其中该同时编程该第一及第二储存区加倍了最大编程数据的宽度。
12.根据权利要求1所述的方法,还包括有一源极输出,用于在编程期间控制位线电压且降低一位线电容:
a)将存储器单元位线耦合到次位线;
b)将次位线耦合到主位线及位线选择器晶体管;
c)施加一第三高电压到位线选择器晶体管的一栅极上;及
d)施加一第四高电压到主位线上。
13.根据权利要求12所述的方法,其中该源极输出容许主位线电压波动,而维持一稳定次位线电压。
14.根据权利要求12所述的方法,其中该第三高电压为一个比该第一高电压高的临限电压。
15.根据权利要求12所述的方法,其中该第四高电压比该第一高电压大。
16.一种借用位线电容以提供足够高电压储存电荷以编程一MONOS储存区的方法,包括:
a)选取一MONOS存储器单元,其包含有多个储存区,且使用一字线选择解码器而连接一已选取字线、使用一位线选择解码器而连接一已选取位线、及使用一控制线选择解码器而连接一已选取控制线;
b)选取一未选取存储器单元的一第一位选取位线,从其借用一第一电容,要使用于该已选取位线的第二电容,以提供电荷以编程一MONOS储存区;
c)通过使用一位线解码器连接该第一未选取位线到该已选取位线而借用电容,以产生一联合的电容;及
d)施加一第一电压到该第一未选取位线及该已选取位线上,以将该联合电容充电。
17.根据权利要求16所述的方法,其中施加一第二电压到与该第一未选取位线相邻的第二及第三未选取位线以编程抑制该未选取存储器单元。
18.根据权利要求16所述的方法,其中将连接该第一未选取位线及该已选取位线在一起,产生足够的联合电容,以编程在一预设电压电荷上的该储存区。
19.根据权利要求16所述的方法,其中该第二电压将该第一未选取位线及该已选取位线切断,且该储存区以来自在该联合电容上的该电荷的电流流动产生的CHE而编程。
20.根据权利要求16所述的方法,其中在该联合电容上的该电荷增补该第二电压,以减少产生该第二电压的一电压源的电流要求。
21.根据权利要求16所述的方法,其中施加该第二电压到该第一未选取位线及该已选取位线,在该联合电容上产生足够的电荷,以编程该多个储存区。
22.根据权利要求16所述的方法,其中该第二电压为一个在该储存区下产生一电流流动的高电压,该电流流动足以注入电子到该储存区。
23.根据权利要求16所述的方法,其中该第二电压等于一个该已选取字线上的选取电压。
24.根据权利要求16所述的方法,其中该位线选取解码器用于将位线再细分成为小部分,从而降低已选取单元的位线电容。
25.根据权利要求16所述的方法,其中该控制线选取解码器用于将控制线再细分成为小部分,从而降低已选取单元的控制栅极电容。
26.一种同时编程一MONOS单元的多个储存区的装置,包括:
a)一种用于选取一MONOS存储器单元的装置;
b)一种用于将一高电压连接到该已选取MONOS存储器单元的一位线的装置;
c)一种用于在该存储器单元的一第一储存区下产生一第一电流流动的装置;
d)一种用于在该存储器单元的一第二储存区下产生一第二电流流动的装置;及
e)一种用于同时将电子从该第一电流流动注入到该第一储存区及从该第二电流流动注入到该第二储存区中的装置。
27.根据权利要求26所述的装置,还包括有一种用于限制该第一及第二电流流动的装置,当切断该高电压与该位线的连接时,用于在该位线上提供储存电荷,以编程该第一及第二储存区。
28.根据权利要求26所述的装置,还包括有一种用于连接一主位线及该MONOS存储器单元的该位线的源极输出装置,其中该源极输出容许该高电压波动,同时控制MONOS存储器位电压。
29.根据权利要求26所述的装置,其中用于产生该第一电流流动的装置,由一电压装置施加于与该第一储存区相邻的一未选取位线所控制。
30.根据权利要求29所述的装置,其中该电压装置产生一个低于该已选取存储器单元的一字线电压的值,以造成该第一电流流动及编程该第一储存区。
31.根据权利要求30所述的装置,其中该第一储存区的编程由CHE(沟道热电子)装置进行。
32.根据权利要求29所述的装置,其中该电压装置产生一个高于该已选取存储器单元的一字线电压的值,以不会造成该第一电流流动及不会编程该第一储存区。
33.根据权利要求26所述的装置,其中产生该第二电流流动的该装置,由一电压装置施加于与该第二储存区相邻的一未选取位线所控制。
34.根据权利要求33所述的装置,其中该电压装置产生一个低于该已选取存储器单元的一字线电压的值,以造成该第二电流流动及编程该第二储存区。
35.根据权利要求33所述的装置,其中该第二储存区的编程由CHE(沟道热电子)装置进行。
36.根据权利要求33所述的装置,其中该电压装置产生一个高于该已选取存储器单元的一字线电压的值,以不会造成该第二电流流动及不会编程该第二储存区。
37.根据权利要求26所述的装置,其中该第一及第二储存区为氮化物储存区。
38.根据权利要求26所述的装置,其中同时从该第一电流流动将电子注入到该第一储存区、及从该第二电流流动将电子注入到该第二储存区的该装置,将使编程带宽加倍。
39.一种提供电荷以编程一MONOS储存区的位电容借用装置,包括:
a)一种用于选取含有多个储存区的一第一MONOS存储器单元的装置;
b)一种用于选取该位线的装置;
c)一种用于选取一第二位线与一未选取的第二MONOS存储器单元的装置;
d)一种用于由将该第二位线与该第一位线耦合而借用电容以产生一个联合电容的装置;
e)一种用于编程抑制该第二MONOS存储器单元的装置;
f)一种用于将该第一及第二位线充电成为一个足以编程该第一MONOS存储器单元储存区的值的装置。
40.根据权利要求39所述的借用装置,还包括有一种限制该电容的电流流动的装置,以降低该联合电容的量。
41.根据权利要求39所述的借用装置,其中借用电容的该装置产生一个该第一及第二位线的联合电容,当充电成为一个预设的值时,产生电流流动,足以编程第一MONOS存储器单元的储存区。
42.根据权利要求39所述的借用装置,其中选取该第一位线、选取该第二位线、及编程抑制该第二MON0S存储器单元的装置,以一个比1大的最小解码单位的位线解码器而完成之。
43.根据权利要求39所述的借用装置,其中编程抑制该第二MONOS存储器单元的该装置,需要选择与所述第二MONOS存储器单元的任一侧相邻的位线,这些位线耦合到一个近似等于该已选取字线的选取电压的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB02126452XA CN1319149C (zh) | 2002-07-19 | 2002-07-19 | 用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB02126452XA CN1319149C (zh) | 2002-07-19 | 2002-07-19 | 用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1469455A true CN1469455A (zh) | 2004-01-21 |
CN1319149C CN1319149C (zh) | 2007-05-30 |
Family
ID=34143307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB02126452XA Expired - Fee Related CN1319149C (zh) | 2002-07-19 | 2002-07-19 | 用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1319149C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353527C (zh) * | 2004-06-10 | 2007-12-05 | 旺宏电子股份有限公司 | 具有记忆胞的元件及具有记忆胞阵列的元件的制造方法 |
CN108962326A (zh) * | 2017-05-25 | 2018-12-07 | 旺宏电子股份有限公司 | 感测放大器以及用于其位线电压补偿的方法 |
CN111164698A (zh) * | 2018-04-04 | 2020-05-15 | 西部数据技术公司 | 具有可根据温度调节的选择栅极的非易失性储存系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388293B1 (en) * | 1999-10-12 | 2002-05-14 | Halo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, operating method of the same and nonvolatile memory array |
US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
US6172905B1 (en) * | 2000-02-01 | 2001-01-09 | Motorola, Inc. | Method of operating a semiconductor device |
-
2002
- 2002-07-19 CN CNB02126452XA patent/CN1319149C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353527C (zh) * | 2004-06-10 | 2007-12-05 | 旺宏电子股份有限公司 | 具有记忆胞的元件及具有记忆胞阵列的元件的制造方法 |
CN108962326A (zh) * | 2017-05-25 | 2018-12-07 | 旺宏电子股份有限公司 | 感测放大器以及用于其位线电压补偿的方法 |
CN108962326B (zh) * | 2017-05-25 | 2021-03-05 | 旺宏电子股份有限公司 | 感测放大器以及用于其位线电压补偿的方法 |
CN111164698A (zh) * | 2018-04-04 | 2020-05-15 | 西部数据技术公司 | 具有可根据温度调节的选择栅极的非易失性储存系统 |
CN111164698B (zh) * | 2018-04-04 | 2023-04-07 | 西部数据技术公司 | 具有可根据温度调节的选择栅极的非易失性储存系统 |
Also Published As
Publication number | Publication date |
---|---|
CN1319149C (zh) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1246196B1 (en) | Twin MONOS memory cell usage for wide program bandwidth | |
US7035145B2 (en) | Programming methods for multi-level flash EEPROMs | |
US6717847B2 (en) | Selective operation of a multi-state non-volatile memory system in a binary mode | |
US5774400A (en) | Structure and method to prevent over erasure of nonvolatile memory transistors | |
EP1215680B1 (en) | Fast program to program verify method | |
US4999812A (en) | Architecture for a flash erase EEPROM memory | |
US7532518B2 (en) | Compensation method to achieve uniform programming speed of flash memory devices | |
KR100861749B1 (ko) | 2t nor형 비휘발성 메모리 셀 어레이, 2t nor형비휘발성 메모리의 데이터 처리방법 | |
CN100345283C (zh) | 电荷陷入存储单元的自收敛擦除方法及其系统 | |
JP2001506063A (ja) | 不揮発性pmos2トランジスタメモリセル及びアレイ | |
JPS5894196A (ja) | メモリ装置 | |
US6735114B1 (en) | Method of improving dynamic reference tracking for flash memory unit | |
US7804713B2 (en) | EEPROM emulation in flash device | |
US6646914B1 (en) | Flash memory array architecture having staggered metal lines | |
US5808937A (en) | Self-convergent method for programming FLASH and EEPROM memory cells that moves the threshold voltage from an erased threshold voltage range to one of a plurality of programmed threshold voltage ranges | |
CN1319149C (zh) | 用于宽编程的双金属/多晶硅氧化物氮化物氧化物硅存储器单元 | |
KR20070104685A (ko) | 스플릿 게이트 멀티-비트 메모리 셀 | |
US7907455B2 (en) | High VT state used as erase condition in trap based nor flash cell design | |
CN113707205A (zh) | 闪存阵列的擦除方法 | |
US6654283B1 (en) | Flash memory array architecture and method of programming, erasing and reading thereof | |
US6181604B1 (en) | Method for fast programming of EPROMS and multi-level flash EPROMS | |
US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
CN111968691A (zh) | 一种用于存储器阵列的编程方法及装置 | |
US7295477B2 (en) | Semiconductor memory device and method for writing data into the semiconductor memory device | |
CN102270642A (zh) | 存储器单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070530 Termination date: 20120719 |