CN102270642A - 存储器单元 - Google Patents
存储器单元 Download PDFInfo
- Publication number
- CN102270642A CN102270642A CN2011101459711A CN201110145971A CN102270642A CN 102270642 A CN102270642 A CN 102270642A CN 2011101459711 A CN2011101459711 A CN 2011101459711A CN 201110145971 A CN201110145971 A CN 201110145971A CN 102270642 A CN102270642 A CN 102270642A
- Authority
- CN
- China
- Prior art keywords
- dosage level
- channel region
- floating grid
- infusion
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 40
- 238000001802 infusion Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FNMKZDDKPDBYJM-UHFFFAOYSA-N 3-(1,3-benzodioxol-5-yl)-7-(3-methylbut-2-enoxy)chromen-4-one Chemical compound C1=C2OCOC2=CC(C2=COC=3C(C2=O)=CC=C(C=3)OCC=C(C)C)=C1 FNMKZDDKPDBYJM-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种非易失性存储器单元(200)，包括：浮置栅极晶体管(206)，所述浮置栅极晶体管包括位于控制栅极(14)和第一沟道区(232)之间的浮置栅极(10)；以及存取栅极晶体管(208)，所述存取栅极晶体管包括存取栅极(22)和第二沟道区(234)，所述第一沟道区(232)包括具有第一剂量水平(234)的第一注入物(242)，并且所述第二沟道区包括具有第二剂量水平的第二注入物(244)，所述第一剂量水平小于所述第二剂量水平。
Description
技术领域
本发明涉及一种非易失性存储器单元，所述非易失性存储器单元包括浮置栅极晶体管和存取栅极晶体管，还涉及制造这种非易失性存储器单元的方法。
背景技术
非易失性存储器(NVM)用于多种电子器件和设备。NVM正成为诸如移动电话、无线电和数码相机之类的便携式电子设备的非常重要的部件。重要的是这些器件具有尽可能低的工作电压(典型地小于1.8V)、具有较低的功耗并且要求几个平方毫米或以下的芯片尺寸。
已知的非易失性存储器单元包括MOSFET，所述MOSFET具有位于控制栅极(CG)和沟道区之间的浮置栅极(FG)。所述浮置栅极和控制栅极通过电介质层间隔开。已知这种器件是闪存单元或者EEPPROM单元，其中例如隧穿通过已知为隧穿氧化物的氧化物势垒层将电子或空穴注入到浮置栅极。在FG中存储的电荷可以更改所述器件的阈值电压。
已知在这些非易失性存储器中使用存取栅极(AG)晶体管，例如用于隔离形成存储器阵列的相邻单元。存取栅极晶体管也可以用于允许所述非易失性单元具有负的阈值电压。这意味着不可能存在过度擦除，这允许通过接近地电势的栅极电压读取所述单元。此外，可以通过Fowler-Nordheim隧穿并且从所述沟道区对所述单元进行编程和擦除，并且可以避免编程和擦除期间的干扰。可以通过将AG处理成浮置栅极单元来实现相对紧凑的2T单元。这意味着可以容易地与FG一起处理AG，并且AG可以具有与FG单元相同的堆叠栅极结构，但是具有接触的FG。
所述非易失性存储器单元的沟道区形成在阱中。所述阱可以包括阈值电压(Vt)注入物，所述注入物包括已经注入到所述沟道区来影响所述单元的阈值电压的离子。
在已知的存储器单元中，存取栅极晶体管和浮置栅极晶体管共享相同的Vt注入物，并且因此存取栅极晶体管和浮置栅极晶体管两者的阈值电压至少部分地有单个的注入物来确定。
为了区分存储器单元的0状态和1状态，重要的是所述浮置栅极晶体管在这两种状态下的阈值电压彼此充分不同，使得可以在0状态的阈值电压和1状态的阈值电压之间选择读取电压，以确保正确地读取所述单元。
所述存储器单元的0状态是导通状态，并且是最关键的状态。
图3用曲线示出了形成存储器阵列的单独存储器单元的阈值电压在使用期间如何变化。具体地，图3示出了在由曲线310表示的导通状态和由曲线320表示的非导通状态两者时存储器单元的阈值电压的分布。
由于单个单元之间的自然变化，并非存储器阵列中的所有单元都具有相同的阈值电压，这就是为什么存在如图3所示的阈值电压分布。通常，形成存储器阵列的存储器单元的阈值电压将倾向于具有高斯分布。所示阈值电压将因此具有平均值、分布宽度和最大最小值。
图3所示曲线的垂直轴表示具有给定阈值电压的单元的数量。每一条曲线310、320的峰值330、340分别表示在导通状态和非导通状态中的阈值电压分布的平均值。
考虑表示0状态时单元的阈值电压分布的曲线310，电压Vmax0表示阵列中最弱单元的阈值电压。类似地考虑曲线320，电压Vmin1表示1状态时阵列中最弱单元的阈值电压。
已知Vmax0和Vmin1之间的差是工作窗口300。
如图3所示，可以选择读取电压Vread落在导通状态时单元的阈值电压和非导通状态时单元的阈值电压之间。已知单元的阈值电压和Vread之间的差是读取裕度。
Vmax0表示当所述单元处于导通状态时最小的阈值电压裕度，或者相对于读取电压Vread的读取裕度。类似地，Vmin1表示当所述单元处于非导通状态时的最小阈值电压或读取裕度。
由于所述单元通过写入/擦除操作周期而损伤的事实，阈值电压在使用期间增加(即变得更加的正)。这意味着通过周期循环，所述导通状态的读取裕度(Vread-Vmax0)将减小，直到其变得小到所述单元不再可读为止。此时，所述单元失效。
如图3所示，不必将读取电压Vread选择为在导通状态和非导通状态的阈值电压之间的中点。Vread通常是固定的，并且可以通过修改用于改变每一个单元的浮置栅极中的电荷数量的工作电压来操纵每一个存储器单元的状态0和状态1的阈值电压。
可以通过增加编程和擦除电压来增加工作窗口300的尺寸，所述工作窗口是读取所述存储器单元所要求的初始裕度Vread-Vmax0。然而，由于所述单元的工作限制，所述窗口的尺寸受到可用的最大高电压的限制。
发明内容
根据本发明的第一方面，提出了一种非易失性存储器单元，包括：浮置栅极晶体管，所述浮置栅极晶体管包括位于控制栅极和第一沟道区之间的浮置栅极；以及存取栅极晶体管，所述存取栅极晶体管包括存取栅极和第二沟道区，所述第一沟道区包括具有第一剂量水平的第一注入物，并且所述第二沟道区包括具有第二剂量水平的第二注入物，所述第一剂量水平小于所述第二剂量水平。
根据本发明的第二方面，提出了一种包括多个非易失性存储器单元的存储器阵列，每一个单元均包括：浮置栅极晶体管，所述浮置栅极晶体管包括位于控制栅极和第一沟道区之间的浮置栅极；以及存取栅极晶体管，所述存取栅极晶体管包括存取栅极和第二沟道区，所述第一沟道区包括具有第一剂量水平的第一注入物，并且所述第二沟道区包括具有第二剂量水平的第二注入物，所述第一剂量水平小于所述第二剂量水平。
所述第一和第二沟道区可以形成在公共阱中。所述公共阱可以形成在硅衬底中。
通过确保0状态时单元的阈值电压和1状态时单元的阈值电压之间的良好间隔，可以在非易失性单元中实现较大的工作窗口。
另外，当所述单元形成包括多个单元的存储器阵列的一部分时，通过将平均值周围电压分散最小化，可以实现较大的工作窗口。
在包括多个单元的存储器单元中的电压分散部分地是由所述阵列中的每一个浮置栅极晶体管的耗尽层中的激活掺杂原子数量(N)的不确定性引起的。所述数量N越小，阈值电压的分布将越小。这意味着通过确保将较少的剂量注入到半导体衬底中来减小阈值电压的分散。
因此从浮置栅极晶体管的角度来看，有利的是利用较低剂量的注入物。
另一方面，有利的是确保所述存取栅极的注入物的剂量足够高，以便确保将存取栅极与浮置栅极隔离。
通过本发明，可以对浮置栅极晶体管和存取栅极晶体管两者的注入物的剂量水平进行优化，以便使所述存储器单元的性能最大化。
此外，通过减小每一个单元中第一注入物的注入物剂量水平可以减小根据本发明第二方面的存储器阵列中的电压分散，同时通过维持每一个单元中第二注入物中的较高注入物剂量水平，所述存取栅极确保了所述浮置栅极保持隔离。
发明人已经意识到当确定所述存储器单元的可靠性时，形成根据本发明的存储器单元的一部分的浮置栅极晶体管的电压阈值是关键的。因此发明人还认识到通过确保所述浮置栅极晶体管的注入物剂量保持较低、同时所述存取栅极的注入物剂量保持较高，可以改进这种存储器单元的可靠性。
可以选择第一和第二剂量水平以适合所述非易失性存储器单元的应用。然而在本发明的实施例中，第一剂量水平在0至5e11cm-2的范围之内。
所述第二剂量水平可以落在1e12至5e13cm-2的范围之内。
第一和第二注入物包括注入到所述公共阱中的离子。当所述公共阱形成于硅衬底中，通过将离子注入到所述硅衬底中形成所述第一和第二注入物。
所述离子可以包括任意合适的离子，诸如砷、硼、铟、磷或者锑。
所述第一和第二注入物中的离子可以是彼此相同的物质。可选地，它们可以是不同的物质。
所述存储器单元可以包括多个存取栅极晶体管和/或多个浮置栅极晶体管。
在本发明的实施例中，可以存在一个或两个存取栅极晶体管。也可以存在一个或两个浮置栅极晶体管。
根据本发明的第三方面，提出了一种制造非易失性存储器单元的方法，所述非易失性存储器单元包括：浮置栅极晶体管，所述浮置栅极晶体管包括位于控制栅极和第一沟道区之间的浮置栅极；以及存取栅极晶体管，所述存取栅极晶体管包括存取栅极和第二沟道区，所述第一沟道区包括具有第一剂量水平的第一注入物，并且所述第二沟道区包括具有第二剂量水平的第二注入物，所述第一剂量水平小于所述第二剂量水平，所述方法包括以下步骤：按照第一剂量将离子注入到衬底中；对所述衬底进行遮挡以形成遮挡部分和未遮挡部分；将另外的离子注入到未遮挡部分以在衬底中形成具有离子的第二剂量水平的区域，所述第二剂量水平大于第一剂量水平，从而形成第一和第二注入物。
所述浮置栅极晶体管将形成在所述衬底的遮挡部分上，并且因此将包括具有第一剂量水平的第一注入物，以及存取栅极晶体管将形成在所述衬底的未遮挡部分上，并且因此将包括具有第二剂量水平的第二注入物。
所述方法可以包括另外的步骤：暴露所述衬底的遮挡部分，然后在所述衬底上生长隧穿氧化物层。
所述隧穿氧化物层可以由例如氧化硅构成。
可以通过在所述衬底的一部分上沉积掩模层来对所述衬底的遮挡部分进行遮挡。可以在已经注入了另外的离子之后去除这种掩模层。
所述方法可以包括另外的步骤：在所述隧穿氧化物层上沉积第一导电层。
随后，所述方法可以包括以下步骤：在所述第一导电层上沉积电介质层，然后在所述电介质层上沉积第二导电层。
所述第一和第二导电层可以包括任意合适的材料，并且例如每一个可以由多晶硅构成。
最后，可以使用已知的刻蚀步骤将所述存取栅极晶体管和所述浮置栅极晶体管彼此隔离。
附图说明
现在将参考附图只作为示例进一步描述本发明，其中：
图1是包括存取栅极晶体管和浮置栅极晶体管的已知非易失性存储器单元的示意性表示；
图2是根据本发明实施例的非易失性存储器单元的示意性表示；
图3是示出了对于图2所示的存储器单元的0状态和1状态的阈值电压分布的图示；
图4是示出了参考阵列分布的图示，示出了图2所示的存储器单元与图1的存储器单元相比的阈值电压分散的差别；
图5是示出了图2所示的存储器单元与图1的存储器单元相比的耐受性或周期循环结果的图示；以及
图6是图2所示类型的单元与图1所示类型的存储器单元相比的失效时间的图示。
具体实施方式
参考图1，已知的2T非易失性存储器单元通常用参考数字2来表示。所述单元2包括衬底4、浮置栅极晶体管6和存取栅极晶体管8。所述浮置栅极晶体管6包括由第一导电层12构成的浮置栅极10和由第二导电层16构成的控制栅极14。浮置栅极10和控制栅极14通过电介质层18彼此间隔开。浮置栅极10还通过隧穿氧化物层20与衬底4间隔开。
存取栅极晶体管8包括由电介质层18所覆盖的第一导电层12构成的存取栅极22。在该实施例中，所述存取栅极晶体管还包括由第二导电层16构成的另外的层24。所述存取栅极22通过隧穿氧化物层20与所述衬底4隔离。晶体管6、8还包括侧壁间隔物25。
所述单元2还包括第一扩散区26、第二扩散区28和第三扩散区30。
如本领域已知的，半导体衬底中的扩散区可以用作源极或漏极。
在图1所示的实施例中，所述第一扩散区26用作存取栅极晶体管8的源极。第二扩散区28用作存取栅极晶体管8的漏极和浮置栅极晶体管6的源极，以及第三扩散区24用作浮置栅极晶体管6的漏极。
如本领域已知的，图1所示类型的存储器单元包括与浮置栅极晶体管6相关联的第一沟道区32和与存取栅极晶体管相关联的第二沟道区34。第一和第二沟道区32、34形成在公共阱36中。通过具有不同剂量和能量的多种注入物形成所述阱36是已知的。将作为电压阈值(Vt)离子注入物的单个注入物40注入到沟道区32、34中，并且可以依赖于所注入离子的剂量来更改所述存储器件的阈值电压。
在已知的存储器单元2中，沟道区32、34由相同的注入物构成，并且因此具有相同的注入剂量。因此，两个晶体管6、8的阈值电压实质上相同。当读取所述单元时，AG上的电压高于其阈值电压。这意味着通过FG的阈值电压确定了存储器单元的阈值电压，所述阈值电压进而依赖于阈值电压注入剂剂量和浮置栅极上的电荷量。
这意味着因为如上所述的存取栅极和浮置栅极的不同要求，对单元22的性能进行了折中。
现在参考图2，根据本发明实施例的存储器单元由参考数字200表示。为了便于参考，对于与图1所示的已知单元2的部件相对应的存储器单元200的部件赋予相应的参考数字。
所述单元200包括浮置栅极晶体管206和存取栅极晶体管208、与所述存取栅极晶体管208相关联的第一沟道区230以及与所述浮置栅极晶体管206相关联的第二沟道区234。
与所述浮置栅极晶体管206相关联的第一沟道区232由第一阈值电压注入物242构成，与所述存取栅极晶体管208相关联的第二沟道区234由第二阈值电压注入物244构成。
发明人已经认识到通过由不同的注入物形成沟道区232、234，相应注入物242、244的剂量水平可以是不同的。具体地，这意味着注入物242可以具有比注入物244更低的剂量。
如上所述，可以通过在浮置栅极晶体管中具有相对较低的注入物剂量、在存取栅极晶体管中具有相对较高的注入物剂量来改进存储器单元200的性能。典型地注入物剂量对于AG是1e12至5e13cm-2，而对于FG是0至5e11cm-2。
如图4所示，注入物244的较低剂量结果是所述浮置栅极晶体管206较低的电压阈值和较低的电压阈值分散。
对于所述浮置栅极晶体管206较低的阈值电压也导致对于状态0单元产生较大的读取裕度，如以上参考图3所述。替代地，需要较短的擦除脉冲或者较低的擦除电压来使这些单元变为状态0。
另外，如果实现了低得多的阈值电压，那么对于所述浮置栅极晶体管206的单元电流退化将减小。这是因为在所述单元200的反型层中流过的电流不会如同较高电压阈值的情形那样通过所述衬底4和所述栅极氧化物层20之间的界面附近。这意味着载流子流动较少受到在氧化硅界面处发生的退化的影响。此外，由于该界面处的掺杂剂较少，退化很少发生。
另外，因为所述浮置栅极晶体管206中的较低电压阈值注入物剂量，所述存储器单元200对于状态0单元的栅极的干扰不敏感。当利用控制栅极上的正电压连续地读取单元时，所述单元体验了正电压应力(positivevoltage stress)，所述正电压应力可能引起所述导通单元的阈值电压增加。这引起读取裕度减小，直到所述最终失效为止。
以前，因为已经将单一注入物用于存取栅极晶体管和浮置栅极晶体管两者，掺杂水平通常由存取栅极晶体管的要求来确定。这导致了所认识到的上述问题。
参考图6，用曲线示出了图1所示类型的已知单元和图2所示的根据本发明的单元两者的失效时间。线60表示图1所示的单元2的失效时间，而线62表示根据本发明实施例的单元200的失效时间。
从图6中可以看出对于任意给定的控制栅极电压，根据本发明实施例的单元在图1所示类型的已知单元之后大约一个量级的时间失效。
Claims (12)
1.一种非易失性存储器单元(200)，包括：浮置栅极晶体管(206)，所述浮置栅极晶体管包括位于控制栅极(14)和第一沟道区(232)之间的浮置栅极(10)；以及存取栅极晶体管(208)，所述存取栅极晶体管包括存取栅极(22)和第二沟道区(234)，所述第一沟道区(232)包括具有第一剂量水平(234)的第一注入物(242)，并且所述第二沟道区包括具有第二剂量水平的第二注入物(244)，所述第一剂量水平小于所述第二剂量水平。
2.根据权利要求1所述的非易失性存储器单元(200)，其中所述第一沟道区(232)和第二沟道区(234)形成在公共阱(36)中。
3.根据权利要求1或2所述的非易失性存储器单元(200)，第一剂量水平在0至5e11cm-2的范围之内。
4.根据任一前述权利要求所述的非易失性存储器单元(200)，其中所述第二剂量水平在1e12至5e13cm-2的范围之内。
5.根据任一前述权利要求所述的非易失性存储器单元(200)，其中所述第一注入物(242)和第二注入物(244)是彼此相同的物质。
6.根据任一前述权利要求所述的非易失性存储器单元(200)，包括多个存取栅极晶体管(208)和/或多个浮置栅极晶体管(206)。
7.一种存储器阵列，包括多个根据任一前述权利要求所述的非易失性存储器单元(200)。
8.一种制造非易失性存储器单元(200)的方法，所述非易失性存储器单元包括：浮置栅极晶体管(206)，所述浮置栅极晶体管包括位于控制栅极和第一沟道区之间的浮置栅极；以及存取栅极晶体管(208)，所述存取栅极晶体管包括存取栅极和第二沟道区，所述第一沟道区包括具有第一剂量水平的第一注入物，并且所述第二沟道区包括具有第二剂量水平的第二注入物，所述第一剂量水平小于所述第二剂量水平，所述方法包括以下步骤：按照第一剂量将离子注入到衬底中；对所述衬底进行遮挡以形成遮挡部分和未遮挡部分；将另外的离子注入到未遮挡部分以在衬底中形成具有离子第二剂量水平的区域，所述第二剂量水平大于第一剂量水平，从而形成第一和第二注入物。
9.根据权利要求8所述的方法，包括另外的步骤：暴露所述衬底的遮挡部分，然后在所述衬底上生长隧穿氧化物层。
10.根据权利要求8或9所述的方法，其中对所述衬底进行遮挡以形成遮挡部分和未遮挡部分的步骤包括在所述衬底的一部分上沉积掩模层。
11.根据权利要求8至10中任一项所述的方法，包括另外的步骤：在所述隧穿氧化物层上沉积第一导电层。
12.根据权利要求11所述的方法，包括另外的步骤：在所述第一导电层上沉积电介质层，然后在所述电介质层上沉积第二导电层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10251033A EP2393115A1 (en) | 2010-06-03 | 2010-06-03 | Memory cell |
| EP10251033.6 | 2010-06-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102270642A true CN102270642A (zh) | 2011-12-07 |
Family
ID=42931899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101459711A Pending CN102270642A (zh) | 2010-06-03 | 2011-06-01 | 存储器单元 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110298034A1 (zh) |
| EP (1) | EP2393115A1 (zh) |
| CN (1) | CN102270642A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280229A (zh) * | 2014-05-28 | 2016-01-27 | 意法半导体(鲁塞)公司 | 单独地读出可访问的配对存储器单元 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153546A1 (en) * | 2001-04-20 | 2002-10-24 | Koninklijke Philips Electronics N.V. | Two-transistor flash cell |
| US20030095448A1 (en) * | 2001-09-29 | 2003-05-22 | Masayuki Ichige | Semiconductor integrated circuit device |
| US20040047203A1 (en) * | 2002-07-05 | 2004-03-11 | Aplus Flash Technology, Inc. | Novel monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
| US20060011991A1 (en) * | 2001-01-31 | 2006-01-19 | Toshitake Yaegashi | Non-volatile semiconductor memory device and method of manufacturing the same |
| US20080135912A1 (en) * | 2006-12-07 | 2008-06-12 | Samsung Electronics Co., Ltd. | Memory device and method of fabricating the same |
-
2010
- 2010-06-03 EP EP10251033A patent/EP2393115A1/en not_active Withdrawn
-
2011
- 2011-06-01 CN CN2011101459711A patent/CN102270642A/zh active Pending
- 2011-06-02 US US13/152,183 patent/US20110298034A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060011991A1 (en) * | 2001-01-31 | 2006-01-19 | Toshitake Yaegashi | Non-volatile semiconductor memory device and method of manufacturing the same |
| US20020153546A1 (en) * | 2001-04-20 | 2002-10-24 | Koninklijke Philips Electronics N.V. | Two-transistor flash cell |
| US20030095448A1 (en) * | 2001-09-29 | 2003-05-22 | Masayuki Ichige | Semiconductor integrated circuit device |
| US20040047203A1 (en) * | 2002-07-05 | 2004-03-11 | Aplus Flash Technology, Inc. | Novel monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
| US20080135912A1 (en) * | 2006-12-07 | 2008-06-12 | Samsung Electronics Co., Ltd. | Memory device and method of fabricating the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280229A (zh) * | 2014-05-28 | 2016-01-27 | 意法半导体(鲁塞)公司 | 单独地读出可访问的配对存储器单元 |
| CN105280229B (zh) * | 2014-05-28 | 2019-07-16 | 意法半导体(鲁塞)公司 | 单独地读出可访问的配对存储器单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110298034A1 (en) | 2011-12-08 |
| EP2393115A1 (en) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360504B1 (en) | One transistor flash eprom cell | |
| US9847343B2 (en) | Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same | |
| KR20020092114A (ko) | 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법 | |
| US8531885B2 (en) | NAND-based 2T2b NOR flash array with a diode connection to cell's source node for size reduction using the least number of metal layers | |
| US11127749B2 (en) | Single poly non-volatile memory device, method of manufacturing the same and single poly non-volatile memory device array | |
| US6456536B1 (en) | Method of programming a non-volatile memory cell using a substrate bias | |
| US6963107B2 (en) | Nonvolatile semiconductor memory apparatus and the operation method | |
| US8687424B2 (en) | NAND flash memory of using common P-well and method of operating the same | |
| CN101449335A (zh) | Sonos存储设备以及操作sonos存储设备的方法 | |
| JP2005252034A (ja) | 不揮発性半導体メモリ装置とその電荷注入方法、および、電子装置 | |
| KR0124500B1 (ko) | 불휘발성 반도체 메모리 및 그 제조 방법 | |
| KR20190092662A (ko) | 싱글 폴리 mtp 셀 및 그의 동작 방법 | |
| US6775187B1 (en) | Method of programming a dual cell memory device | |
| US6956768B2 (en) | Method of programming dual cell memory device to store multiple data states per cell | |
| US7324377B2 (en) | Apparatus and method for programming and erasing virtual ground EEPROM without disturbing adjacent cells | |
| US6768673B1 (en) | Method of programming and reading a dual cell memory device | |
| CN102509559A (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN102270642A (zh) | 存储器单元 | |
| US6862221B1 (en) | Memory device having a thin top dielectric and method of erasing same | |
| US20060226467A1 (en) | P-channel charge trapping memory device with sub-gate | |
| KR20060089262A (ko) | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 노아 플래시 메모리 어레이 및 그 동작방법 | |
| JP5162075B2 (ja) | 不揮発性半導体メモリ及びその動作方法 | |
| Karthik et al. | VI-characteristics and transient analysis of an EEPROM device | |
| KR100995535B1 (ko) | 충돌 이온화 금속산화반도체를 이용한 플래시 메모리 | |
| CN115579041A (zh) | 一种超短沟道nor闪存阵列、制造工艺及编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111207 |