KR102094336B1 - 메모리 시스템 및 그것의 구동 방법 - Google Patents

메모리 시스템 및 그것의 구동 방법 Download PDF

Info

Publication number
KR102094336B1
KR102094336B1 KR1020130015295A KR20130015295A KR102094336B1 KR 102094336 B1 KR102094336 B1 KR 102094336B1 KR 1020130015295 A KR1020130015295 A KR 1020130015295A KR 20130015295 A KR20130015295 A KR 20130015295A KR 102094336 B1 KR102094336 B1 KR 102094336B1
Authority
KR
South Korea
Prior art keywords
zone
configuration information
zone configuration
memory device
operation mode
Prior art date
Application number
KR1020130015295A
Other languages
English (en)
Other versions
KR20140101985A (ko
Inventor
남상완
김민수
이강빈
박기태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130015295A priority Critical patent/KR102094336B1/ko
Priority to US14/056,268 priority patent/US9165669B2/en
Publication of KR20140101985A publication Critical patent/KR20140101985A/ko
Priority to US14/855,433 priority patent/US9552886B2/en
Application granted granted Critical
Publication of KR102094336B1 publication Critical patent/KR102094336B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법은: 존 구성 정보를 근거로 하여 상기 워드라인들을 복수의 존들로 구성하는 단계; 및 상기 구성된 존들에 대응하는 존 전압들을 인가함으로써 구동하는 단계를 포함하고, 상기 존 구성 정보는 동작 모드에 따라 가변된다.

Description

메모리 시스템 및 그것의 구동 방법{MEMORY SYSTEM AND DRIVING METHOD THEREOF}
본 발명은 메모리 시스템 및 그것의 구동 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 비휘발성 메모리에 저장되는 데이터는 메모리 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 비휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 및 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 사용자 데이터 저장, 프로그램 및 마이크로 코드의 저장을 위해서 사용된다.
본 발명의 목적은 최적화된 성능을 갖는 메모리 시스템 및 그것의 구동 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법은: 존 구성 정보를 근거로 하여 상기 워드라인들을 복수의 존들로 구성하는 단계; 및 상기 구성된 존들에 대응하는 존 전압들을 인가함으로써 구동하는 단계를 포함하고, 상기 존 구성 정보는 동작 모드에 따라 가변된다.
실시 예에 있어서, 상기 존 구성 정보는 상기 비휘발성 메모리 장치에서 내부적으로 발생된다.
실시 예에 있어서, 상기 존 구성 정보는 상기 비휘발성 메모리 장치의 외부로부터 입력된다.
실시 예에 있어서, 상기 존 구성이 필요한 지를 판별하는 단계를 더 포함한다.
실시 예에 있어서, 동작 모드는 프로그램 동작 모드, 읽기 동작 모드, 혹은 소거 동작 모드이다.
실시 예에 있어서, 상기 존 구성 정보는 상기 프로그램 동작 모드 및 상기 읽기 동작 모드에서 동일한 값을 갖고, 상기 소거 동작 모드에서 상기 동일한 값과 다른 값을 갖는다.
실시 예에 있어서, 상기 구동하는 단계는, 프로그램 동작 혹은 읽기 동작시 선택된 워드라인으로 선택 전압을 인가하는 단계; 및 비선택 워드라인들 중 상기 구분된 존들로 상기 존 전압들을 인가하는 단계를 포함한다.
실시 예에 있어서, 상기 선택 전압을 발생하는 단계; 및 상기 존 전압들을 발생하는 단계를 더 포함한다.
실시 예에 있어서, 상기 구동하는 단계는, 소거 동작시 상기 기판으로 소거 전압을 인가하는 단계; 및 상기 구성된 존들로 상기 존 전압들을 인가하는 단계를 포함한다.
실시 예에 있어서, 상기 소거 전압을 발생하는 단계; 및 상기 존 전압들을 발생하는 단계를 더 포함한다.
실시 예에 있어서, 상기 존들을 구분하는 단계는, 상기 존 구성 정보를 근거로 하여 상기 존 전압들 중 어느 하나를 상기 워드라인들 중 어느 하나로 인가할 지를 선택하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 메모리 블록들을 포함하는 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하고, 상기 적어도 하나의 비휘발성 메모리 장치는, 존 구성 정보를 근거로 하여 상기 워드라인들을 복수의 존들로 구성하는 것을 제어하는 존 제어기; 및 상기 복수의 존들에 대응하는 존 전압들을 발생하는 복수의 존 전압 발생기들을 포함하고, 상기 존 구성 정보는 상기 적어도 하나의 비휘발성 메모리 장치의 동작 모드에 따라 가변된다.
실시 예에 있어서, 입력된 어드레스에 근거로 하여 상기 복수의 메모리 블록들 중 어느 하나를 선택하고, 상기 선택된 메모리 블록에서 상기 존 구성 정보를 근거로 하여 상기 존 전압들을 대응하는 상기 존들로 제공하는 어드레스 디코더를 더 포함한다.
실시 예에 있어서, 상기 워드라인들 중에서 구동될 선택된 워드라인으로 인가될 선택 전압을 발생하는 선택 전압 발생기를 더 포함한다.
실시 예에 있어서, 상기 메모리 제어기는 상기 존 구성 정보의 변경이 필요한 지를 판별하고, 상기 판별 결과에 따라 새로운 존 구성 정보를 상기 적어도 하나의 비휘발성 메모리 장치에 전송한다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치는 존 구성 정보를 제어함으로써 최적화된 프로그램, 읽기, 및 소거 동작을 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 메모리 블록을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 필라의 단면도를 예시적으로 보여주는 도면이다.
도 4는 도 1에 도시된 비휘발성 메모리 장치의 프로그램 혹은 읽기 동작시 존 구성을 예시적으로 보여주는 도면이다.
도 5는 도 1에 도시된 비휘발성 메모리 장치의 소거 동작시 존 구성을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 구동 방법을 예시적으로 보여주는 흐름도이다.
도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 소거 방법을 예시적으로 보여주는 흐름도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다.
도 10은 본 발명에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 전압 발생 회로(120), 어드레스 디코더(130), 입출력 회로(140), 및 제어 로직(150)을 포함한다.
메모리 셀 어레이(110)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 어드레스 디코더(130)에 연결되고, 비트라인들(BLs)을 통해 입출력 회로(140)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다.
복수의 메모리 블록들(BLK1~BLKz) 각각은 기판 상에서 제 1 방향 및 제 2 방향(제 1 방향과 다름)에 따라 배열되고, 제 3 방향(제 1 방향과 제 2 방향으로 형성된 평면에 수직한 방향)으로 배열되는 3차원 구조의 복수의 스트링들(strings)을 포함한다. 여기서 복수의 스트링들 각각은 적어도 하나의 스트링 선택 트랜지스터, 복수의 메모리 셀들, 적어도 하나의 접지 선택 트랜지스터들이 기판 위에 스택됨으로써 구성된다. 여기서 복수의 메모리 셀들 각각은 적어도 한 비트를 저장할 수 있다.
전압 발생 회로(120)는 선택 전압(selection voltage; Vsel), 복수의 존 전압들(zone voltages; Vz1 ~ VzK, K는 2 이상의 정수), 소거 전압(Vers)을 발생한다. 여기서 선택 전압(Vsel)은 프로그램 동작 혹은 읽기 동작시 선택된 워드라인에 인가되는 전압들로써, 프로그램 전압, 읽기 전압, 검증 전압 중 어느 하나일 수 있다. 여기서 존 전압들(Vz1 ~ VzK, K는 2 이상의 정수)은 존들(zones) 각각에 대응하는 워드라인 전압들일 수 있다. 여기서 존들은 선택된 메모리 블록의 워드라인들을 복수의 그룹들로 구분한 것이다.
전압 발생 회로(120)는 선택 전압 발생기(121), 존 전압 발생기들(122_1 ~ 122_K), 소거 전압 발생기(123)를 포함한다. 선택 전압 발생기(121)는 제어 로직(150)의 제어에 따라 선택 전압(Vsel)을 발생할 것이다.
선택 전압 발생기(121)는 도시되지 않았지만, 프로그램 전압과 같은 고전압을 발생하는 고전압 발생기, 읽기 전압과 같은 저전압을 발생하는 저전압 발생기, 음전압을 발생하는 음전압 발생기로 구성될 수 있다.
존 전압 발생기들(122-1 ~ 122-K) 각각은 제어 로직(150)의 제어에 따라 존 전압들(Vz1 ~ VzK)을 발생한다. 프로그램/읽기 동작시 존 전압들(Vz1 ~ VzK)은 존 들에 대응하는 최적의 프로그램 패스전압 혹은 읽기 패스전압일 것이다.
소거 전압 발생기(123)는 제어 로직(150)의 제어에 따라 소거 전압(Vers)을 발생할 것이다. 여기서 소거 전압(Vers)은 소거될 메모리 블록의 기판에 인가될 것이다.
어드레스 디코더(130)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 디코딩된 로우(row) 어드레스를 이용하여 워드라인들(WLs), 스트링 선택 라인(SSL), 접지 선택 라인(GSL)을 선택한다. 또한, 어드레스 디코더(130)는 입력된 어드레스(ADDR) 중 컬럼(column) 어드레스를 디코딩할 수 있다. 여기서 디코딩된 컬럼 어드레스(DCA)는 입출력 회로(140)에 전달될 것이다. 실시 예에 있어서, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등을 포함할 것이다.
어드레스 디코더(130)는 프로그램 동작 혹은 읽기 동작시 선택 전압(Vsel)을 선택 워드라인으로 전송하고, 존 전압들(Vz1 ~ VzK)을 비선택된 워드라인들의 존들에 각각 전송할 것이다. 또한, 어드레스 디코더(130)는 소거 동작시 존 전압들(Vz1 ~ VzK)을 선택된 메모리 블록의 존들 각각에 전송할 것이다.
어드레스 디코더(130)는 제어 로직(150)의 제어에 따라 프로그램 동작, 읽기 동작 혹은 소거 동작시 존들을 가변/조절/변경/조정하도록 구현될 것이다. 예를 들어, 어드레스 디코더(130)는 어드레스 및 존 전압 선택 신호(ZVSS)를 근거로 하여 워드라인들 각각에 선택 전압(Vsel)을 인가할 지 혹은 존 전압들(Vz1 ~ VzK) 중 어느 하나를 인가할 지를 선택하도록 구현될 수 있다. 여기서 존 전압 선택 신호는 제어 로직(150)로부터 입력될 수 있다.
입출력 회로(140)는 비트라인들(BLs)을 통해 메모리 셀 어레이(110)에 연결된다. 입출력 회로(140)는 어드레스 디코더(130)로부터 디코딩된 컬럼 어드레스(DCA)를 입력 받도록 구현될 것이다. 입출력 회로(140)는 디코딩된 컬럼 어드레스(DCA)를 이용하여 비트라인들(BLs)을 선택할 것이다.
입출력 회로(140)는 외부로부터(예를 들어, 메모리 제어기) 데이터를 입력 받고, 입력된 데이터를 메모리 셀 어레이(110)에 저장한다. 또한, 입출력 회로(140)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽혀진 데이터를 외부로 출력할 것이다. 한편, 입출력 회로(140)는 메모리 셀 어레이(110)의 제 1 영역으로부터 데이터를 읽고, 읽혀진 데이터를 메모리 셀 어레이(110)의 제 2 영역으로 저장할 수도 있다. 예를 들어, 입출력 회로(140)는 카피-백(copy-back)을 수행하도록 구현될 수 있다.
제어 로직(150)은 비휘발성 메모리 장치(100)의 전반적인 동작(프로그램/읽기/소거 등)을 제어한다. 제어 로직(150)은 외부로부터 입력된 제어 신호들(CTRL) 혹은 명령에 응답하여 동작할 것이다. 본 발명의 제어 로직(150)은 존 구성 정보(zone configuration information, 이하, 'ZCI')에 따라 존 구성을 가변/조절/조정/제어하기 위한 존 제어기(152)를 포함한다. 존 제어기(152)는 존 구성 정보(ZCI)에 따라 존 전압 선택 신호(ZVSS)를 발생시킬 수 있다.
실시 예에 있어서, 존 구성 정보는 비휘발성 메모리 장치(100)에서 내부적으로 발생 될 수 있다.
실시 예에 있어서, 존 구성 정보는 비휘발성 메모리 장치(100)의 외부에서 입력될 수 있다.
실시 예에 있어서, 존 구성 정보(ZCI)는 비휘발성 메모리 장치(100)의 동작 모드(프로그램/읽기/소거)에 따라 다를 수 있다.
실시 예에 있어서, 존들에 대응하는 메모리 셀들에 대한 소거 속도의 차이가 발생될 때, 존 제어기(152)는 존 구성 정보를 변경할 수 있다.
일반적인 비휘발성 메모리 장치는 스트링의 홀 사이즈 가변에 따라 서로 다른 워드라인 바이어싱을 수행하는 고정된 존들을 포함한다. 이 경우 워드라인을 제어하는 경우 디스터번스나 신뢰성 특성이 열화되거나 소거 속도의 차이가 유발되는 문제점이 있다. 반면에, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 동작 모드에 따라 존들을 제어함으로써, 최적화된 프로그램/읽기/소거 동작을 수행할 수 있다. 즉, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 동작 모드에 따라 존 구성을 가변함으로써 홀 사이즈의 가변에 따라 부작용(side effect)을 최소화시킬 수 있다.
도 2는 도 1에 도시된 메모리 블록(BLKi, i는 1~z 어느 하나)을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 기판 위에 4개의 서브 블록들이 형성된다. 각각의 서브 블록들은 기판 위에 워드라인 컷들 사이에 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 판 형태로 적층됨으로써 형성된다. 여기서 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리된다. 여기서 각각의 워드라인 컷들은, 도시되지 않았지만 공통 소스 라인(common source line: CSL)을 포함한다. 실시 예에 있어서, 각각의 워드라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결된다. 비트라인에 연결된 필라(113)가 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통함으로써, 스트링이 형성된다.
도 2에서는 워드라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLKi)은 두 개의 워드라인들이 하나로 병합된 구조, 다른 말로 워드라인 병합 구조(merged wordline structure)로 구현될 수 있다.
도 3은 본 발명의 실시 예에 따른 필라의 단면도를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 각 필라(113)는 채널막(114) 및 절연물질(115)을 포함한다. 채널막(114)은 p 타입 실리콘 물질로 구성될 수 있다. 필라(113)는 도 3에 도시된 바와 같이 비트라인(BL)에 연결된 도전 영역(119)으로부터 기판(111)으로까지 점점 작아지도록 구현될 수 있다. 메모리 셀(MC)은, 도 3에 도시된 바와 같이, 필라(113)가 워드라인(WL)을 관통함으로 형성되며, 채널막(114), 절연물질(115) 및 정보 저장층(116)을 포함한다.
도 3에 도시된 바와 같이, 필라(113)의 폭의 크기가 기판(111)에 접근할수록 좁아지기 때문에 메모리 셀(MC)의 전기적인 특성도 메모리 셀(MC)의 구조적인 위치에 따라 달라질 수 있다. 이에 따라, 본 발명에서는 메모리 셀(MC)의 구조적인 위치(혹은, 대응하는 워드라인 위치)에 따라 존(zone)이 결정될 수 있다. 한편, 본 발명의 비휘발성 메모리 장치(100)는 구조적인 위치에 따라 존을 고정하지 않으며, 동작 모드에 따라 최적의 성능을 갖도록 존을 가변/조절/조정/제어할 수 있다. 즉, 본 발명은 존 구성 정보(ZCI)에 근거로 하여 존을 자유롭게 구성할 수 있다.
도 4는 도 1에 도시된 비휘발성 메모리 장치(100)의 프로그램 혹은 읽기 동작시 존 구성을 예시적으로 보여주는 도면이다. 도 4에서는 설명의 편의를 위하여 워드라인의 개수가 8이고, 프로그램 동작 혹은 읽기 동작을 위하여 워드라인(WL3)을 선택한다고 가정하겠다. 도 4를 참조하면, 존 제어기(152, 도 1 참조)는 프로그램 동작 혹은 읽기 동작시 4개의 존들(Zone 1 ~ Zone 4)을 구성한다.
예를 들어, 제 1 존(Zone 1)은 기판(111, 도 3 참조)에 최인접한 1 개의 워드라인(WL0)으로 구성되고, 제 2 존(Zone 2)은 제 1 존(Zone 1)의 상부에 위치하는 2 개의 워드라인들(WL1, WL2)로 구성되고, 제 3 존(Zone 3)은 제 2 존(Zone 2)의 상부에 위치하는 3 개의 워드라인들(WL4, WL5, WL6)로 구성되고, 제 4 존(Zone 4)은 제 3 존(Zone 3)의 상부에 위치하는 1 개의 워드라인(WL7)으로 구성될 것이다.
도 4에 도시된 프로그램/읽기 동작에서 존 구성은 실시 예에 불과하다. 본 발명의 존 제어기(152)는 프로그램/읽기 동작시 존들의 총 개수 및 각 존의 개수를 다양하게 설정할 수 있다.
도 4에서는 프로그램 동작의 존 구성과 읽기 동작의 그것이 동일하다. 하지만 본 발명은 여기에 제한되지 않을 것이다. 본 발명은 프로그램 동작의 존 구성과 읽기 동작의 그것과 다르게 설정할 수도 있다.
도 5는 도 1에 도시된 비휘발성 메모리 장치(100)의 소거 동작시 존 구성을 예시적으로 보여주는 도면이다. 도 5에서는 설명의 편의를 위하여 워드라인의 개수가 8이라고 하겠다. 도 5를 참조하면, 존 제어기(152, 도 1 참조)는 소거 동작시 3개의 존들(Zone 1 ~ Zone 3)을 구성한다.
예를 들어, 제 1 존(Zone 1)은 기판(111, 도 3 참조)에 최인접한 3 개의 워드라인들(WL0, WL1, WL2)로 구성되고, 제 2 존(Zone 2)은 제 1 존(Zone 1)의 상부에 위치하는 2 개의 워드라인들(WL3, WL4)로 구성되고, 제 3 존(Zone 3)은 제 2 존(Zone 2)의 상부에 위치하는 3 개의 워드라인들(WL5, WL6, WL6)로 구성될 것이다. 도 5에 도시된 존 구성은 실시 예에 불과하다. 본 발명의 존 제어기(152)는 소거 동작시 존들의 총 개수 및 각 존의 개수를 다양하게 설정할 수 있다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 구동 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 6를 참조하면, 비휘발성 메모리 장치(100)의 구동 방법은 다음과 같다. 존 제어기(152)는 프로그램 동작 혹은 읽기 동작시 존 구성 정보(ZCI)를 근거로 하여 비선택된 워드라인들에 대한 존들을 구성하도록 어드레스 디코더(130)를 제어할 것이다(S110). 여기서 존 구성 정보(ZCI)는 외부로부터 입력되거나 내부적으로 발생될 수 있다. 예를 들어, 존 구성 정보(ZCI)는 비휘발성 메모리 장치(100)의 관리 정보(예를 들어, 블록 소거 정보, 셀 특성 정보, 온도 정보, 전력 정보, 노이즈 정보등)에 따라 외부로부터 입력될 수 있다. 이후, 선택 전압(Vs, 도 1 참조)이 선택된 워드라인으로 인가되고, 존 전압들(Vz1 ~ VzK)이 구성된 존들에 각각 인가됨으로써, 프로그램 동작 혹은 읽기 동작이 수행될 것이다(S120).
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 구동 방법은 존 구성 정보(ZCI)에 근거로 하여 존들을 구성하고, 프로그램 동작 혹은 읽기 동작을 수행한다.
도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 소거 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 5 및 도 7을 참조하면, 비휘발성 메모리 장치(100)의 소거 방법은 다음과 같다. 존 제어기(152)는 소거 동작시 존 구성 정보(ZCI)를 근거로 하여 워드라인들에 대한 존들을 구성하도록 어드레스 디코더(130)를 제어할 것이다(S210). 실시 예에 있어서, 메모리 블록의 열화 정도에 따라 존 구성 정보(ZCI)는 달라질 수 있을 것이다. 실시 예에 있어서, 존 별로 소거 속도의 차이가 발생할 때, 특정 메모리 셀의 상태의 위치를 확인하고, 확인된 결과에 따라 존 구성 정보(ZCI)가 변경될 수도 있다. 이후, 존 전압들(Vz1 ~ VzK)이 구성된 존들에 각각 인가되고, 기판(111)으로 소거 전압(Vers)이 인가됨으로써, 소거 동작이 수행될 것이다(S220).
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 소거 방법은 존 구성 정보(ZCI)에 근거로 하여 존들을 구성한 뒤, 소거 동작을 수행한다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 메모리 시스템(10)은 비휘발성 메모리 장치(100) 및 그것을 제어하는 메모리 제어기(200)를 포함한다. 메모리 제어기(200)는 비휘발성 메모리 장치(100)의 구동시 존 구성을 변경할 지를 판별하고, 판별 결과에 따라 새로운 존 구성 정보(ZCI)를 비휘발성 메모리 장치(100)로 전송할 것이다. 비휘발성 메모리 장치(100)의 존 제어기(152)는 새로운 존 구성 정보(ZCI)에 근거로 하여 존들을 구성하고, 필요한 구동을 수행할 것이다.
실시 예에 있어서, 메모리 제어기(200)는 구동될 메모리 블록의 열화 정도에 대한 정보를 근거로 하여 존 구성 정보(ZCI)의 변경을 판별할 수 있다.
실시 예에 있어서, 메모리 제어기(200)는 메모리 시스템의 외부적인 환경을 고려하여 존 구성 정보(ZCI)의 변경을 판별할 수 있다. 여기서 외부적인 환경은 메모리 시스템(10)의 온도, 비휘발성 메모리 장치(100)의 온도, 노이즈, 전력 상태 등이 될 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(10)은 존 구성 정보(ZCI)를 변경할 지를 판별하고, 그 결과에 따라 존 구성 정보(ZCI)를 변경함으로써 최적의 비휘발성 메모리 장치(100)의 구동을 수행할 수 있다.
본 발명은 SSD(solid state drive)에 적용 가능하다.
도 9는 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다. 도 9를 참조하면, SSD(1000)는 복수의 플래시 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다. 플래시 메모리 장치들(1100)은 외부 고전압(Vpp)을 제공받도록 구현될 수 있다. 플래시 메모리 장치들(1100) 각각은 도 1 내지 도 7에 설명된 바와 같이 동작 모드에 따라 존 구성을 다르게 설정하도록 구현될 수 있다. SSD 제어기(1200)는 복수의 채널들(CH1~CHi, i는 2 이상의 정수)을 통하여 플래시 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 적어도 하나의 중앙처리장치(1210), 버퍼 메모리(1220), 호스트 인터페이스(1250) 및 플래시 인터페이스(1260)를 포함한다.
본 발명의 실시 예 따른 SSD(1000)는 동작 모드에 따라 존 구성을 다르게 함으로써 필요한 최적의 구동 조건을 만족시킬 수 있다.
본 발명은 eMMC(embedded)에 적용 가능하다.
도 10은 본 발명에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 메모리 장치(2100) 및 제어기(2200)를 포함할 수 있다. 낸드 플래시 메모리 장치(2100)는 SDR(single data rate) 낸드 혹은 DDR(double data rate) 낸드, toggle NAND일 수 있다. 실시 예에 있어서, 낸드 플래시 메모리 장치(2100)는 단품의 낸드 플래시 메모리 장치들을 포함할 수 있다. 여기서, 단품의 낸드 플래시 메모리 장치들은 하나의 패키지(예를 들어, FBGA, Fine-pitch Ball Grid Array)에 적층 되어 구현될 수 있다. 여기서 낸드 플래시 메모리 장치들 각각은, 도 1 내지 도 7에서 설명된 바와 같이, 구동 시 존 구성을 설정하도록 구현될 것이다.
메모리 제어기(2200)는 복수의 채널들을 통하여 플래시 메모리 장치(2100)에 연결된다. 제어기(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다. 호스트 인터페이스(2250)는 제어기(2210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(2260)는 낸드 플래시 메모리 장치(2100)와 제어기(2200)의 인터페이싱을 수행한다. 실시 예에 있어서, 호스트 인터페이스(2250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(2000)의 호스트 인터페이스(2250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
eMMC(3000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc: 3.3V)은 낸드 플래시 메모리 장치(2100) 및 낸드 인터페이스(2260)에 제공되고, 제 2 전원 전압(Vccq: 1.8V/3.3V)은 제어기(2200)에 제공된다.
본 발명의 실시 예에 따른 eMMC(2000)는 소형 및 저전력이 요구되는 모바일 제품(예를 들어, 갤럭시S 시리즈, 갤럭시노트 시리즈, 갤럭시탭 시리즈, 아이폰, 아이패드, 넥서스, 패블릿(Phablet), 베가 시리즈 등)에 응용 가능하다.
본 발명은 UFS(uiversal flash storage)에도 적용 가능하다.
도 11은 본 발명의 실시 예에 따른 UFS 시스템(3000)을 예시적으로 보여주는 블록도이다. 도 11을 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 착탈형 UFS 카드(3400)를 포함할 수 있다. UFS 호스트(3100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 중 적어도 하나는 도 1에 도시된 비휘발성 메모리 장치(100)를 포함할 수 있다.
한편, 임베디드 UFS 장치(3300)와 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
10: 메모리 시스템
100: 비휘발성 메모리 장치
110: 메모리 셀 어레이
120: 전압 발생 회로
130: 어드레스 디코더
140: 입출력 회로
150: 제어 로직
152: 존 제어기
ZCI: 존 구성 정보

Claims (10)

  1. 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법에 있어서:
    동작 명령을 수신하는 단계;
    상기 동작 명령의 동작 모드에 따른 존 구성 정보를 근거로 하여 상기 워드라인들을 복수의 존들로 구성하는 단계; 및
    상기 구성된 존들에 서로 다른존 전압들을 인가함으로써 상기 동작 명령에 따른 동작을 수행하는 단계를 포함하고,
    상기 존 구성 정보는 상기 동작 명령의 상기 동작 모드에 따라 가변되고,
    상기 구동 방법은 갱신된 존 구성 정보를 수신하는 단계를 더 포함하고,
    상기 갱신된 존 구성 정보가 수신됨에 따라 상기 동작 명령의 상기 동작 모드에 따른 상기 복수의 존들이 변경되는 구동 방법.
  2. 제 1 항에 있어서,
    상기 존 구성 정보는 외부의 장치로부터 입력되는 구동 방법.
  3. 제 2 항에 있어서,
    상기 존 구성이 필요한 지를 판별하는 단계를 더 포함하는 구동 방법.
  4. 제 1 항에 있어서,
    상기 동작 모드는 프로그램 동작 모드, 읽기 동작 모드, 혹은 소거 동작 모드인 구동 방법.
  5. 제 4 항에 있어서,
    상기 존 구성 정보는 상기 프로그램 동작 모드 및 상기 읽기 동작 모드에서 동일한 값을 갖고, 상기 소거 동작 모드에서 상기 동일한 값과 다른 값을 갖는 구동 방법.
  6. 제 1 항에 있어서,
    선택 전압을 발생하는 단계; 및
    상기 존 전압들을 발생하는 단계를 더 포함하고,
    상기 구동하는 단계는, 프로그램 동작 혹은 읽기 동작시 선택된 워드라인으로 상기 선택 전압을 인가하는 단계; 및 비선택 워드라인들 중 상기 구성된 존들로 상기 존 전압들을 인가하는 단계를 포함하는 구동 방법.
  7. 제 1 항에 있어서,
    상기 구동하는 단계는,
    소거 동작시 상기 기판으로 소거 전압을 인가하는 단계; 및
    상기 구성된 존들로 상기 존 전압들을 인가하는 단계를 포함하고,
    상기 소거 동작시 상기 존들에 대응하는 메모리 셀들에 대한 소거 속도의 차이가 발생되면, 상기 존 구성 정보를 변경하는 단계를 더 포함하는 구동 방법.
  8. 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 메모리 블록들을 포함하는 적어도 하나의 비휘발성 메모리 장치; 및
    상기 적어도 하나의 비휘발성 메모리 장치를 제어하고 상기 적어도 하나의 비휘발성 메모리 장치에 동작 명령을 전송하는 메모리 제어기를 포함하고,
    상기 적어도 하나의 비휘발성 메모리 장치는,
    상기 동작 명령의 동작 모드에 따른 존 구성 정보를 근거로 하여 상기 워드라인들을 복수의 존들로 구성하는 것을 제어하는 존 제어기; 및
    상기 복수의 존들에 대응하는 존 전압들을 발생하는 복수의 존 전압 발생기들을 포함하고,
    상기 존 구성 정보는 상기 적어도 하나의 비휘발성 메모리 장치의 동작 모드에 따라 가변되고,
    상기 메모리 제어기는 갱신된 존 구성 정보를 상기 적어도 하나의 비휘발성 메모리 장치로 전송하고,
    상기 갱신된 존 구성 정보가 수신됨에 따라, 상기 적어도 하나의 비휘발성 메모리 장치에서 상기 동작 명령의 상기 동작 모드에 따른 상기 복수의 존들이 변경되는 메모리 시스템.
  9. 제 8 항에 있어서,
    입력된 어드레스에 근거로 하여 상기 복수의 메모리 블록들 중 어느 하나를 선택하고, 상기 선택된 메모리 블록에서 상기 존 구성 정보를 근거로 하여 상기 존 전압들을 대응하는 상기 존들로 제공하는 어드레스 디코더를 더 포함하는 메모리 시스템.
  10. 제 8 항에 있어서,
    상기 워드라인들 중에서 구동될 선택된 워드라인으로 인가될 선택 전압을 발생하는 선택 전압 발생기를 더 포함하고,
    상기 메모리 제어기는 상기 존 구성 정보의 변경이 필요한 지를 판별하고, 상기 판별 결과에 따라 상기 갱신된 존 구성 정보를 상기 적어도 하나의 비휘발성 메모리 장치에 전송하는 메모리 시스템.
KR1020130015295A 2013-02-13 2013-02-13 메모리 시스템 및 그것의 구동 방법 KR102094336B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130015295A KR102094336B1 (ko) 2013-02-13 2013-02-13 메모리 시스템 및 그것의 구동 방법
US14/056,268 US9165669B2 (en) 2013-02-13 2013-10-17 Memory system and method of driving memory system using zone voltages
US14/855,433 US9552886B2 (en) 2013-02-13 2015-09-16 Memory system and method of driving memory system using zone voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015295A KR102094336B1 (ko) 2013-02-13 2013-02-13 메모리 시스템 및 그것의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140101985A KR20140101985A (ko) 2014-08-21
KR102094336B1 true KR102094336B1 (ko) 2020-04-14

Family

ID=51297335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015295A KR102094336B1 (ko) 2013-02-13 2013-02-13 메모리 시스템 및 그것의 구동 방법

Country Status (2)

Country Link
US (2) US9165669B2 (ko)
KR (1) KR102094336B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070724B1 (ko) * 2013-03-29 2020-01-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
KR20160008885A (ko) * 2014-07-15 2016-01-25 삼성전자주식회사 전자 장치 및 전자 장치의 메모리 관리 방법
US9349458B2 (en) * 2014-10-16 2016-05-24 Sandisk Technologies Inc. Biasing of unselected blocks of non-volatile memory to reduce loading
KR102349729B1 (ko) * 2015-10-23 2022-01-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102533016B1 (ko) * 2016-07-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102471276B1 (ko) * 2018-01-08 2022-11-28 삼성전자주식회사 메모리 장치
EP4181138A1 (en) 2021-11-11 2023-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device having the same, and operating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073761A1 (en) 2004-02-06 2009-03-19 Gerrit Jan Hemink Self-Boosting System for Flash Memory Cells
US20110128782A1 (en) 2009-12-01 2011-06-02 Micron Technology, Inc. Reducing effects of erase disturb in a memory device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US7818245B2 (en) 2006-05-17 2010-10-19 International Business Machines Corporation Electronic endorsement of check images
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
KR100889780B1 (ko) * 2007-04-24 2009-03-20 삼성전자주식회사 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR100895855B1 (ko) * 2007-05-18 2009-05-06 삼성전자주식회사 메모리 셀들의 소거 속도 편차를 줄이는 플래시 메모리장치 및 그것의 소거 방법
JP2009193631A (ja) * 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
KR101407361B1 (ko) * 2008-04-14 2014-06-13 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101468097B1 (ko) * 2008-09-18 2014-12-04 삼성전자주식회사 메모리 장치 및 그것의 프로그램 방법
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
KR101569894B1 (ko) * 2008-11-12 2015-11-17 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US8203187B2 (en) 2009-03-03 2012-06-19 Macronix International Co., Ltd. 3D memory array arranged for FN tunneling program and erase
KR101691088B1 (ko) * 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8923060B2 (en) * 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
KR101642909B1 (ko) * 2010-05-19 2016-08-11 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR101678907B1 (ko) * 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
US8570808B2 (en) 2010-08-09 2013-10-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with 3D memory cell array
KR101710089B1 (ko) 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101686590B1 (ko) 2010-09-20 2016-12-14 삼성전자주식회사 플래시 메모리 시스템 및 그것의 워드 라인 인터리빙 방법
JP2012069606A (ja) 2010-09-21 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR101784973B1 (ko) * 2010-11-11 2017-10-13 삼성전자주식회사 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러
JP2012119013A (ja) 2010-11-29 2012-06-21 Toshiba Corp 不揮発性半導体記憶装置
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8711630B2 (en) 2010-12-29 2014-04-29 Hynix Semiconductor Inc. Programming method of non-volatile memory device
KR101751950B1 (ko) 2011-03-03 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 읽기 방법
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US8854891B2 (en) * 2011-07-06 2014-10-07 SK Hynix Inc. Method of operating semiconductor device
KR101979395B1 (ko) * 2012-05-08 2019-08-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102011466B1 (ko) * 2012-08-29 2019-08-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US20140108705A1 (en) * 2012-10-12 2014-04-17 Sandisk Technologies Inc. Use of High Endurance Non-Volatile Memory for Read Acceleration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073761A1 (en) 2004-02-06 2009-03-19 Gerrit Jan Hemink Self-Boosting System for Flash Memory Cells
US20110128782A1 (en) 2009-12-01 2011-06-02 Micron Technology, Inc. Reducing effects of erase disturb in a memory device

Also Published As

Publication number Publication date
US20140226403A1 (en) 2014-08-14
KR20140101985A (ko) 2014-08-21
US20160005478A1 (en) 2016-01-07
US9165669B2 (en) 2015-10-20
US9552886B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
US9659660B2 (en) Memory system and driving method thereof using at least two zone voltages
KR102094336B1 (ko) 메모리 시스템 및 그것의 구동 방법
KR102415401B1 (ko) 3차원 반도체 메모리 장치 및 그것의 동작 방법
KR102081749B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
JP5745891B2 (ja) 不揮発性メモリ装置とその消去方法、及びそれを含むメモリシステム
KR101716713B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR101903440B1 (ko) 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
KR102210520B1 (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR102102233B1 (ko) 메모리 시스템 및 그것의 읽기 방법
KR102000634B1 (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR20200052664A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US20140334232A1 (en) 3d flash memory device having different dummy word lines and data storage devices including same
KR102345597B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
KR20130042780A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102273185B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 구동 방법
CN111179992A (zh) 具有改进的电特性的竖直存储器装置及其操作方法
CN101819819A (zh) 闪存设备、对其编程的方法及包含该设备的存储系统
CN109754838B (zh) 非易失性存储器设备
TWI624909B (zh) 非揮發性記憶體裝置
KR102302433B1 (ko) 불 휘발성 메모리 장치 및 그것의 소거 방법
KR102461747B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20120091687A (ko) 불휘발성 메모리 장치
KR102668957B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 불휘발성 메모리 장치를 포함하는 스토리지 시스템
KR102411026B1 (ko) 비휘발성 메모리 장치의 동작 방법, 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR20230046007A (ko) 수직 채널 구조물을 포함하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant